「level shift」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

Furthermore, the fraudulence prevention circuit I is provided with a delay circuit 52 in the main CPU which makes the signal level of the prize winning signal shift to a different position when the criterion value updated with the second counter 56 reaches the counter.例文帳に追加

また、不正防止回路Ｉは、第２カウンタ５６が更新する判定値がカウンタ値に達したときに、メインＣＰＵに入賞信号の信号レベルを異なる状態に遷移させる遅延回路５２を備える。 - 特許庁

The priority signal generation part 40 is a general digital signal generation circuit, and outputs an ON signal to the level shift part 50 as a priority signal generation switch SW11 turns on with a predetermined control signal.例文帳に追加

優先信号発生部４０は、一般的なデジタル信号発生回路であり、優先信号発生スイッチＳＷ１１が所定の制御信号によってオンすることで、レベルシフト部５０に対してオン信号を出力する。 - 特許庁

To provide quasi-millimeter-wave/millimeter-wave radio devices which can generate signals of proper stability, even in quasi-millimeter-wave and millimeter-wave bands, and can suppress frequency shift of the device to a minimum level.例文帳に追加

準ミリ波帯およびミリ波帯においても周波数安定度に優れた信号を生成することができ、装置の周波数ずれを最小に抑えることができる準ミリ波／ミリ波帯無線装置を提供する。 - 特許庁

The input signal is supplied to one transistor M1 of a push-pull amplifier circuit comprising complementary type transistors M1 and M2, and an output signal of the first level shift circuit 6 is supplied to the other transistor.例文帳に追加

相補型の各トランジスタＭ１，Ｍ２で構成されるプッシュプル増幅回路の一のトランジスタＭ１に上記入力信号を与えると共に他のトランジスタに前記第一のレベルシフト回路６の出力信号を与える。 - 特許庁

When the waveform shape features of both the signals are not matched in spite of 90° or more shifting of the phase by the cyclic shift from the phase of the first detection signal, occurrence of abnormality in a level sensor is determined.例文帳に追加

巡回シフトによりずらした位相が、初回の検出信号の位相から９０度以上ずれても両信号の波形の形状の特徴が一致しなければ、レベルセンサに異常が生じたと判定する。 - 特許庁

The operating circuit 29 compares the output voltage from the photodiode 27 with a preset reference level to determine inclination of the surface of the wafer 1 thus determining positional shift of the wafer.例文帳に追加

演算回路２９において、フォトダイオード２７の出力電圧を、予め設定された基準値と比較することによって、ウェーハ１表面の傾きの有無を識別し、それ基づきウェーハ位置ずれの有無を判定する。 - 特許庁

To provide a transmission power measurement system for W-CDMA communication that can properly analyze power shift, when a transmission output level transmitted by the W-CDMA communication system is changed dynamically.例文帳に追加

Ｗ-ＣＤＭＡ通信方式で送信出力する送信出力レベルが動的に変更されるときの電力推移を的確に解析可能なＷ-ＣＤＭＡ通信用の送信電力測定装置を提供する。 - 特許庁

The level shift circuit 30 supplies the charge pump circuit 10 with at least a part (S1 and S2) of the control signals S1-S4 outputted from the control circuit 20 after shifting their levels, by use of the output voltage Vout.例文帳に追加

レベルシフト回路３０は、制御回路２０から出力される制御信号Ｓ１〜Ｓ４の少なくとも一部（Ｓ１、Ｓ２）を、出力電圧Ｖｏｕｔを利用してレベルシフトし、チャージポンプ回路１０に供給する。 - 特許庁

Moreover, latch (including transistors M11-M14) is moved from a core part 300 to an I/O part 302 of this device, and an inputted clock 308 is allowed to remain in an external voltage area, and both the latch and level shift are clocked.例文帳に追加

その上、ラッチ（トランジスタｍ１１−ｍ１４を含む）は、デバイスのコア部３００からＩ／Ｏ部３０２へ移動されるし、こうして、入ってくるクロック３０８が外部電圧領域に留まって、レベル・シフトと共にラッチをクロックする。 - 特許庁

Thereafter, the first switch 14a is turned off, a first switch 14b is turned on, and thereby the voltage held by the holding circuit 13 is applied to the non-inverting input terminal (+) of the differential amplifier circuit 10 to perform a level shift.例文帳に追加

その後、第１のスイッチ１４ａをオフし、第１のスイッチ１４ｂをオンすることにより、保持回路１３によって保持された電圧を差動増幅回路１０の非反転入力端子（＋）に印加してレベルシフトを行う。 - 特許庁

When the voltages of the input signals IN1, IN2 are reduced a little, on the other hand, the p-type MOS transistor Qp1 is turned on, the n-type MOS transistor Qn1 is turned off, and the voltage of the level shift signal O becomes 'VDD'.例文帳に追加

逆に入力信号ＩＮ１，ＩＮ２の電圧が僅かに低下すると、ｐ型ＭＯＳトランジスタＱｐ１がオン、ｎ型ＭＯＳトランジスタＱｎ１がオフし、レベルシフト信号Ｏの電圧は‘ＶＤＤ’になる。 - 特許庁

The current supply to the level shifters of stages which do not include circuits outputting pulses is stopped, and the current is supplied to only units including shift registers of stages in operation, so the power consumption can be made small.例文帳に追加

パルスを出力している回路を含まない段は、レベルシフタへの電流供給が停止され、動作している段のシフトレジスタを含むユニットにのみ電流供給がされるため、低消費電力化が可能となる。 - 特許庁

N type transistors N1 and N2 for complementary signal input are constituted of low breakdown voltage elements so that they can perform level shift operation even when the power supply voltage of a low voltage system power supply VDD becomes still lower.例文帳に追加

相補信号入力用のＮ型トランジスタＮ１、Ｎ２は、低耐圧系素子で構成されて、低電圧系電源ＶＤＤの電源電圧がより一層に低くなった場合にもレベルシフト動作が可能である。 - 特許庁

The reverse-directional trigger signal VSTB is input to a gate terminal of a transistor provided so as to set the reference point N1 of the unit register circuit in the (N+4)th stage at the start of the reverse shift to the H level.例文帳に追加

この逆方向トリガ信号ＶＳＴＢは、逆シフトの開始時に第（ｎ＋４）段の単位レジスタ回路の基準点Ｎ１をＨレベルに設定するために設けられたトランジスタのゲート端子に入力される。 - 特許庁

When the noise mask circuit 150 operates, supply of a signal S1 (PWM drive signal) to the switching transistor Tsw from a PWM circuit 160 via a logic circuit 170 and a level shift circuit 180 is stopped.例文帳に追加

ノイズマスク回路１５０が作動すると、ＰＷＭ回路１６０からロジック回路１７０、レベルシフト回路１８０を介してスイッチングトランジスタＴｓｗに信号Ｓ１（ＰＷＭ駆動信号）が供給されるのを停止する。 - 特許庁

To provide a level shift circuit for transmitting a control signal from a low voltage side circuit not easily giving malfunction to a high voltage side circuit even when there is a production variation in a semiconductor device during a variation in power-source voltage.例文帳に追加

電源電圧の変動の際に、半導体装置の製造ばらつきがあったとしても、容易に誤動作しない低電圧側回路から高電圧側回路に制御信号を伝達するレベルシフト回路を提供する。 - 特許庁

The shift register sequentially outputs first transfer pulses from a plurality of stages and the level shifter shifts each of the voltage levels of the sequentially outputted first transfer pulses and sequentially outputs second transfer pulses as driving signals.例文帳に追加

シフトレジスタは、複数段より第１転送パルスを順次出力し、レベルシフタは、順次出力される第１転送パルスの電圧レベルを夫々レベルシフトさせて第２転送パルスを駆動信号として順次出力する。 - 特許庁

The data signal Data1 and the strobe signal Stb1 are supplied to flip-flops 26 and 27 as data signal Data1a and strobe signal Stb1a after amplitude levels thereof are converted by level shift circuits 23 and 24.例文帳に追加

データ信号Ｄａｔａ１，ストローブ信号Ｓｔｂ１は、レベルシフト回路２３，２４によって振幅レベルが変換されて、データ信号Ｄａｔａ１ａ，ストローブ信号Ｓｔｂ１ａとして、フリップフロップ２６，２７に供給される。 - 特許庁

To prevent a through current from flowing to a level shift circuit, when either of two kinds of power supply potentials is supplied, in a semiconductor integrated circuit which operates by being supplied with a plurality of power supply potentials.例文帳に追加

複数の電源電位が供給されて動作する半導体集積回路において、２種類の電源電位の内の一方のみが供給されているときに、レベルシフト回路に貫通電流が流れるのを防止する。 - 特許庁

A sub CPU (81) of the game machine 1 notifies players to avoid the shift to a lower level RT (replay time) when the value of a number of AT (assist time) games counter exceeds 1 in a chance zone (CZ) or a special chance zone (SCZ).例文帳に追加

遊技機（１）のサブＣＰＵ（８１）は、チャンスゾーン（ＣＺ）又はスペシャルチャンスゾーン（ＳＣＺ）において、ＡＴ遊技数カウンタが１以上である場合には、低ＲＴに移行することを回避する報知を行う。 - 特許庁

To provide a manufacturing method for molding a honeycomb structure capable of suppressing the shift of a water column forming position with respect to a groove forming position and capable of preventing the irregularity of groove width or the difference in level of grooves in a slit groove.例文帳に追加

溝形成位置に対する水柱の形成位置のずれを抑制し、スリット溝における溝幅のばらつきや溝の段差を防止できるハニカム構造体成形用金型の製造方法を提供すること。 - 特許庁

To provide a level shift circuit where restriction in the range of an input signal and an output signal is reduced, another potential such as a threshold potential Vref is not required and current does not flow excepting for the time of transition of the input signal.例文帳に追加

入力信号と出力信号の範囲に制限が少なく、閾値電位Ｖｒｅｆのような他の電位も必要なく、入力信号の遷移時以外に電流が流れないレベルシフト回路を提供する。 - 特許庁

Further, when the mother sheet 4M is shifted along the X-arrow and anti-X-arrow direction, the bit map data of [0] (L level) is inserted into the bit map data in each non-drawing region Qb1-Qb9 according to each shift amount.例文帳に追加

また、Ｘ矢印方向及び反Ｘ矢印方向に沿ってずれた場合、各非描画領域Qb1〜Qb9のビットマップデータに、それぞれそのずれ量に従って「０」（Ｌレベル）のビットマップデータを挿入するようにした。 - 特許庁

A bias circuit comprising an inverter 6 and a limit resistor 4 is provided between a frequency band switching signal terminal and a cathode of a PIN diode 8, a bias voltage generated from a frequency band switching signal is applied to the PIN diode 8 to shift the level of an RF signal to a positive level when the PIN diode 8 is not conductive.例文帳に追加

周波数帯域切替信号端子とピンダーオード８のカソードとの間に、インバータ６と制限抵抗４からなるバイアス回路を設け、周波数帯域切替信号からバイアス電圧を生成してピンダイオード８に印加し、該ピンダイオード８のオフ時におけるＲＦ信号の振幅を正側へシフトさせる。 - 特許庁

By providing the two input circuits, a potential level at the output portion of the MOS transistor T11a can be increased by the capacitor C during a shift operation, and even if the potential level at the output portion of the MOS transistor T11a is increased, a gate stress is not applied to the MOS transistor T14.例文帳に追加

２系統の入力回路を設けることにより、シフト動作時に、ＭＯＳトランジスタＴ１１ａの出力部における電位レベルをコンデンサＣによって上昇させることができるとともに、ＭＯＳトランジスタＴ１１ａの出力部における電位レベルが上昇してもＭＯＳトランジスタＴ１４にゲートストレスが与えられない。 - 特許庁

Even if the floor level adjuster is malfunctioned, a shift to an operation system for stopping an upper car or a lower car only to the level of a floor can be carried out because an elevator car itself can travel, and the elevator can be kept in continuous operation with the passenger car only at a single side.例文帳に追加

階高調整装置の故障検出を行う装置を取付けて、階高調整装置が故障を起こした場合にも、エレベータ乗りかご自体は走行可能であることから、上かごあるいは下かごのみを階床に合わせて停止する運行方式に移行して、片側の乗りかごのみでエレベータの運行を続ける。 - 特許庁

To provide a level shift circuit which can stably set the binary signal level in an output signal when only a second supply voltage VCC2 is supplied and thereby can eliminate the restrictions on output nodes thereof which can be used as signals to a high supply voltage circuit and requires no complicated adjustment to the size of a transistor.例文帳に追加

、第２電源電圧ＶＣＣ２のみが供給された場合に出力信号における２値の信号レベルを安定して設定することができ、高電源電圧回路への信号として使用できるレベルシフト回路の出力ノードの制限をなくすと共に、煩雑なトランジスタサイズの調整を必要としないレベルシフト回路を得る。 - 特許庁

When a power detector circuit 21 detects that the rise of a power voltage Vcc1 is slower than a power voltage Vcc2, outputs 211, 212 of a level shift circuit 22A are fixed to a specified level, resulting in that the on/off-states of output transistors P3, N3 in an output circuit 14 are fixed.例文帳に追加

電源検出回路２１において、電源電圧Ｖcc１の立ち上がりが電源電圧Ｖcc２より遅いことが検出されると、レベルシフト回路２２Ａにおける出力２１１、２１２が所定レベルに固定され、その結果出力回路１４における出力段トランジスタＰ３、Ｎ３のオン／オフ状態が固定される。 - 特許庁

The level shift circuit consists of CMOS inverters of a plurality of stages for converting an input level, where a MOS transistor(TR) (8), whose gate and drain are electrically short-circuited is connected between a point of a power supply voltage (6) and 1st stage CMOS inverters (2, 3) that are an input section.例文帳に追加

本発明のレベルシフト回路は、入力の電圧振幅を変換するためのＣＭＯＳインバータを複数段接続したレベルシフト回路であって、入力部である第１段目のＣＭＯＳインバータ（２，３）と電源電圧（６）との間に、ゲートとドレインとが電気的に短絡されたＭＯＳトランジスタ（８）が接続されている。 - 特許庁

A signal obtained by logically inverting an input signal S101 of which H level potential is VDDL is connected with the gate of an N type MOS transistor 121, and the input signal S101 is shifted by a level shift part 106, and connected with the gate of a P type MOS transistor 111, and the source of the P type MOS transistor is connected with VDDH.例文帳に追加

Ｈレベルの電位がＶＤＤＬである入力信号Ｓ１０１を論理反転した信号をＮ型ＭＯＳトランジスタ１２１のゲートに接続し、入力信号Ｓ１０１をレベルシフト部１０６でシフトしてＰ型ＭＯＳトランジスタ１１１のゲートに接続し、Ｐ型ＭＯＳトランジスタのソースをＶＤＤＨに接続する。 - 特許庁

Gates and drains of PMOS transistors 1, 2 connected to a second power supply voltage terminal 30, to which a high level voltage VDDH of a second power supply voltage is applied, are cross-connected to each other respectively in a level shift section 10, and the drains of which are respectively connected to drains of NMOS transistors 4, 5 connected to a ground terminal 40.例文帳に追加

レベルシフト部１０用で、第２の電源電圧の高電位電圧ＶＤＤＨが供給される第２の電源電圧端子３０に接続されたＰＭＯＳトランジスタ１，２のゲートとドレインを交差接続し、各々のドレインとソースが接地端子４０に接続されたＮＭＯＳトランジスタ４，５のドレインとを接続する。 - 特許庁

A level shift circuit 50 converts an input signal with a voltage level of a first power supply voltage VDD into an output signal with a voltage level of a second power supply voltage VCC, which is higher than the first power supply voltage VDD, and includes first conductive type first and second transistors 51 and 52, second conductive type third and fourth transistors 53 and 54, and first to third inverters 55-57.例文帳に追加

レベルシフト回路５０は、第１の電源電圧ＶＤＤの電圧レベルの入力信号を第１の電源電圧ＶＤＤよりも高い第２の電源電圧ＶＣＣの電圧レベルの出力信号に変換するための回路であって、第１の導電型の第１および第２のトランジスタ５１，５２、第２の導電型の第３および第４のトランジスタ５３，５４、および第１〜第３のインバータ５５〜５７を含む。 - 特許庁

The potential of TERM1 which is an input/output terminal of the analog switch, the potential of TERM2, and the well and gate potentials of an NMOS switch element are synchronized through level shift buffers 2 and 3 to cancel parasitic capacitance between them.例文帳に追加

アナログスイッチの入出力端であるTERM１の電位とTERM2の電位とNMOSスイッチ素子のウェル電位とゲート電位をレベルシフトバッファ２及び３を介して同期して動作させることによりそれぞれの間にある寄生容量をキャンセルする。 - 特許庁

Then, in the shift register circuit part 50n at the last stage to the scanning direction, when the transistor NT10n1 is turned on, the transistor NT10n7 is turned off by input of a start signal STV at an H level in a gate.例文帳に追加

そして、走査方向に対して最終段のシフトレジスタ回路部５０ｎにおいて、トランジスタＮＴ１０ｎ１がオンする際には、トランジスタＮＴ１０ｎ７は、ゲートにＨレベルのスタート信号ＳＴＶが入力されることによりオフする。 - 特許庁

The level shift circuit comprises a pre-stage and a post-stage, the first power supply voltage is supplied as a power supply voltage of the pre-stage and the second power supply voltage is supplied as a power supply voltage of the post-stage and the tri-state buffer circuit.例文帳に追加

レベルシフト回路は前段及び後段部分から構成され、第１電源電圧は前段部分の電源電圧として、第２電源電圧は後段部分及びトライステートバッファ回路の電源電圧として供給される。 - 特許庁

The patch image Q2 for determining the density of a registration pattern QP to be used for correcting color shift comprises 7-level density patch images whose intermediate density is 1.12, and the density of the patch image is closer to high-density side than the patch image Q1 is.例文帳に追加

色ずれ補正に用いるレジパターンＱＰの濃度を決めるためのパッチ画像Ｑ２は、７レベルの濃度パッチ画像から成り立っていて、中間の濃度が１．１２で、パッチ画像Ｑ１よりも高濃度側に片寄っている。 - 特許庁

Data of a shift register is rewritten a plurality of times during a single strobe pulse and the heat generation timing of the dot to be interpolated is delayed or shortened thus controlling the print area of the dot to be interpolated and interpolating the level difference between the dots.例文帳に追加

１ストローブパルスの間にシフトレジスタのデータを複数回書換え、補間対象ドットの発熱タイミングを遅延または短縮することにより、補間対象ドットの印刷面積を制御してドット間の段差を補間する。 - 特許庁

To provide a method of evaluating quality of a reproduction signal from a viewpoint of detection margin of a Viterbi decoder in a PRML system in which a target level is varied in accordance with the reproduction signal, and a method of evaluating quality for a signal pattern comprising combination of the minimum run lengths from the viewpoint of edge shift.例文帳に追加

目標レベルが再生信号に応じて変化するPRML方式において，ビタビ・デコーダの検出余裕の観点から再生信号の品質を評価する方法及びそれを搭載した光ディスク装置を提供する。 - 特許庁

To provide a drive method of a solid-state imaging device, that can accurately detect the level of white flaws, depending on the temperature, even at a temperature of 40°C or below and also accurately detect the dark current and defects or the like within a vertical shift register, with high accuracy.例文帳に追加

４０℃以下の温度であっても、温度依存白キズのキズレベルを精度よく検出でき、また垂直シフトレジスタ内の暗電流や欠陥等を精度よく検出できる固体撮像装置の駆動方法を提供する。 - 特許庁

Input voltage range to be converted is narrowed in order to raise effective resolution by applying a voltage Vcc1 which is lower than the level shift voltage Vcc2 across the specifying terminals 30, 31 to specify the input voltage range to be converted of the A/D converter 6f.例文帳に追加

Ａ／Ｄ変換器６ｆの変換入力電圧範囲を規定する規定端子３０、３１間にレベルシフト電圧Ｖcc2 よりも低い電圧Ｖcc1 を与え、変換入力電圧範囲を狭めて実効的な分解能を高める。 - 特許庁

In the inverter-type level shift circuit 10, the size of an n-channel transistor 112 of a CMOS inverter circuit 11 of a first stage is set to an extreme size difference that is (a) times (for example, a hundred times) as large as the size of a p-channel transistor 111 or more.例文帳に追加

インバータ型のレベルシフト回路１０において、初段のＣＭＯＳインバータ回路１１のｎチャネルトランジスタ１１２のサイズを、ｐチャネルトランジスタ１１１のサイズのａ倍（例えば、１００倍）以上の極端なサイズ差に設定する。 - 特許庁

The semiconductor integrated circuit is provided with a high-side transistor, a low-side transistor, a level shift circuit for driving the high-side transistor, and a predriver circuit for driving the low-side transistor, and a connection point between the high-side transistor and the low-side transistor is defined as an output terminal.例文帳に追加

半導体集積回路は、ハイサイドトランジスタと、ローサイドトランジスタと、ハイサイドトランジスタを駆動するレベルシフト回路と、ローサイドトランジスタを駆動するプリドライバ回路とを備え、ハイサイドトランジスタとローサイドトランジスタとの接続点を出力端子とする。 - 特許庁

The signal processing part 20 cuts out each sensor signal before and after a prescribed time in which the electric component exceeds a prescribed level, performs an FFT arithmetic processing while performing serial shift, and extracts the data in which the phase difference between frequencies is in the specified range.例文帳に追加

信号処理部２０は、電界成分が所定レベルを超えた前後所定時間の各センサー信号を切出し、順次シフトしながらＦＦＴ演算を行い、周波数間位相差が一定範囲内のデータを抽出する。 - 特許庁

To prevent a through current from flowing to a level shift circuit when only one of two kinds of power supply voltages is supplied, and to reduce the through current which flows in a transient state where the other power supply voltage changes.例文帳に追加

２種類の電源電圧の内の一方のみが供給されているときにレベルシフト回路に貫通電流が流れるのを防止すると共に、他方の電源電圧が変化する過渡状態において流れる貫通電流を低減する。 - 特許庁

At this point, by selectively putting only a gate of a light emitting thyristor 210 commanded to emit light of light emitting thyristors 210-1 to 210-n into the "L" level by a shift resistor 110, and the thyristor 210 commanded to emit light is turned ON.例文帳に追加

この際、発光サイリスタ２１０−１〜２１０−ｎの内、発光指令されている発光サイリスタ２１０のゲートのみを、シフトレジスタ１１０によって選択的に“Ｌ”レベルとすることで、発光指令されているサイリスタ２１０がターンオンする。 - 特許庁