| 意味 | 例文 |
memory blockの部分一致の例文一覧と使い方
該当件数 : 2320件
An in-picture prediction circuit 14 sequentially reads image data of an encoded block of the horizontal 16 pixels and vertical 16 pixels from the frame memory 12 for an I picture.例文帳に追加
Iピクチャに対して、画面内予測回路14が、フレームメモリ12から水平16画素、垂直16画素の符号化ブロックの画像データを順に読み出す。 - 特許庁
A memory type program block 22 outputs a value stored in an internal register with an offset value, add value, in response to a sequence field signal from a microcode ROM 12.例文帳に追加
メモリタイププログラムブロック22はマイクロコードROM12からのシーケンスフィールド信号SEQUENCE FIELDに応答して内部レジスタに記憶された値をオフセット値ADD VALUEで出力する。 - 特許庁
Setting up a normal operation mode by using mode signals MOD, "H" data are written by sequentially specifying the whole address of a memory cell block 1 using row address signals RADR.例文帳に追加
モード信号MODで通常動作モードを設定し、ロウアドレス信号RADRでメモリセルブロック1の全アドレスを順次指定して“H”のデータを書き込む。 - 特許庁
To provide a memory address generation circuit capable of performing efficient reading/writing of an information data block in a page mode or the like even in a row or column direction.例文帳に追加
情報データブロックを行方向でも列方向でもページモード等の効率の良い読出し/書込み処理ができるメモリアドレス発生回路を提供する。 - 特許庁
A register control circuit writes the inhibiting block information into the refresh register in accordance with an input from the outside during the access cycle of any one of the memory blocks.例文帳に追加
レジスタ制御回路は、メモリブロックのいずれかのアクセスサイクル中に、外部からの入力に応じてリフレッシュレジスタに禁止ブロック情報を書き込む。 - 特許庁
Each logic block is configurable to perform product term functions and memory functions, such as RAM, dual-port RAM, ROM, CAM, FIFO, and a switch.例文帳に追加
各ロジックブロックは、RAM、デュアルポートRAM、ROM、CAM、FIFOおよびスイッチのような、積項ロジック機能およびメモリ機能を行なうよう構成可能である。 - 特許庁
Applying the prescribed voltage level to the first word line is performed during reading operation of a second resistive memory cell block connected to a second word line.例文帳に追加
前記第1ワードラインに所定の電圧レベルを印加することは、第2ワードラインに接続された第2抵抗型メモリセルブロックの判読動作の間に行われる。 - 特許庁
An inverse quantization processing section 32 applies inverse quantization processing to intra macro block of the image data to which the variable length decoding is applied and the result is stored in a cache memory 7.例文帳に追加
可変長復号処理された画像データのうち、イントラマクロブロックは、逆量子化部32において、逆量子化されキャッシュメモリ7に格納される。 - 特許庁
In a first data compression test mode for invalidating the error correction function, first test data TWD1 is written in a first regular memory block MB1.例文帳に追加
誤り訂正機能を無効にする第1データ圧縮試験モード中に、第1試験データTWD1は、第1レギュラーメモリブロックMB1に書き込まれる。 - 特許庁
A video and audio processing block 4 is capable of simultaneously reproducing a plurality of images from a disk recording medium 20 and an image from an external memory 12.例文帳に追加
ビデオオーディオ処理ブロック4は、ディスク記録媒体20からの複数の画像の再生、外部メモリ12からの画像の再生を同時に実行できる。 - 特許庁
The history block is read afterward, the write omission for the disk is detected by comparing its update state value and the update state confirmation value stored in the memory 8.例文帳に追加
その後,履歴ブロックをリードし,その更新状態値とメモリ8に記憶した更新状態確認値とを比較することで,ディスクのライト抜けを検出する。 - 特許庁
A processor is provided with an execution pipe line and a cache memory having several held instruction words selected from a cache block and plural cache blocks.例文帳に追加
プロセッサは、実行パイプラインと、キャッシュブロックから選定されたいくつかに保持された命令ワードと共に複数のキャッシュブロックを含むキャッシュメモリとを有する。 - 特許庁
The latch functioning block receives a clock signal for generating a control signal which causes input/ output operation to be conducted by triggering the self-timed memory core.例文帳に追加
ラッチ機能ブロックは、セルフタイム式メモリコアをトリガして入出力動作を実行させる制御信号を生成するためのクロック信号を受信する。 - 特許庁
In an SDRAM(synchronous dynamic random access memory), a columnar decoder is divided into four blocks DB1-DB4, and intrinsic predecode signals Yk are assigned to each block DB.例文帳に追加
SDRAMにおいて、列デコーダ11aを4つのブロックDB1〜DB4に分割し、各ブロックDBに固有のプリデコード信号Ykを割当てる。 - 特許庁
A universal serial bus(USB) memory 4 is connected to a computer body 1 through a USB terminal 41 and controls a USB interface by a USB interface control block 42.例文帳に追加
USBメモリ装置4はUSB端子41でコンピュータ本体1と接続され、USBインタフェース制御部42でUSBインタフェースを制御する。 - 特許庁
Determination is made, based on a type of encoding of the decompressed block and a position of the corresponding reference frame, or a given topology pattern and a size of the frame memory.例文帳に追加
これはこの圧縮解除ブロックの符号化タイプと対応参考フレームの位置、或いは付与されたトポロジーパターンとフレームメモリの容量によりなされる。 - 特許庁
A frame number memory RefNoMem temporarily stores a reference frame number RefNo and outputs a neighboring reference frame number PrevRefNo in the case of encoding a target block.例文帳に追加
フレーム番号メモリRefNoMemは参照フレーム番号RefNoを一時的に記憶し、対象ブロックを符号化する際に近傍参照フレーム番号PrevRefNoを出力する。 - 特許庁
A semiconductor memory device comprises a memory cell array 200 refreshed based on a refresh timing signal generated by a refresh timing signal generating circuit 152-1 and having the prescribed refresh period, and a data holding block function control circuit 151 selecting a block which holds data in the memory cell array 200 divided into a plurality of blocks.例文帳に追加
半導体記憶装置は、リフレッシュタイミング信号発生回路152−1によって発生される、所定のリフレッシュ周期を有するリフレッシュタイミング信号に基づいてリフレッシュされるメモリセルアレイ200と、所定の指示信号に基づいて、複数のブロックに分割されたメモリセルアレイ200においてデータを保持すべきブロックを選択するデータ保持ブロック機能コントロール回路151とを含む。 - 特許庁
A backup control means 600 determines a compression start timing by a data compression and expansion means 510 on the basis of electric power required for compressing the data by the data compression and expansion means 510 so as to turn at least one memory block to an empty memory block and the electric power required for backing up the volatile memory 10 in the state after the data compression.例文帳に追加
バックアップ制御手段600は、少なくとも1つのメモリブロックが空きメモリブロックとなるようにデータ圧縮伸張手段510によってデータ圧縮するのに必要な電力と、そのデータ圧縮後の状態で揮発性メモリ10をバックアップするのに要する電力とに基づいて、データ圧縮伸張手段510による圧縮開始タイミングを定める。 - 特許庁
The demultiplexer (34) is inhibited to fetch this refresh activation instruction signal when the adjacent memory blocks are in an active state and also the corresponding memory block in an active state or has already been refreshed, and transfers this refresh activation instruction signal to a local control circuit arranged for the following stage memory sub-block on the route for transferring the refresh activation instruction signal.例文帳に追加
デマルチプレクサ(34)は、隣接メモリサブブロックが非活性状態にありかつ対応のメモリブロックが活性状態にあるかまたはリフレッシュが完了しているときには、このリフレッシュ活性化指示信号の取込が禁止され、リフレッシュ活性化指示信号転送経路の次段のメモリサブブロックに対して設けられたローカル制御回路へこのリフレッシュ活性化指示信号を転送する。 - 特許庁
In an interruption supporting block 20 as an interruption supporting circuit device, interruption to occur is predicted by an interruption predicting part 24, and data to be used for the interruption processing of the predicted interruption are read from a main memory 30 via a memory interface 27, and stored in an incorporated cache memory.例文帳に追加
割り込み支援回路装置としての割り込み支援ブロック20において、割り込み予測部24により、発生する割り込みを予測して、その予測された割り込みの割り込み処理に用いるデータをメモリインタフェース27を介してメインメモリ30から読み出して内蔵のキャッシュメモリに記憶する。 - 特許庁
A bit line corresponding to a selected memory cell is connected between write current control line of both sides of the corresponding memory block by turning on transistor switches 102, 103 in response to activation of a column selection line CSL shared between memory blocks, and a data write current flows.例文帳に追加
メモリブロック間で共有されるコラム選択線CSLの活性化に応答してトランジスタスイッチ102,103がオンすることによって、選択メモリセルに対応するビット線は、対応のメモリブロックの両側の書込電流制御線の間に接続されて、データ書込電流が流される。 - 特許庁
Also, a request for releasing a memory of which size is designated form the task 11 is received, and a memory block having the available are of which size is not more than the size designated from the task 11 and adjusted by the cache line size unit of the operating CPU 1 by the operating system 12 is released to the request for releasing a memory.例文帳に追加
また、タスク11からサイズを指定したメモリ解放要求を受け、メモリ解放要求に対し、タスク11から指定されたサイズを超えずかつオペレーティングシステム12が動作するCPU1のキャッシュラインサイズ単位で調整したサイズの使用可能領域を持つメモリブロックを解放する。 - 特許庁
A subsequent stage signal processing block causes the image stored in the first image memory displayed in a first split display area, the image stored in the second image memory to be displayed in a second split display area, and the image stored in the third image memory to be displayed in a third split display area.例文帳に追加
後段信号処理ブロックが、第1画像メモリに記憶された画像を第1の分割表示領域に表示させ、第2画像メモリに記憶された画像を第2の分割表示領域に表示させ、第3画像メモリに記憶された画像を第3の分割表示領域に表示させる。 - 特許庁
That is, while reading TrCH1 initial data from a memory 31A with an address specified for the memory 31A, a function block circuit 20 executes the first de- interleave processing of the first data and, at the same time, writes data, which is produced as a result of the first de-interleave processing, into a memory 32A.例文帳に追加
すなわち、ファンクションブロック回路20は、メモリ31Aにアドレスを指定してメモリ31AからTrCH1の初期データを読み出しながら、その第1のデータの1stデインターリーブの処理を行いつつ、その1stデインターリーブの処理データをメモリ32Aに書き込む。 - 特許庁
An overwriting processing part 38 stores an overwriting processing division number X-1 indicating the processing division located just before into the nonvolatile memory 34, thereafter reads the restoration data restored in the block located just before from the nonvolatile memory 34, and overwrites the restoration data on the data to be rewritten of a volatile memory 40.例文帳に追加
上書き処理部38は1つ前の処理区画を示す上書き処理区画番号X−1を不揮発メモリ34に保存した後に、1つ前の区画で復元されている復元データを不揮発メモリ34から読み出して揮発メモリ40の書替え対象データに上書きする。 - 特許庁
To provide a nonvolatile memory system and a control method for a nonvolatile memory, capable of reducing frequencies of transferring useless data and of replacing a physical block, capable of enhancing writing-in performance for the system, and capable of reducing the waste of a rewriting life for the nonvolatile memory.例文帳に追加
無駄なデータの移動や物理ブロックの置き換え回数を削減することができ、システムの書き込みパフォーマンスを向上させ、不揮発性メモリの書き換え寿命の浪費を軽減することができる不揮発性メモリシステムおよび不揮発性メモリの管理方法を提供する。 - 特許庁
A request for capturing a memory of which size is designated from a task 11 is received, and a memory block having an available area of which size is not less than the size designated from the task and adjusted by using the cache line size of an operating CPU 1 as a unit size by an operation system 12 is assigned to the request for capturing a memory.例文帳に追加
タスク11からサイズを指定したメモリ獲得要求を受け、メモリ獲得要求に対し、タスクから指定されたサイズ以上でかつオペレーティングシステム12が動作するCPU1のキャッシュラインサイズを単位サイズとして調整した使用可能領域を持つメモリブロックを割り当てる。 - 特許庁
When a control program executed on an optical disk control DSP (digital signal processor) 2a is in an idle state in which an operation such as access to a memory or another block and internal arithmetic operation is not performed, a reset command for shifting a flash memory 2d to a state other than writing or erasure is continuously issued to the flash memory 2d.例文帳に追加
光ディスク制御DSP2a上で実行されている制御プログラムが、メモリや他のブロックとのアクセスや内部演算などの動作を行っていないアイドル状態のときは、FlashMemory2dに対してFlashMemory2dを書き込みや消去以外の状態に遷移させるリセットコマンドを発行しつづける。 - 特許庁
In writing data in a buffer memory 1a, the leading address, the terminal address, and the data size of a written first-in first-out (FIFO) block are written in a corresponding FIFO block register and simultaneously full is set to an empty bit.例文帳に追加
バッファメモリ1aにデータの書き込みを行う時、書き込みを行ったFIFOブロックの先頭アドレス、終端アドレス、データサイズを対応するFIFOブロックレジスタに書き込み、同時にEMPTYビットにFULLを設定する。 - 特許庁
When downloading is selected, a block of the RAM or the flash memory specified by address information attached to data sent from the external device is deleted (S10), and received data are written in the deleted block (S11).例文帳に追加
ダウンロードが選択されると、外部装置から送信されてくるデータに付加されたアドレス情報により指定されたRAMまたはフラッシュメモリのブロックを消去し(S10)、その消去したブロックに受信したデータを書き込む(S11)。 - 特許庁
A memory control unit 20 excludes the congenital and acquired defective blocks from access target blocks by referring to the pieces of defective block information registered in the block information storage table 51a beforehand by a diagnosis unit 40.例文帳に追加
メモリ制御部20は、予め診断部40によりブロック情報格納テーブル51aに登録された不良ブロック情報を参照することにより、先天性および後天性不良ブロックをアクセス対象ブロックから除外する。 - 特許庁
A gate of a short circuit MOSFET N2 of each memory cell block MCB0 is connected to corresponding block selecting signal line SC0,... for short circuit MOS.例文帳に追加
これらのN2を、ローカルソース線つまり各セルユニットを構成するm−1個のメモリセルの共通ソース領域と対応するドレイン側選択MOSFETのソース領域との間を電気的に分離するための分離領域を利用して形成する。 - 特許庁
One of memory blocks is selected as a refresh block performing refreshing responding to a refresh command, the other one of refresh blocks is selected as a reading block performing reading responding to a reading command.例文帳に追加
メモリブロックの1つは、リフレッシュコマンドに応答してリフレッシュ動作を実行するリフレッシュブロックとして選択され、リフレッシュブロックの別の1つは、読み出しコマンドに応答して読み出し動作を実行する読み出しブロックとして選択される。 - 特許庁
Then, a clock generator 12 once stops a clock CLK, and a retrieving processor 25 obtains an address of the singular cell in the semiconductor memory from the address in the block from an address holder 23 and block identification information from the unit 26.例文帳に追加
するとクロック発生器12はクロックCLKを一旦止め、検索処理部25はアドレス保持器23からのブロック内アドレスとブロック判定器26からのブロック識別情報から半導体メモリ上の特異セルのアドレスを求める。 - 特許庁
A phase of the method includes a step where a first block in which data are to be stored is identified and a step where an indicator relating to the first block is obtained, as a method for storing the data in a volatile memory.例文帳に追加
本発明の1つの局面によると、不揮発性メモリ内にデータを格納するための方法は、データが格納されるべき第1のブロックを識別するステップと、第1のブロックに関連するインディケータを入手するステップとを包含する。 - 特許庁
A conversion means 110 of this image pickup unit uses 1st and 2nd memory means 111a, 111b to apply raster block conversion to block image data from a 1st signal processing means 109 and gives the converted data to a 2nd signal processing means 112.例文帳に追加
変換手段110は、第1及び第2のメモリ手段111a,111bを用いて、第1の信号処理手段109からのブロック画像データをラスタブロック変換して第2の信号処理手段112へ供給する。 - 特許庁
A memory management part 21 sequentially writes data into a plurality of storage blocks wherein pieces of the data are erased in a lump, and performs block update processing of copying effective data to a next block when changing a writing destination of the data.例文帳に追加
データがそれぞれ一括消去される複数の記憶ブロックに対してメモリ管理部21が順次的にデータを書き込み、データの書き込み先を変更する際には有効なデータを次のブロックへコピーするブロック更新処理を行う。 - 特許庁
The horizontal filter operation part 4 uses the pixel data stored in the local memory 6 when performing filter processing to horizontal edges in a second filter area corresponding to a second block adjacent to a lower side of the first block.例文帳に追加
水平フィルタ演算部4は、第1のブロックの下側に隣接する第2のブロックに対応する第2のフィルタ領域内の水平エッジについてフィルタ処理を行う際には、ローカルメモリ6に格納されている画素データを利用する。 - 特許庁
The nonvolatile memory element includes a lower electrode 12, an upper electrode 15, a recording layer 13 containing the phase changing material positioned between the lower electrode 12 and the upper electrode 15, and a block layer 14 which can block the phase change of the recording layer.例文帳に追加
下部電極12と、上部電極15と、下部電極12と上部電極15との間に設けられた相変化材料を含む記録層13及び記録層の相変化をブロック可能なブロック層14とを備える。 - 特許庁
When decoding as RSA code, according to the Chinese Remainder Theorem, the power remainder is computed for each unit bit block of xp in step 608, and the halfway results of Cp to the computed bit block are stored in a memory.例文帳に追加
中国人剰余定理に従ってRSA暗号の復号処理を行なうに際して、ステップ608でxpの単位ビットブロックごとにべき剰余計算を行なって、計算済のビットブロックまでのCpの途中結果をメモリに格納する。 - 特許庁
A flash memory control part 11 refers to a logical physical address conversion table 13a and detects a physical block address associated with a logical block specified by a deletion request when a data deletion request is made from a host device 2.例文帳に追加
フラッシュメモリ制御部11は、ホスト機器2からのデータ消去要求がなされた際に、論理物理アドレス変換テーブル13aを参照し、消去要求で指定された論理ブロックと対応付けられる物理ブロックアドレスを検出する。 - 特許庁
A memory controller calculates a writing ratio in each logical block that is included in a logical zone, in each predetermined period, and determines a ratio of the distribution number of preliminary logical pages to be distributed to each logical block.例文帳に追加
所定の期間毎に、論理ゾーンに含まれるそれぞれの論理ブロックに対する書き込み比率を算出し、この書き込み比率に基づいて、それぞれの論理ブロックに分配する予備論理ページの分配数の比率を決定する。 - 特許庁
A rewrite unit block copying means reads out the storage contents of a rewrite unit block 15 to which the target component 10D found belongs from the nonvolatile memory 5, and copies them in a rewrite buffer area 21 on a RAM 4.例文帳に追加
書き換え単位ブロック複写手段は検索された対象コンポーネント10Dが属する書き換え単位ブロック15の記憶内容を不揮発性メモリ5から読み出し、RAM4上の書き換えバッファ領域21に複写する。 - 特許庁
The memory controller examines existence of an error in a block unit of compressed voice data, when an error exists, a block unit including the error is reproduced again at the prescribed number of times, and newly reproduced data are generated from data reproduced at plural times.例文帳に追加
メモリコントローラ90は、圧縮音声データのブロック単位内のエラーの有無を調べ、エラー有りの場合は当該エラーを含むブロック単位を所定回数再再生し、複数回再生されたデータから新再生データを生成する。 - 特許庁
This technique is also applied to metablocks that include one block from each of several different units of a memory array by directing all the pages updated to a single unused block in one of the units.例文帳に追加
この技法は、上記ユニットのうちの1ユニット内の単一の未使用ブロックに更新されるすべてのページを向けることにより、メモリアレイのいくつかの異なるユニットの各々から得られる1ブロックを含むメタブロックにも適用される。 - 特許庁
An adaptive block segmentation circuit searches pixels in the moving area on the basis of the discrimination value fed from the moving still pixel discrimination memory and configures a block including the moving area on the basis of the pixels.例文帳に追加
それと共に、低階層での動きベクトル検出時の2次元ブロックを、適応ブロック切り出し回路により前記動領域に合わせて適応的に構成することにより、動領域での低階層動きベクトルの精度を向上させる。 - 特許庁
A motion compensation device 18 interpolates each pixel of a macro block of reference image data stored in a frame memory 17 in the case of a field motion prediction mode to generate a macro block consisting of pixels with 1/4 pixel accuracy.例文帳に追加
動き補償装置18は、フィールド動き予測モードの場合、フレームメモリ17が記憶している参照画像データのマクロブロックの各画素に対して補間をして、1/4画素精度の画素から構成されるマクロブロックを生成する。 - 特許庁
In this error control system, contents 1 are sent to a reception station R, and when a reception discrimination block 6 returns a NAK signal, a packet length control block 2 receives a packet of the contents 1 from a transmission buffer memory 9 to reconfigure the packet.例文帳に追加
コンテンツ1を受信局Rに送信し、受信判定ブロック6からNAK信号が返信されたときに、パケット長制御ブロック2は、送信用バッファメモリ9からコンテンツ1のパケットを受け取り、パケットの再構成を行う。 - 特許庁
A machining program is traced before execution of the automatic operation or at first automatic operation and a block number by which the macro program for updating coefficient value is called and a calculated result of the macro program at the time are stored in a block number storage table memory 203A and a calculated result storage table memory 204A by an NC device.例文帳に追加
NC装置は自動運転実施前もしくは最初の自動運転にて加工プログラムをトレースし、前記係数値更新用のマクロプログラム呼出しを行なったブロック番号と、その時のマクロプログラムの演算結果を、ブロック番号記憶テーブルメモリ203Aと演算結果記憶テーブルメモリ204Aに記憶しておく。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|