「memory block」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

To provide a motion detecting method capable of reducing the capacity of a high-speed memory and the amount of accessing a frame memory, reducing the capacity of an intermediate result storing memory, eliminating the necessity of doubly reading reference pixel data for one coded block, and exhibiting effects regardless of the size of a motion vector searching range.例文帳に追加

高速メモリの容量を削減できてフレームメモリに対するアクセス量を低減することができるうえに、中間結果保存メモリの容量が小さくて、１符号化ブロックに対する参照画素データを重複して読みだす必要がなく、動きベクトル検索範囲の広さに関わらず効果がある動き検出方法を提供する。 - 特許庁

An error block management method for a flash disk device comprising a flash memory and a controller for the flash memory has the steps of recording information about logical sectors 23 with errors in an error management table 17 in the controller, and referring to the error management table 17 when the flash memory is accessed.例文帳に追加

フラッシュメモリと該フラッシュメモリのコントローラとから成るフラッシュディスク装置のエラーブロック管理方法であって、エラーが発生した論理セクタ２３の情報を前記コントローラに設けられたエラー管理テーブル１７に記録するステップと、前記フラッシュメモリへアクセスする際に前記エラー管理テーブル１７を参照するステップとを有する。 - 特許庁

If the the home system memory is not inside the first matching domain, the matching state field is set to a matching state showing that the address tag is valid, the storage position includes no valid data, the first matching domain includes no home system memory, and the memory block is cached outside the first matching domain according to formation of the state.例文帳に追加

もしなければ、整合状態フィールドは、アドレス・タグは有効であることと、記憶位置は有効なデータを含まないことと、第１の整合ドメインはホーム・システム・メモリを含まないことと、状態の形成に従ってメモリ・ブロックが第１の整合ドメインの外部にキャッシュされることとを示す整合状態に設定される。 - 特許庁

Reproduced data of plural channels are subjected to inner code corrections to be all written in a buffer memory 7 and the data of a sync block whose error is small are selected by referring to a first information memory 6 in which results of the inner code corrections are stored and the data are subjected to an outer code correction to be written back in an original address position of the memory 7.例文帳に追加

再生された複数チャンネルのデータを内符号訂正してバッファーメモリ７に全て書きこみ、内符号訂正の結果を格納した第１の情報メモリ６を参照にして、エラーの少ないシンクブロックのデータを選択して外符号訂正を行い、元のバッファーメモリ７のアドレス位置に書き戻す。 - 特許庁

The memory regions 11b-1, 11b-3 are made larger than the memory region 11b-2, an ECC code for enabling higher error detection correcting capability for normal data of page P0, P31 being assembly of cells MC0, MC31 being adjacent to a block gate selection transistor is stored in the memory regions 11b-1, 11b-3.例文帳に追加

メモリ領域１１ｂ-1，１１ｂ-3をメモリ領域１１ｂ-2よりも大きくし、メモリ領域１１ｂ-1，１１ｂ-3には、ブロック選択ゲートトランジスタに隣接するセルＭＣ０，ＭＣ３１の集合であるページＰ０，Ｐ３１の通常データに対し、より高いエラー検出訂正能力を可能にするためのＥＣＣコードを格納させる。 - 特許庁

This device has a feature that a plurality of dummy word lines are arranged at the memory block end and word drivers are arranged with respect to the above dummy word lines to control the threshold state of dummy memory cells formed under the dummy word lines, and also a bias is impressed on the dummy word lines also when a memory area for storing the data from the outside is operated.例文帳に追加

メモリブロック端にダミーワード線を複数本設置し、前記ダミーワード線に対してワードドライバを設置して、ダミーワード線の下に形成されるダミーメモリセルのしきい値状態を制御すると共に、外部からのデータを格納するメモリ領域を動作させる際にも、ダミーワード線に対してバイアスを印加することを特徴とする。 - 特許庁

The cache management module 33 inhibits the cache block (namely, the cache block equivalent to a log region) storing data forming the log region 311 to an inherent writing destination so that the cache block becomes the object of a destage operation when implementing the destage operation for writing data on the updated cache block on the cache memory 32 into an inherent writing destination on a disk 31 keeping the log region 311.例文帳に追加

キャッシュ管理モジュール３３は、キャッシュメモリ３２上の更新されたキャッシュブロックのデータを、ログ領域３１１が確保されるディスク３１上の本来の書き込み先に書き込むためのデステージ操作を実行する場合、当該ログ領域３１１内を本来の書き込み先とするデータが格納されたキャッシュブロック（つまりログ領域相当のキャッシュブロック）がデステージ操作の対象となるのを抑制する。 - 特許庁

The data transmitter generates a block for associating identification information including the number of being retransmittable for each divided data composing one packet with error detection data capable of detecting errors of the identification information, transmits the block to the data receiver, stores the block retransmittable more than once in a transmission memory for retransmission, and corresponds to a retransmission request from the data receiver to provide the stored block.例文帳に追加

一のパケットを構成する分割データ毎に再送が可能な回数を含んだ識別情報と、識別情報の誤りが検出可能な誤り検出用データと、を対応付けたブロックを生成し、データ受信装置に送信するとともに、再送が可能な回数が１以上のブロックについては、再送用として送信メモリに記憶し、記憶したブロックをデータ受信装置からの再送要求に応じて提供する。 - 特許庁

The line memory device 100 includes a line memory macro 101 which uses serial/parallel conversion, a shift register 111 which has its capacity equal to the bit width of the data to be converted into the parallel data, a selector 109 and a control block 110 which controls the register 111 and selector 109.例文帳に追加

ラインメモリ装置１００は、シリアルパラレル変換を用いたラインメモリマクロ１０１、パラレル変換するデータのビット幅と同じ容量のシフトレジスタ１１１、セレクタ１０９、シフトレジスタ１１１とセレクタ１０９を制御する制御ブロック１１０とを備える。 - 特許庁

Write data in 16-bit by two blocks are generated corresponding to the 8-bit luminance data Y by 2 blocks and the 8-bit color difference data Cb, Cr by 1 block (B, C) and fed sequentially to a frame memory from a buffer memory section in the unit of blocks.例文帳に追加

２ブロック分の８ビットの輝度データＹ、１ブロック分の８ビットの色差データＣｂ，Ｃｒに対応して、２ブロック分の１６ビットの書き込みデータを生成し（図３Ｂ，Ｃ）、バッファメモリ部よりフレームメモリにブロック単位で順次供給して書き込みをする。 - 特許庁

A lower series/parallel shift section is connected between a lower memory bank section and the input/output block section, and an interface logic circuit section generates a signal for selecting the upper or the lower memory bank section by an externally received write-in or read-out instruction.例文帳に追加

下部直／並列シフト部は下部メモリーバンク部と入／出力ブロック部の間に接続され、インターフェースロジック回路部は外部から受信された読み取り又は書き込み命令により上部又は下部メモリーバンク部を選択するための信号を発生する。 - 特許庁

When a new defective sector is detected after the disk drive has been put into operation, the defective sector is taken out of service and its logical block address (LBA) is mapped to a memory space in the nonvolatile memory rather to a reserved spare sector on the disk.例文帳に追加

ディスクドライブが動作状態になった後に新たな欠陥セクタが検出されると、その欠陥セクタは運用停止され、その論理ブロックアドレス（ＬＢＡ）は、ディスク上の予約領域ではなく不揮発性メモリ内のメモリ空間にマッピングされる。 - 特許庁

Thereby, the number of erase pulses applied excessively to the memory cell becoming verify-pass can be reduced more than conventional one, consequently, the number of memory cells being an object of excessive erasure recovery writing S9 is reduced, and the total of a block blanking time can be shortened.例文帳に追加

これにより、ベリファイパスとなったメモリセルに対して過剰に印加される消去パルス数を従来よりも低減でき、その結果過消去リカバリ書込Ｓ９の対象となるメモリセル数が減り、ブロック消去時間の総計を短くすることができる - 特許庁

A process known as loading operation reads out an instruction and data from a cache memory element, decodes the instruction, converts a memory format into a register format, and writes the converted data in a register file block 56 in a floating point unit 50.例文帳に追加

キャッシュメモリ要素(81)からの命令及びデータの読み出し、該命令のデコード、メモリフォーマットからレジスタフォーマットへの変換の実行、及び該変換したデータの浮動小数点ユニット(50)のレジスタファイルブロック(56)への書き込みを行うプロセスは、ロード動作として知られる。 - 特許庁

The position of the Vpp mains observed by the Vpp level detection circuit 32 is essentially set to the same position from each memory block, thus reducing influence by the activation state of the memory array banks when controlling the potential of the Vpp mains.例文帳に追加

Ｖｐｐレベル検知回路３２が観測するＶｐｐ幹線の位置は、各メモリブロックから実質的に等しい位置にされるので、Ｖｐｐ幹線の電位を制御する際にメモリアレイバンクの活性化状態によって受ける影響を少なくすることができる。 - 特許庁

In a disk drive 1 having a disk medium 10 and a flash memory 22, a disk controller 20 controls so that block erase processing during access to the flash memory 22 is performed at a timing different from the timing of a seek operation during access to the disk medium 10.例文帳に追加

ディスク媒体１０及びフラッシュメモリ２２を有するディスクドライブ１において、ディスクコントローラ２０は、フラッシュメモリ２２のアクセスに伴うブロックイレース処理のタイミングを、ディスク媒体１０のアクセスに伴うシーク動作のタイミングとは異なるように制御する。 - 特許庁

A picture is divided and is compressed by divided blocks and is stored in a memory, and divided block data corresponding to a rotation direction is called from this memory and is extracted and is rotated in the unit of lines and is outputted to form an image.例文帳に追加

画像を分割して分割ブロック毎に圧縮させてメモリに蓄え、この蓄えられたメモリの中から回転させる方向に応じた分割ブロックデータを呼び出し解凍を行ない、その後ライン単位で回転させて出力、画像形成する。 - 特許庁

Furthermore, the moving picture processing unit is provided with a digital effect block 100 driven by a high speed clock signal and a signal from the camera signal processing circuit 3 selected by a switch 5 and a signal from a reproduction system circuit 4 are written in a frame memory 6 through a memory controller 7.例文帳に追加

また高速のクロック信号で駆動されるデジタルエフェクトブロック１００が設けられ、スイッチ５で選択されたカメラ信号処理回路３からの信号と再生系回路４からの信号とがメモリコントローラ７を通じてフレームメモリ６に書き込まれる。 - 特許庁

To solve problems of the conventional searching apparatus that it is difficult to obtain the same access time at all times when a block unit is adaptively changed and wasteful accesses to a frame memory are caused since read positions of pixel data used for searching a motion vector from the memory are complicated.例文帳に追加

従来は動きベクトル探索のために用いる画素データのメモリからの読み出し位置が複雑で、ブロック単位が適応的に変化されると常に同じアクセスタイムを得ることが困難であり、また、フレームメモリへのアクセスに無駄が生じる。 - 特許庁

In the memory device, array power generating circuits each of which supplies an array power voltage Vdds to a corresponding array block and peripheral power generating circuits each of which supplies a peripheral power voltage Vddp to a peripheral circuit are provided at surroundings of respective memory array blocks.例文帳に追加

各メモリアレイブロックの周囲には、対応するメモリアレイブロックへアレイ電源電圧Ｖｄｄｓを供給するアレイ電源発生回路と、周辺回路に周辺電源電圧Ｖｄｄｐを供給する周辺電源発生回路とが配設される。 - 特許庁

Write-in data TD of a memory block is compared with read-out data RDB by a comparing circuit provided in a self-test circuit, discrimination of a normal/defective state of the memory cell array is performed by a discriminating circuit based on compared results SG0-SGN of the comparing circuit 13.例文帳に追加

自己テスト回路に設けた比較回路１３で、メモリブロックの書き込みデータＴＤと、読み出しデータＲＤＢとを比較し、比較回路１３の比較結果ＳＧ０〜ＳＧＮに基づいて当該メモリセルアレイの良否判定を判定回路で行う。 - 特許庁

Then, the processor may be controlled such that the device unique information for specifying the device is recorded in a memory or the like, and a hash value prepared from the prepared block unique information and device unique information preliminarily stored in a memory or the like is stored.例文帳に追加

そして、装置を特定するための装置固有情報をメモリ等に記録しておき、作成されたブロック固有情報と予めメモリ等に記憶された装置固有情報とから作成されるハッシュ値を記憶するように制御すればよい。 - 特許庁

Contents of an OSD text or a graphic image are stored in a nonvolatile memory in a special format, the contents of the OSD text or graphics are divided in the unit of macro blocks, and OSD macro block data are stored in the memory in a form of MPEG coding.例文帳に追加

ＯＳＤテキスト若しくはグラフィックの画像内容は不揮発性メモリに特殊フォーマットで記憶され、ＯＳＤテキスト若しくはグラフィック内容はマクロブロック単位に分割され、ＯＳＤマクロブロックデータはメモリ内にＭＰＥＧ符号化形式で格納される。 - 特許庁

To provide an encoding block detection method that can attain low power consumption by decreasing the number of data transfer times from an external memory to an internal memory in the case of detecting a motion vector for motion compensation to apply compression coding to a moving picture.例文帳に追加

動画像圧縮符号化のための動き補償において、動きベクトルを検出する際の外部メモリから内部メモリへのデータ転送回数を減らすことにより低消費電力化を図れるようにする符号化ブロック検出方法を提供する。 - 特許庁

The memory is managed in each block unit (page unit) consisting of several bytes and a memory allocation table(MAT) for uniforming the rewriting frequency of each page by accumulating the rewriting frequency in each page and relating a virtual page number to be dynamically allocated to a real address is generated in the non-volatile memory (RAM), so that the concentration of rewriting into the memory storing the MAT can be evaded.例文帳に追加

メモリを数バイト毎のブロック単位（ページ単位）で管理し、ページ毎に書き換え回数を累積することで各ページの書き換え回数を均一化し、動的に割り振る仮想ページ番号と実アドレスとを関連付けるメモリ・アロケーション・テーブル（ＭＡＴ）を揮発性メモリ（ＲＡＭ）上に生成することで、ＭＡＴを格納したメモリへの書き換えが集中するのを避けるようにしたものである。 - 特許庁

All syndrome computation results corresponding to the RDS data are held as fixed data in a memory 110 and for syndrome computing processing in block synchronization detecting processing for RDS data, syndrome computation data corresponding to the object RDS data to be processed are read out of the memory 110 and used to perform the block synchronization detecting processing by software that a microcomputer 109 executes, thereby lightening the software processing load in the block synchronization detecting processing.例文帳に追加

ＲＤＳデータに対応するすべてのシンドローム算出結果を固定データとしてメモリ１１０に保持し、ＲＤＳデータのブロック同期検出処理時のシンドローム算出処理において、処理対象のＲＤＳデータに対応するシンドローム算出データをメモリ１１０から読み出し、該データを用いてマイクロコンピュータ１０９が実行するソフトウェアによりブロック同期検出処理を実施することで、ブロック同期検出処理時のソフトウエア処理負荷を軽減する。 - 特許庁

A transfer control circuit 223 transfers partial data stored in the buffer 211 as first block data to a memory 230 a communication time, needed to receive partial data by a first block size, after the data communication part 210 starts the communication.例文帳に追加

転送制御回路２２３は、データ通信部２１０が通信を始めたときから一つ目のブロックサイズだけ部分データを受信するために要する通信時間が経過したときに、バッファ２１１に記憶されている部分データを一つ目のブロックデータとしてメモリ２３０に転送する。 - 特許庁

A physical file management part 105 in the nonvolatile storage device 120A has a physical file management table 106 for managing the correspondence of physical block numbers of a nonvolatile memory 110 and file IDs, a block status identifying whether physical blocks are used/unused, and the like.例文帳に追加

不揮発性記憶装置１２０Ａ内のファイル物理管理部１０５は、不揮発性メモリ１１０の物理ブロック番号と該ファイルＩＤとの対応関係や、物理ブロックの使用／未使用などを識別するブロックステータス等を管理するファイル物理管理テーブル１０６を備える。 - 特許庁

Unnecessary consumption power is prevented by constituting a buffer memory provided to a network interface with not a single RAM block but a plurality of RAM blocks and controlling to stop the supply clock to an unnecessary RAM block.例文帳に追加

ネットワークインタフェースに設けられるバッファメモリを１つのＲＡＭブロックではなく、複数のＲＡＭブロックで構成し、通信速度によって、必要のないＲＡＭブロックへの供給クロックを停止させるという制御を行うことにより、不必要な電力消費を防止する。 - 特許庁

A processing means is preset in a test condition memory portion 24 as a test condition when block failure is detected from an input portion 22 during a burn-in test, so that a burn-in board is attached/detached when block failure is detected during a burn-in test.例文帳に追加

予め入力部２２からバーンイン試験中にブロック不良を検出した場合の処理の仕方を試験条件として試験条件記憶部２４に設定しておき、バーンイン試験中にブロック不良を検出した場合には、バーンインボードの着脱を行う。 - 特許庁

In a block 5 selected by a block select circuit 6 at an erasure time, a row select circuit 3 applies 10 V to all word lines WL, and a column select circuit 4 applies -8 V to all bit lines BL and -8 V to a well 1 of a memory cell M.例文帳に追加

消去時、ブロック選択回路６により選択されたブロック５において、行選択回路３は、すべてのワード線ＷＬに１０Ｖ印加し、列選択回路４は、すべてのビット線ＢＬに−８Ｖを印加し、メモリセルＭのウェル１に−８Ｖ印加する。 - 特許庁

When file creation or the like necessitates a new area for recording data in a logical block, a CPU 11 and a memory 12 allocates a logical block of a necessary size by a 32KB unit, which is at least a common multiple of two blocks from a free area.例文帳に追加

ファイルの作成などにより論理ブロック上で新たにデータを記録する場所が必要になると、ＣＰＵ１１及びメモリ１２により、空きエリアから２つのブロックの最小公倍数である３２ＫＢ単位で必要なサイズ分の論理ブロックが割り付けられる。 - 特許庁

A decoder 4A decodes a 1st block of the code reception sequence with an initial value 0 as default, a decoder 4B decodes a 2nd block, and an external value memory 5 stores an external value in a posterior value and the external value that are a decoding result.例文帳に追加

事前値を初期値０として、符号受信系列のうちの第１ブロックが復号器４Ａにより復号され、第２ブロックが復号器４Ｂにより復号され、その復号結果である事後値および外部値のうちの外部値が外部値メモリ５に格納される。 - 特許庁

In a multilayer holographic memory reproducing apparatus 10, access to the data block is performed based on a layer number of the holographic recording layer, a data page number numbered for each holographic recording layer, and a data block number numbered for each data page.例文帳に追加

多層ホログラフィックメモリ再生装置１０では、ホログラフィック記録層の層番号と、このホログラフィック記録層毎に番号付けされたデータページの番号と、このデータページ毎に番号付けされたデータブロックの番号に基づいて、データブロックにアクセスするようにされている。 - 特許庁

This device drastically reduces write time by comparing the data of a new program with the data of a program that has already been written in a nonvolatile memory for each address, extracting only a block in which an address having different data is included and rewriting only the data of that block.例文帳に追加

新しいプログラムとすでに不揮発性メモリに書き込まれているプログラムのデータをアドレスごとに比較し、異なったデータのあるアドレスが含まれているブロックのみを抽出し、そのブロックのデータのみを書き換えることで、大幅に書き込み時間を減少させる。 - 特許庁

A CPU 1 when receiving the signal enters a data reception mode, and an amplifying and smoothing block 21 amplifies and smoothes the signals received by the antenna block 11 and converts it into data for rewriting according to the reference clock, thereby rewriting a program or data stored in a memory core 4.例文帳に追加

ＣＰＵ１は、信号を受信したときにデータ受信モードとし、アンテナブロック１１で受信した信号を増幅平滑ブロック１２で増幅平滑し、基準クロックに基づき書換用データに変換し、メモリコア４に格納されているプログラム又はデータと書き換える。 - 特許庁

In a memory, the luminance data in block units are stored in consecutive addresses, the color difference data in block units are stored in the consecutive addresses, and the luminance data or the color difference data for one line of the block units are separately stored in one address.例文帳に追加

メモリでは、連続アドレスにブロック単位の輝度データが格納され、連続アドレスにブロック単位の色差データが格納され、ブロック単位の１行分の輝度データ又は色差データが１アドレスにそれぞれ格納され、データ形式に応じて、輝度データが格納されるアドレスの領域が変化し、データ形式に関わらず色差データが所定のアドレスの領域に格納される。 - 特許庁

The data storage device comprises: a storage medium having two or more physical memory locations referenced through a logical block address; and a secure section which has a table including at least one range of the logical block address and which specifies one or more functions applied to the logical block address by an authorized entity.例文帳に追加

データ記憶装置は、論理ブロックアドレスを介して参照される複数の物理メモリ位置を有する記憶媒体と、論理ブロックアドレスの少なくとも一つの範囲を含むテーブルを有し、承認された対象により論理ブロックアドレスに適用される一つあるいはそれ以上の数の機能を特定するセキュア区画とを含むことを特徴としている。 - 特許庁

This controller 3 associates blocks in chips different from each other to a flash memory 2 comprising a plurality of the chips, handles a plurality of the associated blocks as a common group, assigns one block in the group to a block for parity data written with parity data of user data written in the other block, and writes the user data and the parity data.例文帳に追加

複数のチップで構成されたフラッシュメモリ２に対し、コントローラ３は、互いに異なるチップ内のブロックを関連付け、関連付けられた複数のブロックを共通のグループとして取扱い、そのグループ内の１ブロックを、他のブロックに書込まれたユーザデータのパリティーデータを書込むパリティーデータ用ブロックに割当て、ユーザデータとパリティーデータとを書込む。 - 特許庁

The filing system control part 2 has a reconstruction date storage means 21 for storing the date of reconstruction of a block in a filing system memory part 3 having a prescribed storage area for every erase block and a reconstruction control means 22 for preferentially applying reconstructing processing to a block after the lapse of a fixed term from the date stored by the reconstruction date storage means 21.例文帳に追加

ファイルシステム制御部２は、消去ブロック毎にブロックを再構築した日付を、所定の記憶領域を持つファイルシステムメモリ部３に格納する再構築日付記憶手段２１と、再構築日付記憶手段２１にて記憶した日付から一定の期間が経過したブロックを優先的に再構築処理する再構築制御手段２２を有している。 - 特許庁

The block of the attack part is sent to a 1st audio-psychological model application part 8 which does not perform the processing for successive masking to generate quantization information regarding the block and also sent to the 2nd audio-psychological model application part 9 as well to generate information of successive masking regarding the block, so that the information is stored in a memory 10.例文帳に追加

アタック部のブロックは、継時マスキングの処理を行わない第１の聴覚心理モデル適用部８に送られ、そのブロックに関する量子化情報が生成されるとともに、第２の聴覚心理モデル適用部９にも送られ、そのブロックに関する継時マスキングの情報が生成され、当該情報がメモリ１０に記憶される。 - 特許庁

specifying the head position of the extended information block to a regulated position in the extended information block, and registers the main data of the file and the extended information block including the pointer information in the memory as a file.例文帳に追加

管理対象のファイルの主データの末尾に続く拡張情報ブロック内に拡張情報（F_t）を付加すると共に、前記拡張情報ブロック内の規定の位置に、この拡張情報ブロックの先頭位置を指定するポインタ情報（F_e）を付加し、前記ファイルの主データと前記ポインタ情報を含む拡張情報ブロックとを、ファイルとして前記メモリに登録する。 - 特許庁

The single-chip data processor includes a plurality of pieces of address information and a plurality of pieces of unit block information having predetermined data size, when the single-chip data processor has address information coincident with a part of the address information supplied from a central processor, a cache memory selects unit block information corresponding to the address information from the plurality of pieces of unit block information.例文帳に追加

複数のアドレス情報と所定のデータサイズを有する複数のユニットブロック情報とを含み、上記中央処理装置から供給された上記アドレス情報の一部と一致しているアドレス情報を有するとき、キャッシュ・メモリは上記複数のユニットブロック情報から上記アドレス情報に対応するユニットブロック情報を選択する。 - 特許庁

Each block Bi is provided with an erasion load decoding circuit 4 outputting positive voltage to a first drive line connected to a substrate region of a block selected at the time of erasion of data and a negative voltage decoding circuit 5 outputting negative voltage to a second drive line connected to a control gate of a memory cell of a block selected at the time of erasion of data.例文帳に追加

各ブロックＢｉ毎に、データ消去時に選択されたブロックの基板領域につながる第１の駆動線に正電圧を出力する消去負荷デコード回路４と、データ消去時に選択されたブロックのメモリセルの制御ゲートにつながる第２の駆動線に負電圧を出力する負電圧デコード回路５とが設けられる。 - 特許庁

The error correcting device 15 is provided with a formatter block 151, demodulating data which is read from a recording medium, a buffer memory 13 storing demodulated data, a composite syndrome calculation block 153 determining the guarantee condition of demodulated data, a PRE-EDC block 154 and a demodulation error flag register 155, a syndrome calculation block 156 which conducts syndrome calculation on demodulated data and an error correction block 157 correcting the error of demodulated data.例文帳に追加

記録媒体から読み出されたデータを復調するフォーマッタブロック１５１と、復調されたデータを格納するバッファメモリ１３と、前記復調されたデータの保証条件を判定する複合シンドローム計算ブロック１５３、ＰＲＥ−ＥＤＣブロック１５４および復調誤りフラグレジスタ１５５と、復調されたデータに対してシンドローム計算を行うシンドローム計算ブロック１５６と、復調されたデータに誤り訂正を行う誤り訂正ブロック１５７とを少なくとも備えた誤り訂正装置１５。 - 特許庁