「memory sharing」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

To enable sharing a row decoder decoding an address of a bock being an object of write-in and erasure of data by a plurality of memory cell arrays, in a NAND type EEPROM.例文帳に追加

本発明は、ＮＡＮＤ型ＥＥＰＲＯＭにおいて、データの書き込みおよび消去の対象となるブロックのアドレスをデコードするロウデコーダを、複数のメモリセルアレイで共有できるようにすることを最も主要な特徴としている。 - 特許庁

To reduce use memory and processing loads by sharing data broadcast with only one data broadcast browser in a digital broadcast receiver that asynchronously tunes and receives digital broadcast data, and regenerates them via respective tuners.例文帳に追加

デジタル放送を非同期に選局受信してそれぞれのチューナで再生するデジタル放送受信装置において、唯一個のデータ放送ブラウザでデータ放送を共用することにより使用メモリの削減と処理負荷の軽減をはかる。 - 特許庁

In the nonvolatile semiconductor memory device for programming memory cells which have a first or a second logic status, and for deleting them in sector units in accordance with input data having a plurality of bit information, the memory cell transistors of cell array block and transistors of column decoder block have a plurality of sectors which are formed by sharing a bulk area, to provide a sector structure formed of the shared bulk.例文帳に追加

第１または第２論理状態を有するメモリセルを、複数のビット情報を有する入力データに応じてプログラムしセクタ単位に消去する不揮発性半導体メモリ装置において、セルアレイブロックのメモリセルトランジスタとコラムデコーダーブロックのトランジスタが一つのバルク領域を共有して形成されたセクタを複数有し、共有バルクで形成されたセクタ構造を有する半導体メモリ装置とした。 - 特許庁

To achieve speeding up of tAA without increasing a circuit scale in a semiconductor memory device sharing a control system during CL6 (CAS latency 6) with CL5 (CAS latency 5) and having an output configuration of "CL5+1 clock cycle" only during CL6.例文帳に追加

ＣＬ６（ＣＡＳレイテンシ６）時における制御方式をＣＬ５（ＣＡＳレイテンシ５）と共有し、ＣＬ６時のみ「ＣＬ５+１クロックサイクル」の出力構成を持つ半導体記憶装置において、回路規模を大きくせずに、ｔＡＡの高速化を図る。 - 特許庁

To efficiently carry out replacement work when a plurality of applications are processed while replacing memory content of a sub processor by time sharing in a computer system having a main processor such as a CPU and the sub processor such as a DSP.例文帳に追加

ＣＰＵのようなメインプロセッサと、ＤＳＰのようなサブプロセッサとを備えてなるコンピュータシステムにおいて、サブプロセッサのメモリ内容を時分割で入れ替えながら複数のアプリケーションを処理する際に、この入れ替え作業を効率的に行うこと。 - 特許庁

In an image recording system having the skip back function which records imaged pictures of multiple pieces which are before and after an alarm signal which is generated when detecting intruders or the like and used as a trigger, a skip back system can be constructed at a low cost by sharing a memory for interpolation processing in a storage sensitivity increasing function of an imaging device with a memory for the skip back function.例文帳に追加

侵入者を検知した場合などに発生したアラーム信号をトリガとしてその前後複数枚の撮像画像を記録するスキップバック機能を有する画像記録システムにおいて、撮像装置の蓄積感度アップ機能における補間処理用メモリをスキップバック機能用のメモリと兼用することで、安価にスキップバックシステムを構築できる。 - 特許庁

A disk drive control part 5b controls the disk device 28 to perform recording and reproducing the video data therein by time-sharing, and also controls timing for reading the video data from the buffer memory 23 as an input buffer means and an output buffer means.例文帳に追加

ディスクドライブ制御部５ｂは、上記ディスク装置２８における上記映像データの記録と、再生とを時分割に行わせると共に、入力バッファ手段及び出力バッファ手段としてのバッファメモリ２３からの上記映像データの読み出しタイミングを制御する。 - 特許庁

A dual mode mobile communication terminal, when rejected from accessing a 3G cell, stores the frequency and the code of a peripheral 3G cell sharing the reason of access rejection and as the 3G cell, as required, frame timing in a memory, in relation with the reason of access rejection (network code (PLMN) and location area ID (LAI)).例文帳に追加

端末がある3Gセルからアクセスを拒否された場合、そのアクセス拒否の理由（ネットワークコード(PLMN)やロケーションエリアID(LAI)）に関連付けて、その3Gセル及びアクセス拒否の理由を共有する周辺3Gセルの周波数とコードと必要に応じてフレームタイミングとをメモリに記憶する。 - 特許庁

To provide a bank control circuit if a RAM bus DRAM in which circuit area can be reduced by sharing one bank per two bank in a control circuit controlling respective memory bank and an address latch circuit.例文帳に追加

それぞれのメモリバンクを制御する制御回路とアドレスラッチ回路を２個のバンク当り１個ずつ共有するようにすることにより、回路の面積を減少することができるラムバスＤＲＡＭのバンク制御回路及びこれを利用した半導体メモリ素子を提供する。 - 特許庁

After that, NAND strings to be written out of a NAND string group sharing bit lines are selected, while a potential of each bit line is set to a potential in accordance with write-in data, effective write-in operation of data for a memory cell is started.例文帳に追加

この後に、ビット線を共有するＮＡＮＤストリング群の中から書き込み対象のＮＡＮＤストリングを選択すると共に、各ビット線の電位を書き込みデータに応じた電位に設定して、メモリセルへの実効的なデータの書き込み動作を開始する。 - 特許庁

For example, the controller 107 controls the time sharing switch 101, the button telephone interface 102 and the TRK 104 according to programs stored in a memory 108 or based on various configuration data stored in the memory 108 and programmable key information, and communication with a computer 30 through an interface 105.例文帳に追加

制御部１０７は、例えば、メモリ１０８に格納されたプログラムにより、また、メモリ１０８に格納された各種設定データやプログラマブルキーのキー情報などの情報に基づき、時分割スイッチ１０１、ボタン電話機インタフェース１０２、ＴＲＫ１０４などの制御を行うとともに、インタフェース１０５を介してコンピュータ３０との通信についての制御等各種制御を行う。 - 特許庁

To prevent the deterioration of actual performance due to the generation of a request for invalidating cache by preventing the false sharing, wherein different processors update the values of arrayed elements included in the same cache line at the time of the conventional loop scheduling for parallel executing compilers for a shared memory type parallel computer.例文帳に追加

共有メモリ型並列計算機向けの並列化コンパイラにおける従来のループスケジューリングでは、異なるプロセッサが同一のキャッシュラインに含まれる配列要素の値を更新するフォールスシェアリングが起こり、キャッシュの無効化要求が発生して実行性能が低下する。 - 特許庁

Read sections (S/Am-1, S/Am, S/Am+1) simultaneously select a plurality of word lines (WL0 to WL15) in discrimination of the block (BLK), and read logical product of data of a plurality of second memory cells sharing respective bit lines (BLm-1, BLm, BLm+1) via the respective bit lines.例文帳に追加

読み出し部（Ｓ／Ａｍ−１、Ｓ／Ａｍ、Ｓ／Ａｍ＋１）は、ブロック（ＢＬＫ）の判別時に、複数のワード線（ＷＬ０〜ＷＬ１５）を同時に選択し、各ビット線（ＢＬｍ−１、ＢＬｍ、ＢＬｍ＋１）を共有する複数の第２のメモリセルのデータの論理積を各ビット線を介して読み出す。 - 特許庁

Also, a ventilation control program is created in a mechanism separated from the body program of the simulation device, independently manufactured in a general-purpose language such as a a C-language, dynamically linked to a numerical calculation model in running, and operated in association with a body program by sharing the body program with data on a memory of a computer.例文帳に追加

また、換気制御プログラムは、シミュレーション装置の本体プログラムから切り離し、独立にＣ言語などの汎用言語にて製作し、実行時に動的に数値計算モデルとリンク処理を行い、本体プログラムとコンピュータのメモリ上のデータを共有させ、連動して動作させる機構とする。 - 特許庁

The face and back sides of the original are simultaneously read by reading units 101a and 101b, and each digitized image data is stored in a primary memory MEM (1) 109 in a time sharing writing manner via a toggle buffer and a high-speed writing buffer of an I/F control part 103 having data compression and extension circuit.例文帳に追加

各読取ユニット１０１ａ，ｂで原稿表裏面を同時に読取り、デジタル化された各画像データをデータ圧縮・伸張回路付きＩ／Ｆ制御部１０３のトグルバッファと高速の書き込みバッファを経て、時分割書き込みで一次メモリＭＥＭ(1)１０９に格納する。 - 特許庁

In the information sharing system between nodes, in which a plurality of nodes 10 to 14 form a node group connected in a row via a network with the node 10 as the head node, each node is provided with a head node reference area, a next node reference area, and a distributed shared memory.例文帳に追加

ノード１０を先頭ノードとして複数のノード１０〜１４がネットワークを介して一列に接続されたノード集団を形成するノード間情報共有システムにおいて、各ノードは、先頭ノード参照領域と、次ノード参照領域と、分散共有メモリを備える。 - 特許庁

Concerning the information processor of a multiprocessor system connecting plural processors and plural main memories through a switch type main memory controller, while adopting a control system for performing the coherence control of a cache by holding the copy of the tag of the cache and while relaxing performance reduction caused by false sharing, barrier synchronism between processors is performed at a high speed.例文帳に追加

複数のプロセッサと複数の主記憶をスイッチ型主記憶制御装置で接続したマルチプロセッサ方式の情報処理装置で、キャッシュのコヒーレンス制御をキャッシュのタグのコピーを保持することにより行う制御方式をとりながら、フォールスシェアリングによる性能低下を緩和しつつ、プロセッサ間のバリア同期を高速に行う。 - 特許庁

A flash memory having hierarchical bit line configuration is provided with column reset/bit line test transistor regions 4a commonly to a plurality of cell blocks 3a sharing upper layer bit lines MBL0, MBL1, etc., so that data lines DL connected with sense amplifiers can be selectively disconnected from the upper layer bit lines.例文帳に追加

階層ビット線構成を有するフラッシュメモリにおいて、上層ビット線ＭＢＬ０，ＭＢＬ１，…を共有している複数のセルブロック３ａに対して共通にカラムリセット兼ビット線テストトランジスタ領域４ａを設け、センスアンプが接続されるデータ線ＤＬを上層ビット線から選択的に切り離し得るようにした。 - 特許庁

Accordingly, only the recording terminal, which is the most suitable for recording, records sharing voice data, so that voice data which each terminal device can share is obtained, whereas the terminal device other than the recording terminal stops recording, thereby preventing from consuming the memory capacitance and electric power.例文帳に追加

従って、録音に最適な録音端末のみで共有音声データを録音することで、各々の端末装置が共有することのできる音声データを取得する一方で、録音端末以外の端末装置については、録音を停止することによって記憶容量や電力を消費することを防止する。 - 特許庁

In the deletion of the member in the area sharing file 3, a member deletion means 12 finds a data block allocated to the member to be deleted by following a chain between data blocks and registers an address of the found data block in an extended null data block management table 23 on a memory area 2 once.例文帳に追加

領域共用ファイル３におけるメンバを削除する際、メンバ削除手段１２は、削除対象となるメンバに割り当てられているデータブロックを、データブロック間のチェーンを辿りながら求めると共に求めたデータブロックのアドレスをメモリ領域２上の拡張空データブロック管理表２３に一旦登録する。 - 特許庁

A texture memory preliminarily stores a base image, and a plurality of textures, which include a plurality of reduced images formed by turning the base image by a predetermined angle and reducing the turned image by a predetermined reduction ratio, in a manner having been subjected to a sharing process (steps S4 to S6).例文帳に追加

テクスチャメモリーには、ベース画像と、ベース画像が、予め定められた所定の角度回転されて、予め定められた所定の縮小率で縮小されて形成された複数の縮小画像により構成される複数のテクスチャが、せん断処理を施されて予め格納されている（ステップＳ４〜ステップＳ６）。 - 特許庁

A recording/reproduction apparatus (home server) capable of sharing a content stored in a recording memory in the apparatus with the other device on a network comprises a means for registering devices as determining whether or not they are AV devices that generate personal contents, and a means for recording the contents copied from such AV devices in distinction from the other content.例文帳に追加

自装置の記録メモリに格納したコンテンツをネットワーク上の他の装置との間で共有可能な記録再生装置（ホームサーバ）に、個人用のコンテンツを生成するＡＶ装置であるか否かを判断して機器登録する手段と、該ＡＶ装置からコピーしたコンテンツは他のコンテンツと区別して記録する手段とを備える。 - 特許庁

Occupation area of memory cells in a driver IC holding the data for correcting the quantity of light of each LED element is reduced by sharing 4 significant bits of quantity of light correction data between adjacent elements utilizing the fact that it varies continuously for the position of the LED elements and allotting only 1 bit to each dot.例文帳に追加

また、各ＬＥＤ素子の光量補正データをドライバＩＣ内部に保持しておくことができないので、印字時に、印刷データを送信する際に、その都度同時に光量補正データも送信する必要があったため、ＬＥＤヘッドの処理を高速化することが困難であるという問題があった。 - 特許庁

Besides, information on the works and the conveyance of works and information on the states of respective processors are stored in a storage device 2 and each of control units is provided with a shared memory sharing the information on the line state between the buffer connected to the arbitrary control unit and the buffer connected to the downstream side control unit on the basis of that stored information.例文帳に追加

また、ワーク及びワークの搬送に関する情報と各処理装置の状態に関する情報を記憶装置２に記憶するとともに、その記憶情報を基に任意の制御ユニットに接続されたバッファとその下流側の制御ユニットに接続されたバッファ間でライン状態に関する情報を共有する共有メモリを各制御ユニットに設ける。 - 特許庁

The control circuit 17 makes the first even or the first odd bit line potential of the first side being a selection bit line go up by charge sharing of the second even and the second odd bit lines of the non-selection second side physically adjacent to the first even or the first odd bit line of the first side connected to a selection memory cell.例文帳に追加

前記制御回路１７は、選択メモリセルに接続される前記第１側の第１偶数または第１奇数ビット線に、物理的に隣接する非選択の第２側の第２偶数および第２奇数ビット線のチャージシェアリングにより、選択ビット線である前記第１側の第１偶数または第１奇数ビット線電位を上昇させる。 - 特許庁

Memory sharing is performed so that the input and output of data between a primary storage and a secondary storage (the primary storage to the secondary storage: image save, the secondary storage to the primary storage: image recovery) is suppressed to the minimum in order to process a plurality of input image data and the productivity of the external inputting means (original reading productivity of the scanner) is minimized.例文帳に追加

複数の入力画像データを処理するために１次記憶装置と２次記憶装置との間のデータの入出力（１次記憶装置→２次記憶装置：画像退避、２次記憶装置→１次記憶装置：画像復帰）を最低限に抑え、かつ外部入力手段の生産性（スキャナの原稿読取生産性）の低下も最小限に抑制するようなメモリシェアリングを行う。 - 特許庁

In the case of applying hierarchical sharing for a transport stream TS signal used for a digital broadcast to the TS signal in the MPEG 2 format by a PID filter 1, a hierarchical information discrimination/control 12 analyzes hierarchical information data to optionally designate data written from a memory 9 to a PSI/SI hierarchical buffer 13 and adjusts the data quantity.例文帳に追加

ＰＩＤフィルタ１により、ＭＰＥＧ２フォーマットのＴＳ信号（トンスポートストリーム信号）を、ディジタル放送で使用されるＴＳ信号における階層振分けを行うに際し、階層情報判別・制御１２によって階層情報データを解析し、メモリ９からＰＳＩ／ＳＩ階層バッファ１３に書込むデータを任意に指定し、かつそのデータ量を調整するようにする。 - 特許庁

In the system wherein each of the plurality of operating systems processes by time-sharing the hardware of one computer, the plurality of related OSs are correspondingly stored in a storage means, and when trouble in the OS is detected and the OS related to the troubled OS is stored in the storage means, memory dump of the OS and the OS related to the OS is carried out.例文帳に追加

複数のオペレーティングシステムの各々が１つの計算機のハードウェアを時分割して処理を行なうシステムにおいて、関連する複数のＯＳを対応付けて記憶手段に記憶しておき、ＯＳでの障害を検知し、その障害の発生したＯＳと関連するＯＳが記憶手段に格納されている場合、そのＯＳと、そのＯＳと関連するＯＳとのメモリダンプを実施する。 - 特許庁