「memory- access」に関連した英語例文の一覧と使い方(83ページ目) - Weblio英語例文検索

When the power supply feeding AC 25 V to a power supply substrate 15 is stopped, the power supply substrate 15 outputs a power stoppage signal to a main substrate 1 and a prize ball control substrate 3 to conduct the access prohibition process of a RAM(random access memory) 17 of the main substrate 1 and the access prohibition process of a RAM 19 of the prize ball control substrate 3.例文帳に追加

電源基板１５に供給されるＡＣ２４Ｖの電源が停電したら、電源基板１５から主基板１と、賞球制御基板３とに停電信号を出力して、主基板１のＲＡＭ１７のアクセスの禁止処理と、賞球制御基板３のＲＡＭ１９のアクセスの禁止処理とを行う。 - 特許庁

When it is determined that abnormality occurs in any motherboard, a switch control part of the shared memory system 1 selects an access permission pattern in which a state NO corresponds to "15" among access permission patterns stored in a switch state table and holds the selected pattern and turns off all switches on the basis of the access permission pattern.例文帳に追加

何れかのマザーボードで異常が発生したと判定された場合に、共有メモリシステム１のスイッチ制御部は、スイッチ状態テーブルに格納されているアクセス許可パターンのうち、状態ＮＯが“１５”に対応するアクセス許可パターンを選択して保持するとともに、当該アクセス許可パターンに基づいて全てのスイッチをＯＦＦに切り替える。 - 特許庁

An image processing device has a clock thinning control block 10 for optimizing a bandwidth request for access requests to a memory by distributing the frequency of access requests within a specified period according to the size of image data to be processed by the access requests and processing time allowable to complete the processing.例文帳に追加

本発明の画像処理装置は、アクセス要求処理を行なう画像データのサイズ及びその処理の完了に許容される処理時間により、アクセス要求の頻度を規定の期間内に分散させることにより、メモリへのアクセス要求におけるバンド幅要求を最適化するクロック間引き制御ブロック１０を設けたものである。 - 特許庁

In this cache memory controller 100, an SP flag is installed in each of the sub-lines of an L2 cache 13a, and an access virtual address is acquired from an instruction control part 11 by a cache control part 12, and when any data corresponding to the access virtual address do not exist, an L2 cache access address is output to an L2 cache control part 13.例文帳に追加

キャッシュメモリ制御装置１００は、Ｌ２キャッシュ１３ａのサブラインごとにＳＰフラグを設け、命令制御部１１からアクセス仮想アドレスをＬ１キャッシュ制御部１２が取得し、アクセス仮想アドレスに対応するデータが存在しない場合に、Ｌ２キャッシュアクセスアドレスをＬ２キャッシュ制御部１３に出力する。 - 特許庁

The control unit 16 divides the garbage collection processing of the plurality of areas including the cash area, which is executed during access to the memory 15 based on the external access, into a plurality of garbage collection processing steps to execute the garbage collection processing and responds to the external access during the plurality of divided garbage collection processing steps.例文帳に追加

制御部１６は、外部アクセスに基づくメモリ１５へのアクセス中に実行するキャッシュ領域を含む複数の領域についてのガベージコレクション処理を、複数回のガベージコレクション処理に分割して実行し、当該複数回に分割されたガベージコレクション処理の間に、外部アクセスに対して応答する。 - 特許庁

When a control circuit outputs an address and a read access request signal, the address is decoded, when the address is an address within an area of the memory, the address and the read access request signal are outputted to a data interface circuit, and an access circuit for acquiring data from the data interface circuit is incorporated in the control LSI.例文帳に追加

コントロール回路がアドレスとリードアクセス要求信号を出力すると、そのアドレスをデコードし、そのアドレスがメモリの領域内のアドレスである場合には、そのアドレスとリードアクセス要求信号をデータインタフェース回路に出力して、そのデータインタフェース回路からデータを取得するアクセス回路を制御ＬＳＩに内蔵する。 - 特許庁

Also, the information processor is provided with a DRAM controller 7 for performing access to a DRAM 8 by designating the low address signal RA and the column address signal CA, and for, when access to the memory address whose low address signal RA is the same is continuously performed more than once, not designating the low address signal RA in the second and following access.例文帳に追加

また、ローアドレス信号ＲＡ、及びカラムアドレス信号ＣＡを指定してＤＲＡＭ８へのアクセスを行うと共に、ローアドレス信号ＲＡが同一であるメモリアドレスへのアクセスが複数回連続する場合、二回目以降のアクセスにおいてローアドレス信号ＲＡの指定を行わないＤＲＡＭコントローラ７を備えた。 - 特許庁

A memory access control section 20 avoids a bank access which is prohibited because of a bank constraint, extracts a write request or a read request corresponding to an accessible bank from the write requests or the read requests generated, and performs write/read access to the memories 3-1 to 3-n.例文帳に追加

メモリアクセス制御部２０は、生成された書き込みリクエストまたは読み出しリクエストの内、バンク制約が生じてアクセス禁止となったバンクを回避して、アクセス可能なバンクに対応する書き込みリクエストまたは読み出しリクエストを抽出して、メモリ３−１〜３−ｎに対して書き込み／読み出しアクセスを行う。 - 特許庁

This memory includes an access control circuit 25 which performs internal access operation, based on an external access operation; a refresh control circuit 22 which performs refresh operation; and a refresh split control circuit 23 which splits the refresh operation into a read operation RFRD and rewrite operations RFRS1 and RFRS2.例文帳に追加

このメモリは、外部アクセス動作に基づいて、内部アクセス動作を行うアクセス制御回路２５と、リフレッシュ動作を行うリフレッシュ制御回路２２と、リフレッシュ動作を、読出し動作ＲＦＲＤと再書込み動作ＲＦＲＳ１およびＲＦＲＳ２とに分割するリフレッシュ分割制御回路２３とを備えている。 - 特許庁

The logical format management module 21 refers to a bit map memory 34 corresponding to a disk access request from a host, judges whether or not the entire access area is already formatted, requests disk access to the low-order layer module 22 in the case of judging that it is already formatted, and issues a logical format processing request when it is not formatted yet.例文帳に追加

論理フォーマット管理モジュール２１は、ホストからのデイスクアクセス要求に応じて、ビットマップメモリ３４を参照し、当該アクセス領域全てが、フォーマット済かを判定し、フォーマット済と判断した場合に、下位層モジュール２２にデイスクアクセスを要求し、フォーマット済でなければ、論理フォーマット処理要求を発行する。 - 特許庁

A memory controller 105 that applies write control to a nonvolatile memory 211 is integrated on a data bus 108 of a microcomputer integrated circuit 101 that conducts information compression processing and accesses directly the nonvolatile memory 211 not via a conventional port from the data bus 108 to attain quick memory access.例文帳に追加

情報圧縮処理を行なうマイクロコンピューター集積回路１０１に不揮発性メモリー２１１の書き込み制御を行なうメモリーコントローラ１０５をマイクロコンピューター集積回路１０１のデータバス１０８上に集積し、データバス１０８から汎用ポートを介することなく直接不揮発性メモリー２１１にアクセスする構成とすることでメモリーアクセスの高速化を可能とする。 - 特許庁

The electronic circuit 31 includes: a control part 41 capable of accessing an external memory 34 in a normal mode; an internal memory 44 whose power consumption is less than that of the external memory 34; a network I/F 67; second access routes G2, F2 capable of accessing the internal memory 44 from the network I/F 67; and a route switching part 65.例文帳に追加

電子回路３１は、通常モードにおいて外部メモリ３４とアクセス可能な制御部４１と、外部メモリより消費電力の少ない内部メモリ４４と、ネットワークＩ／Ｆ６７と、省電力モードにおいて、ネットワークＩ／Ｆ６７から内部メモリ４４へのアクセスを可能とする第２アクセス経路Ｇ２，Ｆ２と、経路切替部６５とを含む。 - 特許庁

When write in a region to which data have been already copied is performed while memory copy to the stand-by system memory 13a is executed, a write access control part 13c temporarily stores a write address and write data appearing on a common bus 14, and writes the temporarily stored write contents in the stand-by system memory 13a after the end of memory copy.例文帳に追加

書き込み制御部１３ｃは、待機系メモリ１３ａへのメモリコピーを実施している最中に、すでにコピーを完了した領域への書き込みがあった場合、共通バス１４上に現れた書き込みアドレス及び書き込みデータを一時記憶し、メモリコピー終了後に、一時記憶した書き込み内容を待機系メモリ１３ａへ書き込む。 - 特許庁

The data carrier system includes: a first memory (101), which is the ferroelectric memory; a second memory (202); a polarization canceling circuit (102) for canceling polarization of the first memory in accordance with an instruction given thereto and a control circuit (103) for making data access to the first and second memories and controlling operations of the polarization canceling circuit.例文帳に追加

データキャリアシステムは、強誘電体メモリである第１のメモリ（１０１）と、第２のメモリ（２０２）と、与えられた命令に従って第１のメモリの分極消去を行う分極消去回路（１０２）と、第１及び第２のメモリに対するデータアクセス及び分極消去回路の動作制御を行う制御回路（１０３）とを備えている。 - 特許庁

When writing data in the memory module while setting a page size lager than the prescribed page size as an access unit, the controller respectively provides an independent memory control signal which is not included in a common signal including the data and an address to each of the flash memory chips and performs control to write the data at the same address of each of the flash memory chips.例文帳に追加

前記コントローラは、前記メモリモジュールに対して前記所定のページサイズを超えるページサイズをアクセス単位としてデータを書き込む場合に、前記データ及びアドレスを含む共通信号に含まれない独立のメモリ制御信号を前記各フラッシュメモリチップのそれぞれに供給し、前記各フラッシュメモリチップの同一アドレスにデータを書き込むように制御する。 - 特許庁

No adverse effect due to the emitted noise is given to the reception processing to be performed by the receiving part 3 even when a weak radio wave is emitted from the bus 8 for memory connection as a noise component by a fact that access is made to the memory 9 through the bus 8 for memory connection by the CPU 2 and data is transferred through the bus 8 for memory connection.例文帳に追加

ＣＰＵ２がメモリ９に対してメモリ接続用のバス８を通じてアクセスし、データがメモリ接続用のバス８を通じて転送されることにより、メモリ接続用のバス８から微弱な電波がノイズ成分として放射されても、受信部３が行う受信処理に放射ノイズによる悪影響が与えられてしまうことはない。 - 特許庁

This semiconductor device is provided with a memory control part 10 capable of controlling the external memory 61 having a plurality of banks each of which can independently be controlled by synchronizing it with a clock, a plurality of buses 4, 24, 20 connected to the memory control part and a circuit module provided corresponding to each of the plurality of buses and capable of instructing memory access.例文帳に追加

半導体装置は、各々独立に制御可能な複数バンクを持つ外付けメモリ６１をクロックに同期して制御可能なメモリ制御部１０と、前記メモリ制御部に接続された複数のバス４，２４，２０と、前記複数のバスの各々に対応して設けられメモリアクセスを指示することが可能な回路モジュールとを備える。 - 特許庁

To provide a contents recording/reproducing device, a contents reproducing method and a contents recording method for quickly performing access to encrypted data stored in a second memory having a large recording capacity different from a first memory at the time of decoding and reproducing the encrypted data stored in the second memory by using an encryption key stored in the first memory.例文帳に追加

第１のメモリに格納された暗号化鍵を用いて、該第１のメモリとは別の大容量記録容量を有する第２のメモリ内に格納された暗号化データを復号化して再生する際、該第２のメモリに格納された前記暗号化データに高速にアクセスできるコンテンツ記録再生装置、コンテンツ再生方法、及びコンテンツ記録方法を提供する。 - 特許庁

The microcontroller 408 converts a memory address from the MS PRO interface 202 to a memory address necessary for the SD interface, converts a memory address from the SD card interface to a memory address necessary for the MS PRO interface 202, and makes data access to the SD card interface 204 or the MS PRO interface 202 using the address decoder 406.例文帳に追加

マイクロコントローラ４０８は、ＭＳ ＰＲＯインターフェイス２０２からのメモリアドレスを、ＳＤインターフェイスに必要なメモリアドレスに変換し、ＳＤカードインターフェイスからのメモリアドレスをＭＳ ＰＲＯインターフェイス２０２に必要なメモリアドレスへ変換するとともに、アドレスデコーダ４０６により、ＳＤカードインターフェイス２０４又はＭＳ ＰＲＯインターフェイス２０２に対してデータのアクセスを行う。 - 特許庁

To allow user to actively access a predetermined operating parameters and to re-initialize a measurement device in the electronic measurement device having a measurement sensor, a work memory with respect to the operating parameter, a plurality of other memory areas to the operation parameter, and a first memory area as another memory area for storing an active operation parameter.例文帳に追加

測定センサ、作動パラメータに対する作業メモリ、作動パラメータに対する複数の別のメモリ領域を備え、別のメモリ領域としてアクティブ作動パラメータを記憶する第１のメモリ領域が設けられている電子測定装置において、ユーザが所定の作動パラメータに積極的にアクセスすることができ、測定装置の再初期化を実施できるようにする。 - 特許庁

To provide a mapping algorithm for efficient access to a flash memory, wherein block state information that is changed, through logical operations required by a processor is written in the flash memory, according to a predetermined state transition algorithm and the changed information is referred to upon read/write operations in a flash memory, a mapping control apparatus and a method for the flash memory.例文帳に追加

フラッシュメモリ、そのためのマッピング制御装置及び方法に関し、プロセッサから要求される論理演算により変更されるブロックの状態情報を、所定の状態遷移アルゴリズムにより、フラッシュメモリに書き込み、書き込み／読み出し演算の際に参照させる効率的なフラッシュメモリアクセスのためのマッピングアルゴリズムを提供すること。 - 特許庁

The overhead of access to a shared memory SM is eliminated by writing transfer data between processing units (PU) in a local memory LM, and a block transfer instruction or a DMA of a processor 1a performs collective transfer from a transfer source local memory LM to the shared memory SM after completing to write transfer data to thereby achieve a large amount of data transfer at a high speed.例文帳に追加

プロセッシングユニット（PU)間の転送データをローカルメモリLMに書き込むことで、共有メモリSMに対するアクセスのオーバヘッドをなくし、転送データの書き込みが完了してから、プロセッサ１ａのブロック転送命令あるいはDMAで、転送元ローカルメモリLMから共有メモリSMへまとめて転送を行うことで、大量データの高速転送を実現する。 - 特許庁

A method for containing software faults comprises allocating memory for a software module instance, allocating memory for at least one object assigned to the software module instance, identifying at least one object assigned to the software module instance in memory, and restricting access to the memory to the software module instance.例文帳に追加

本発明にかかるソフトウエアフォールトを閉じこめる方法は、メモリをソフトウェアモジュールインスタンスに割り振ること、ソフトウェアモジュールインスタンスに割り当てられた少なくとも１つのオブジェクトにメモリを割り振ること、メモリ中のソフトウェアモジュールインスタンスに割り当てられた少なくとも１つのオブジェクトを識別すること、およびソフトウェアモジュールインスタンスに対するメモリへのアクセスを制限することを含む。 - 特許庁

In this trace circuit 1 to output trace data of a CPU, a FIFO memory 20 as a memory for output adjustment to adjust timing of output of the trace data and a developing device 11 to convert access data of the CPU into bit width for one word of the FIFO memory and to generate the bit pattern data for test to be used for the test of the FIFO memory are provided.例文帳に追加

ＣＰＵのトレースデータを出力するトレース回路１において、トレースデータの出力のタイミングを調整する出力調整用メモリであるＦＩＦＯメモリ２０と、ＣＰＵのアクセスデータをＦＩＦＯメモリの１ワード分のビット幅に変換し、ＦＩＦＯメモリの試験に用いる試験用ビットパターンデータを生成する展開器１１とを有する。 - 特許庁

To accerelate the read-out speed from a memory cell of a sense amplifier remote end side and to shorten an access time of a semiconductor memory by quickening a switching point of time of pre-charge and word at a remote side of a sense amplifier more than that at a close end side.例文帳に追加

プリチャージとワードの切り替え時点を、センスアンプの近端側より遠端側を早くすることにより、センスアンプ遠端側のメモリセルからの読み出し速度を速め、半導体記憶装置のアクセスタイムの高速化を図る。 - 特許庁

Thereby, when the source line of the selected memory cell is set to the ground level, the level of the bit line (drain of the memory cell MC2) BL2 adjacent to the source line is prevented from being lowered by coupling, and high speed access time can also be realized.例文帳に追加

こうすることにより、選択されたメモリセルのソース線がグランドレベルになる時、カップリングによりソース線に隣接するビット線（メモリセルＭＣ２のドレイン）ＢＬ２のレベルが下がってしまうのを防止でき、アクセスタイムの高速化が図れる。 - 特許庁

To solve the problems that a memory card having low power consumption and high speed access capability is necessary, however, it is necessary to have backward compatibility with existing protocols such as the MMC, SD and USB specifications in the evolution of memory cards.例文帳に追加

メモリカードの発展において、低電力消費、かつ高速アクセス能力を有するメモリカードの必要性があるけれども、ＭＭＣ、ＳＤ、およびＵＳＢ規格等の既存のプロトコルと後方互換性を有する必要性もある。 - 特許庁

In the information processing apparatus, a DMA control part 109 stores the data of a current DMA transferred region into a management table 21 stored in a storage part 107 during the DMA transfer of data from a ROM (Read Only Memory) 103 to a RAM (Random Access Memory) 104 by a DMA transfer part 108 of a bridge 105.例文帳に追加

ブリッジ１０５のDMA転送部１０８によるROM１０３からRAM１０４へのデータのDMA転送中にDMA制御部１０９は記憶部１０７に格納された管理テーブル２１に現在DMA転送済みの領域のデータを保存する。 - 特許庁

To provide an information processor in which interface between control parts is simple, and one control part can individually access a shared memory and moreover, manage data in the shared memory as a file, while the other control part stops operation.例文帳に追加

制御部間でのインターフェイスが簡単で、一方の制御部が作動停止中に他方の制御部が単独で共有メモリにアクセスでき、しかも共有メモリ内のデータをファイルとして管理できる情報処理装置を提供する。 - 特許庁

The control part 4 controls an access to the mounted flash memory 2 on the basis of the information 5 about the mounted flash memory 2 in the information 5 and 6 about the flash memories stored in the storing part 3.例文帳に追加

制御部４は、記憶部３に格納されている、フラッシュメモリに関する情報５，６のうちの、搭載されているフラッシュメモリ２に関する情報５に基づいて、搭載されているフラッシュメモリ２に対するアクセスの制御を行う。 - 特許庁

A memory controller for performing access to a flash memory dividable into p pieces of zones is provided with an address conversion table having r(r < p) pieces of tables capable of storing address conversion information related with one zone.例文帳に追加

本発明によるメモリコントローラは、ｐ個のゾーンに分割可能なフラッシュメモリにアクセスするためのメモリコントローラであって、一つのゾーンに関するアドレス変換情報を格納可能なテーブルをｒ個（ｒ＜ｐ）有するアドレス変換テーブルを備える。 - 特許庁

Then, the CPU 10 reads the page ID at the leading of the saving queue created by the RAM 30, and specifies a memory address by referring to the access management table 71, and saves the page corresponding to the page ID to a flash memory 40.例文帳に追加

次に、ＣＰＵ１０は、ＲＡＭ３０に作成された退避キューの先頭にあるページＩＤを読み出し、アクセス管理テーブル７１を参照してメモリアドレスを特定して、そのページＩＤに対応するページをフラッシュメモリ４０に退避させる。 - 特許庁

An entry domain judgement means e2 judges that to which entry domain of the cache memory 3 the cache access is accessing by using a part of index that is a part of address to select arbitrary cache line in the cache memory 3.例文帳に追加

エントリ領域判定手段ｅ２は、キャッシュメモリ３における任意のキャッシュラインを選択するためのアドレスの一部分であるインデックスの一部を用いて、キャッシュアクセスがキャッシュメモリ３のどのエントリ領域へのアクセスかを判定する。 - 特許庁

The instructions within the loop are transmitted from the loop buffer to be executed in a subsequent iteration of the loop and a disable signal is transmitted to the program memory for inhibiting access to the program memory while the instructions within the loop are transmitted from the buffer.例文帳に追加

ループ内の命令はループの次の繰り返しで実行するためにループバッファから送られ、及びループ内の命令はループバッファから送られる間はプログラムメモリのアクセスを禁止させるために、プログラムメモリにディセーブル信号が送られる。 - 特許庁

To improve the throughput of a system by increasing a CPU operable time when data is transferred between a high-speed memory and a low-speed device and even when data is transferred between low-speed devices in a data processing using a CPU and a DMA (direct memory access).例文帳に追加

ＣＰＵとＤＭＡを用いたデータ処理装置において、高速メモリと低速デバイス間のデータ転送時や低速バスデバイス同士のデータ転送時にもＣＰＵの動作可能な時間を増やしシステムの処理能力を向上させる。 - 特許庁

When the cache memory is abnormal, write access to each of the volumes 6A and 6B is processed in the preliminarily selected system between a write-through method shown in figure (b) and a non-redundant memory type write-after method as shown in figure (c).例文帳に追加

キャッシュメモリに異常が生じた場合は、図１（ｂ）に示すライトスルー方式または図１（ｃ）に示す非冗長記憶型ライトアフター方式のうち、事前に選択されている方式で、各ボリューム６Ａ，６Ｂへのライトアクセスを処理する。 - 特許庁

Thus, it is possible to read the data from the SDRAM 11 in timing not specified by display timing of a line processed by the vertical filter circuit 13 so as to smooth the memory access of the SDRAM 11 thereby utilizing the memory bandwidth.例文帳に追加

こうして、垂直フィルタ回路１３が処理するラインの表示タイミングに規定されないタイミングでＳＤＲＡＭ１１からの読み出しが可能であり、ＳＤＲＡＭ１１のメモリアクセスを平滑化してメモリバンド幅を活用することができる。 - 特許庁

To provide an image output device which can make drawing processing, using a mask pattern in an arbitrary rectangular shape, to a page memory fast by enabling fast word-by-word access to a memory when the drawing processing is carried out.例文帳に追加

任意の矩形状のマスクパターンを用いた描画処理を行う際に、ワード単位で高速にメモリにアクセスすることを可能とすることにより、ページメモリへの描画処理の高速化ができるような画像出力装置を提供する。 - 特許庁

This semiconductor memory device is configured to access all the memory cells by utilizing only a part among address pins in a wafer level test mode, and a part of the address pins is used to receive the address signals from a tester.例文帳に追加

本発明による半導体メモリ装置は、ウェーハレベルテストモードでアドレスピンのうち一部のみを利用してすべてのメモリセルをアクセスするように構成され、一部アドレスピンはテスト装置からのアドレス信号が入力されるのに使用される。 - 特許庁

The turbo decoding device 100 includes: a memory unit 101 that stores data in an interleaving process performed in a process of decoding a coded signal encoded with a turbo code; and an access unit 102 that accesses the memory unit to read and write the data.例文帳に追加

ターボ復号装置は、ターボ符号により符号化された符号化信号を復号する過程で行われるインターリーブ処理に際してデータを記憶するメモリ部と、メモリ部にアクセスしてデータを読み書きするアクセス部とを有する。 - 特許庁

To provide an image processing apparatus capable of reducing the capacity of a memory storing image data and performing random access to a desired part of the image data stored in the memory further, its method, a program and a recording medium.例文帳に追加

画像データを格納するメモリの容量を削減し、さらに、メモリに記憶された画像データの所望の部分に対してランダムアクセスを行うことが可能な画像処理装置及びその方法、並びにプログラム及び記録媒体を提供する。 - 特許庁

When the memory control unit 12 decides that the effective data are not stored in the memory 11, a priority identification part 13 decides the priority of transaction processing on the basis of the access information and notifies an information storage part 14 of the decision result.例文帳に追加

メモリ制御部１２がメモリ１１に有効データが記憶されていないと判定すれば、優先度識別部１３は、アクセス情報に基づいてトランザクション処理の優先度を判別し、判別結果を情報格納部１４に通知する。 - 特許庁

To provide an operating system expressing hierarchical tree structure for maintaining affinity of the most efficient level and maintaining balanced processor and memory load and using software abstract concept of non-uniform memory access (NUMA) system.例文帳に追加

最も効率的なレベルの親和性を維持し、プロセッサおよびメモリ負荷の均衡化を維持する階層ツリー構造を表わす、非一様メモリアクセス（ＮＵＭＡ）システムのソフトウエア抽象概念を利用する、オペレーティング・システムを提供すること。 - 特許庁

Thus, the latest file and sub-directory existing in the predetermined directory of the memory card 18 are reflected on the index file so that it is possible to surely perform access from the PC 20 to the file stored in the memory card 18.例文帳に追加

これにより、インデックスファイルには、メモリカード１８の所定のディレクトリに存在する最新のファイル及びサブディレクトリが反映されるので、ＰＣ２０からメモリカード１８に格納されているファイルへ確実にアクセスさせることができる。 - 特許庁

To set an optimum weight number in each clock frequency matched to a necessary memory access time between a CPU and a memory in order to reduce the power consumption by changing the clock frequency of a microcomputer for a lower power consumption.例文帳に追加

低消費電力のため、マイコンのクロック周波数を変化させて消費電力を低減させるに、ＣＰＵとメモリとの間に必要なメモリアクセス時間に対応した各クロック周波数での最適なウエイト数を設定する。 - 特許庁