「memory- access」に関連した英語例文の一覧と使い方(84ページ目) - Weblio英語例文検索

An access point 1 stores account data for an authentication server 24 in a removable nonvolatile memory device 26, properly reads the account data in the removable nonvolatile memory device 26 in the authentication server 24 and uses it.例文帳に追加

アクセスポイント１は、認証サーバ２４用のアカウントデータを、着脱式不揮発性メモリ装置２６に保存しておき、適宜、ＩＣカードスロット２を介して着脱式不揮発性メモリ装置２６のアカウントデータを認証サーバ２４へ読み込んで利用する。 - 特許庁

Refreshing is performed in a period in which a memory in a bus cycle of a device is not used, and a transfer function of a device bus to which a device is connected is improved by making the circuit so that memory access from the device and refresh-requirement do not conflict.例文帳に追加

デバイスのバスサイクル中のメモリを使用していない期間にリフレッシュを実施し、デバイスからのメモリアクセスとリフレッシュ要求との競合が発生しないようにし、デバイスの接続されたデバイスバスの転送性能を向上させる。 - 特許庁

A memory cell gate electrode interconnection is disposed in a bit line intersection region (TWSA), and gates for an access transistor of a memory cell are interconnected to each other, to form an intersection structure of a bit line, by using metal interconnections (MTFB, MTSB) of the upper layer.例文帳に追加

ビット線交差領域（ＴＷＳＡ）にメモリセルゲート電極配線を配置して、メモリセルのアクセストランジスタのゲートを相互接続し、ビット線の交差構造を、その上層のメタル配線（ＭＴＦＢ，ＭＴＳＢ）を用いて形成する。 - 特許庁

To improve convenience of a device by realizing a flash memory and the like capable of being selectively operated in a binary mode or a quaternary mode, performing high speed access and reducing chip size is reduced thereby increasing the operation speed of a flash file system and the like including the memory.例文帳に追加

選択的に２値又は４値モードで動作することができ、高速アクセスが可能で、チップサイズの縮小を図ったフラッシュメモリ等を実現して、これを含むフラッシュファイルシステム等の高速化を図り、その利便性を高める。 - 特許庁

In addition, authenticity is determined by comparing the characteristic information of the optical change element image placed on a card front surface and the characteristic information stored in the memory in the inside of the IC card, and access to other stored information in the inside of the memory is permitted.例文帳に追加

また、カード表面に設置された光学変化素子像の特性情報と、予めＩＣカード内部のメモリに記憶された特性情報を比較して真偽を判定し、前記メモリ内部の他の記憶情報へのアクセスを許可する。 - 特許庁

Individual information which should be kept highly secret is stored in this nonvolatile memory 13 and the two-way authentication at the time of access to this nonvolatile memory 13 is carried out by using the ciphering circuit 11 to complete the protection of the individual information.例文帳に追加

この不揮発メモリ１３に機密性が強く求められる個人情報を記憶させ、この不揮発メモリ１３をアクセスする際の双方向認証を、暗号回路１１を用いて行えば、個人情報の保護は万全となる。 - 特許庁

To improve the writing/reading performance of a memory and the processing capacity of an MPU and to shorten the occupied time of buses with respect to a bus access control circuit connected to the terminals of an MPU bus, a memory bus, an I/O bus, and so on.例文帳に追加

ＭＰＵバス、メモリバス、Ｉ／Ｏバス等の終端に設けたバスアクセス制御回路において、メモリの書込み・読出し性能の向上、ＭＰＵの処理能力の向上、バスの占有時間の短縮を図ることを目的とする。 - 特許庁

To provide a controller with which processing of CPU (Central Processing Unit) required for accessing a nonvolatile semiconductor memory is reduced and the time since inputting a command till end of access to the nonvolatile semiconductor memory can be reduced.例文帳に追加

不揮発性半導体メモリへアクセスするために必要なＣＰＵの処理を軽減し、コマンドが入力されてから不揮発性半導体メモリへのアクセスが終了するまでの時間を短縮することができるコントローラを提供する。 - 特許庁

The bank control circuit 7 selects at least one cache memory 6 from the plurality of cache memories 6 based on a signal CSIZE showing a cache capacity, and permits access from a bus control circuit 3 to the selected cache memory 6.例文帳に追加

バンク制御回路７は、キャッシュ容量を示す信号ＣＳＩＺＥに基づいて、複数のキャッシュメモリ６から少なくとも一つのキャッシュメモリ６を選択し、選択したキャッシュメモリ６へのバス制御回路３からのアクセスを許可する。 - 特許庁

To provide a semiconductor integrated circuit device which can cope with access request from plural memory master and can suppress an operation current consumed in a cache memory to a less value without reducing a cache bit rate.例文帳に追加

キャッシュヒット率を低下させることなく、複数のメモリマスタからのアクセス要求に対応することができ、しかも、キャッシュメモリで消費される動作電流を小さく抑えることのできる半導体集積回路装置を提供すること。 - 特許庁

The center microprocessor programs the corresponding positions of a linkage list direct memory access controller LLDMAC and system memory buffers in a microprocessor system, which are allocated to the respective data pumps for a processing (service), by using information from the respective state registers.例文帳に追加

各状態レジスタからの情報を用いて、中央マイクロプロセッサは、連結リスト直接メモリアクセスコントローラLLDMACおよび処理（サービス）のために各データポンプに割当てられたマイクロプロセッサシステム内のシステムメモリバッファの対応する位置を、プログラムする。 - 特許庁

To provide a semiconductor memory device, simultaneously gaining access to a data storage area and to an information storage area corresponding thereto at the same time to maintain cache coherency, and restraining an overhead of a memory in a system.例文帳に追加

キャッシュコヒーレンシを維持するため、データ記憶領域と、これに対応する情報記憶領域とに対するアクセスを同時に行うことができ、かつシステムにおけるメモリのオーバーヘッドを抑制することができる半導体記憶装置を提供する。 - 特許庁

The plurality of memory arrays corresponding to the predetermined through electrodes for data are activated in response to an access request, and also the plurality of activated memory arrays and the predetermined through electrodes for data are sequentially connected.例文帳に追加

そして、アクセスが要求されたことに応答して、所定のデータ用貫通電極に対応する複数のメモリアレイを活性化させるとともに、活性化した複数のメモリアレイと前記所定のデータ用貫通電極とを順次接続する。 - 特許庁

According to this, when it is determined that there is the possibility that the USB memory U connected to the USBI/F part 19 has been used by the user different from the user who logs in, it is possible to inhibit access to the USB memory U.例文帳に追加

これによると、ＵＳＢＩ／Ｆ部１９に接続されているＵＳＢメモリＵが、ログインユーザと異なるユーザが使用していたものである可能性があると判定された場合に、ＵＳＢメモリＵへのアクセスを禁止することができる。 - 特許庁

The memory device includes: a memory cell MC configured by connecting a variable cell resistor Rcell and an access transistor AT in series between a plate line PL and a bit line BL; a drive control unit (a reference voltage generation control circuit 14 is a principal part); and the sense amplifier 7.例文帳に追加

可変セル抵抗ＲcellとアクセストランジスタＡＴをプレート線ＰＬとビット線ＢＬとの間に直列接続させているメモリセルＭＣと、駆動制御部（参照電圧発生制御回路１４が要部）と、センスアンプ７とを有する。 - 特許庁

Consequently, the number of times of memory access to a restricted region based on the coordinate value data stored in the information memory 4 is enough, thereby shortening a processing time for calculating the accurate coordinate of the fixed star greatly.例文帳に追加

したがって、情報メモリ４に格納された座標値データに基づいて、限定された領域のみのメモリアクセス回数で済むこととなり、恒星の正確な座標を算出するための処理時間を大幅に短縮することが可能となる。 - 特許庁

A data transfer device for performing data transfer between a plurality of data transmission/reception devices and at least one memory having a first memory area stores the address information corresponding to the first memory area after one of the data transmission/reception devices acquires an exclusive access right to the first memory area of the memory.例文帳に追加

本実施形態によると、複数のデータ送受信装置と、第１のメモリ領域を有する少なくとも１つのメモリと、の間でデータ転送を行うデータ転送装置であって、前記複数のデータ送受信装置のうちの１つが前記メモリの第１のメモリ領域の排他的アクセス権を獲得すると、前記第１のメモリ領域に対応するアドレス情報を記憶することを特徴とするデータ転送装置が提供される。 - 特許庁

The memory control circuit operates a plurality of memory mats in byte access control, and merges data read from a page selected in one memory map with write byte data in data rewriting, and writes the merged data in a corresponding page selected in the other memory mat, and reads data from the page rewritten the most recently which is a valid page among selected pages in each of the plurality of memory mats in data reading.例文帳に追加

メモリ制御回路はバイトアクセス制御において複数のメモリマットを動作させ、データ書き換えでは一のメモリマットの中で選択されたページから読出したデータを書込みバイトデータでマージし、マージしたデータを他のメモリマットの中で選択された対応ページに書き込み、読出しでは複数のメモリマットの各々で選択されたページのうち有効なページであって最も最近書換えられたページから読出しを行う。 - 特許庁

In this semiconductor device incorporating a logic chip having the prescribed functions and a memory chip storing data in a common package, the logic chip and the memory chip are connected through terminals for memory access such as a control signal terminal, an address terminal, a data terminal, the logic chip has a logic circuit having the prescribed function and a memory chip test circuit performing an operation test of the memory chip.例文帳に追加

本発明は，所定の機能を有するロジックチップとデータを記憶するメモリチップとを共通のパッケージ内に搭載する半導体装置において，ロジックチップとメモリチップとは，制御信号端子，アドレス端子，データ端子などのメモリアクセス用の端子を介して接続され，ロジックチップは，前記所定の機能を有する論理回路と，前記メモリチップの動作試験を行うメモリチップ試験回路とを有することを特徴とする。 - 特許庁

An emulation probe board for supporting development of a target system comprises a probe for connecting the emulation probe board to a first mounting means of the target system, a memory mounting means for mounting an emulation memory to emulate a memory used in the target system, and a microcomputer mounting means for mounting a microcomputer to access the emulation memory mounted on the memory mounting means.例文帳に追加

ターゲットシステムの開発支援のためのエミュレーションプローブボードであって、エミュレーションプローブボードを前記ターゲットシステムの第１の搭載手段に接続するためのプローブと、前記ターゲットシステムで使用されるメモリをエミュレーションするためのエミュレーションメモリを搭載するためのメモリ搭載手段と、前記メモリ搭載手段に搭載されるエミュレーションメモリにアクセスするマイクロコンピュータを搭載するためのマイクロコンピュータ搭載手段とを含む。 - 特許庁

A semiconductor memory device includes a plurality of input/output ports different from one another, a memory array divided into a plurality of memory regions different from one another, and a selection control section that variably controls access paths between the memory regions and the input/output ports such that each of the memory regions is accessed through at least one of the input/output ports.例文帳に追加

半導体メモリ装置において、互いに異なった複数個の入出力ポートと、互いに異なった複数個のメモリ領域に分割されたメモリアレイと、前記メモリ領域のそれぞれが前記入出力ポートのうち少なくとも１つ以上の入出力ポートを通じてそれぞれアクセスされるように前記メモリ領域と前記入出力ポートの間のアクセス経路を可変的に制御する選択制御部と、を備える。 - 特許庁

When the access is determined to be failed, a tag tape 3A is returned to reverse with a conveyance driving force to the second direction generated in the driving means, and another access is made to the memory area in the IC circuit section 150.例文帳に追加

もしアクセス失敗と判定された場合には、制御回路の制御に基づき、駆動手段で発生する第２の方向への搬送駆動力によってタグテープ３Ａが逆方向へ戻され、ＩＣ回路部１５０へ再びアクセスが行われる。 - 特許庁

An input address generation part 16 calculates the leading address and burst length of the rotation processing units, and performs access to the leading address for one line of the rotation processing units of the image data in a memory 18, and reads the image data by performing burst access in the following main scanning directions.例文帳に追加

入力アドレス生成部１６は回転処理単位の先頭アドレスとバースト長とを演算し、メモリ１８中の画像データの回転処理単位の１ライン分の先頭アドレスにアクセスし、それより後の主走査方向をバーストアクセスして読み込む。 - 特許庁

Other than during the DMA transfer, the instruction of stopping the DMA transfer is notified to the arbiter part 103 so as not to give an access right to the plurality of DMAC parts, and then an access from the CPU 101 to the memory part 108 is started.例文帳に追加

ＤＭＡ転送が実行中でないときは、アービター部１０３に対してＤＭＡ転送の停止命令を通知して複数のＤＭＡＣ部にアクセス権を付与しないようにした後に、ＣＰＵ１０１からメモリ部１０８へのアクセスを開始させる。 - 特許庁

A Bs value calculating section 63 forcibly sets a Bs value in the target edge of the current block at "0" without reading a motion vector in response to the inactive memory access enable signal and the inactive copy enable signal from the access determination section 57.例文帳に追加

Ｂｓ値演算回路６３は、アクセス判定部５７からの非アクティブのメモリアクセスイネーブル信号及び非アクティブのコピーイネーブル信号に応じて、動きベクトルを読み出すことなくカレントブロックの対象エッジにおけるＢｓ値を強制的に「０」に設定する。 - 特許庁

Thereby data objects having the same access condition are arranged in the same memory area independent of application programs 310, 320, 330 or a smart card user 400 and these data objects can be accessed independently of the corresponding access condition.例文帳に追加

従って、アプリケーション・プログラム３１０、３２０、３３０又はスマート・カード・ユーザ４００に関係なく、同じアクセス条件を持ったデータ・オブジェクトが１つの同じメモリ・エリアに配置され、対応するアクセス条件に関係なくデータ・オブジェクトをアクセスすることができる。 - 特許庁

When the second processor executes an instruction associated with the bus access, the memory management mechanism of the second processor stops the access, requests exception handling, and waits until receiving an arbitration end notification by a second signal from the first processor.例文帳に追加

第２のプロセッサがバスアクセスを伴う命令を実行したときは、当該第２のプロセッサのメモリ管理機構が当該アクセスを中止し、例外処理を要求して、第１のプロセッサから第２の信号によって調停終了通知を受信するまで待機する。 - 特許庁

The microcomputer 10 is configured not to execute an instruction stored in an ROM 12 but to execute the code for the debug stored in a memory 24 when a microprocessor 14 performs access to the ROM 12 by performing access to an address stored in a first register 16.例文帳に追加

本発明のマイクロコンピュータ１０は、マイクロプロセッサー１４が、ROM１２にアクセスした際、第１レジスタ１６に記憶されたアドレスにアクセスをすると、ROM１２に記憶された命令を実行せずに、メモリ２４に記憶されたデバッグ用コードを実行するように構成する。 - 特許庁

A bus bridge circuit 15 is provided with a function for relaying data transfer between an internal bus 6 and peripheral buses 11 to 14, and access from bus masters 2, 3 and 5 to a shared memory 10 connected to a peripheral bus is controlled by a bus access limiting part 21.例文帳に追加

バスブリッジ回路１５は、内部バス６と周辺バス１１〜１４とのデータ転送を中継する機能を備え、バスアクセス制限部２１によってバスマスタ２，３，５が周辺バスに接続されている共有メモリ１０に対して行うアクセスを制御する。 - 特許庁

When the emergent access request is a write request, data to be accessed for the emergent access request are written in a corresponding position of a data memory if the data to be accessed belong to an address space of a cache block corresponding to the interrupted data transfer.例文帳に追加

緊急アクセス要求が書き込み要求の場合、該緊急アクセス要求のアクセス対象データが、中断されたデータ転送に対応するキャッシュブロックのアドレス空間に属するならば、データメモリ１８上の対応する場所にこのデータを書き込む。 - 特許庁

A bus mediation part 9 mediates a bus request and an access request from respective controllers 7, 8 and 10 and converts a logical address for access to the frame memory 4 provided from the respective controllers to a real address for improving the cache hit rate.例文帳に追加

バス調停部９は、各コントローラ７、８、１０からバス要求、アクセス要求を調停するとともに、各コントローラから提供されるフレーメモリ４へのアクセスのための論理アドレスをキャッシュヒット率が向上するような実アドレスに変換する。 - 特許庁

The CPU shows the register at access destination to a bus arbitration device by the virtual address, and the bus arbitration device arbitrates the use request of the bus according to the priority of the CPU shown by the virtual address and the priority unique to the other circuit which performs access to a memory.例文帳に追加

ＣＰＵは、アクセス先のレジスタを仮想アドレスによってバス調停装置に示し、バス調停装置は、仮想アドレスに示されているＣＰＵの優先度と、メモリにアクセスする他の回路固有の優先度に従って、バスの使用要求を調停する。 - 特許庁

When a plurality of tasks by the plurality of programs are executed one after another, the CPU 10 uses the access window corresponding to the program of the next task to be executed, to obtain the program from the cache memory corresponding to the program of the access window.例文帳に追加

ＣＰＵ１０は、複数のプログラムによる複数のタスクを切り替えながら実行するに際して、これから実行するタスクのプログラムに対応するアクセスウインドウにより、このアクセスウインドウのプログラムに対応するキャッシュメモリから当該プログラムを取得する。 - 特許庁

In a memory cell MC, the channel width Wac of an access transistor is made larger than that Wdr of a driver transistor in the relationship of the channel widths Wdr and Wac of the access transistor NQ3 and the driver transistor NQ1.例文帳に追加

本発明のメモリセルＭＣにおいては、アクセストランジスタＮＱ３とドライバトランジスタＮＱ１とのチャネル幅ＷｄｒおよびＷａｃの関係をアクセストランジスタのチャネル幅Ｗａｃをドライバトランジスタのチャネル幅Ｗｄｒよりも大きくする。 - 特許庁

When it is judged in the second step that access is enabled, the second step is stopped, the first step is carried out concerning the memory, with which it is judged that access is enabled, and after the end of the first step, control is performed to return to the second step.例文帳に追加

前記第２工程においてアクセス可と判断した場合に、前記第２工程を中断して該アクセス可と判断したメモリについて第１工程を実施し、第１工程の終了後に前記第２工程に戻るように制御する。 - 特許庁

To perform continuously read-transfer operation to a SAM from a RAM and write-transfer operation to a RAM from a SAM without setting a pre-charge period, in a multi-port memory having a random access system(RAM) and a serial access system(SAM).例文帳に追加

ランダムアクセス系（ＲＡＭ）とシリアルアクセス系（ＳＡＭ）を有するマルチポートメモリにおいて、ＲＡＭからＳＡＭへのリード転送動作およびＳＡＭからＲＡＭへのライト転送動作を、プリチャージ期間を設定することなく連続して実行する。 - 特許庁

Based on the information shown in the mail text about where to access the animation data with sound and the information about where to access only the voice data or the animation data, the cell phone B1-2 accesses the memory in the mail server 4 through packet communication and reproduces the data.例文帳に追加

携帯電話機Ｂ１−２はメール本文に記載された音声付き動画データへのアクセス先情報、音声データまたは動画データのみへのアクセス先情報を基にメールサーバ４内のメモリに対してパケット通信でアクセスし、それらの再生を行う。 - 特許庁

When a fault made by the same illegal access destination is generated again after that, interruption from the CPU 1 is generated and the second fault analyzing system 7 specifies illegal memory access source information to retain the information in the medium 8.例文帳に追加

その後、再度、同じ不正メモリアクセス先による障害が発生した際には、ＣＰＵ１からの割込みが発生し、障害２次分析システム７により不正メモリアクセス元情報の特定を行い記録媒体８に該情報の保存を行う。 - 特許庁

A cache memory control system is provided with a controlling part that detects a plurality of cache memories to which different segment sizes are allocated and an access unit in I/O processing from the host device and selects an optimum segment size for the access unit.例文帳に追加

キャッシュメモリ制御システムは、異なるセグメントサイズが割り当てられた複数個のキャッシュメモリ及び、上位装置からのＩ／Ｏ処理におけるアクセス単位を検出し、当該アクセス単位に最適なセグメントサイズを選択する制御部を備えている。 - 特許庁

To provide a data transfer unit which prevents PCI bus access from standing by for a long time by limiting burst length of access to a memory unit by an external device, according to the residual quantity of data temporarily stored from the PCI (peripheral components interconnect) bus.例文帳に追加

ＰＣＩバスから一時的に保管しているデータの残量に応じて、外部機器によるメモリ装置のアクセスのバースト長を制限することにより、ＰＣＩバスアクセスが長時間待機させられることを回避するデータ転送装置を提供する。 - 特許庁

The logic area and the memory cell area are commonly polished so that the gate electrodes of the logic transistor and the access transistor are exposed in the manufacturing method, which includes a process for polishing the laminated insulation film on the source and the drain of the access transistor.例文帳に追加

製造方法においては、ロジックトランジスタとアクセストランジスタのゲート電極が露出するようにロジック領域とメモリセル領域を共通に研磨し、併せてアクセストランジスタのソース、ドレイン上の積層絶縁膜をも研磨する工程を含む。 - 特許庁

Concerning the respective blocks of a buffer memory 13, an access monitoring means 123 monitors data writing history by a data writing means 121 and a data reading history by a data reading means 122 and updates access information (round bit) based on this monitoring result.例文帳に追加

アクセス監視手段１２３は、バッファメモリ１３の各ブロックについて、データ書込手段１２１によるデータ書き込み履歴およびデータ読出手段１２２によるデータ読み出し履歴を監視して、この監視結果に基づいてアクセス情報（Roundビット）を更新する。 - 特許庁

An address decoder part 102 notifies an instruction of stopping DMA transfer so as not to give an access right to the plurality of DMAC parts during DMA transfer when detecting the start of an access from the CPU 101 to a memory part 108.例文帳に追加

アドレスデコーダ部１０２は、ＣＰＵ１０１からメモリ部１０８へのアクセスの開始を検出した場合、ＤＭＡ転送が実行中であるときは、ＤＭＡ転送の停止命令を通知して複数のＤＭＡＣ部にアクセス権を付与しないようにする。 - 特許庁

This storage device is provided with a nonvolatile memory 1, the security lock mechanism 2 determining permission/prohibition of access to the nonvolatile memory 1 according to a previously decided type of authentication procedure, a means writing deletion data for deleting data inside the nonvolatile memory 1, and an I/F 3 accessible to the nonvolatile memory 1 when access is allowed by the security lock mechanism 2.例文帳に追加

不揮発性メモリ１と、あらかじめ決められた種類の認証手順により不揮発性メモリ１へのアクセスの可否を判断するセキュリティーロック機構２と、セキュリティロック機構２の解除に一定数回連続して失敗した場合は不揮発性メモリ内のデータを消去するための消去用データを不揮発性メモリ１に書き込む手段と、セキュリティロック機構２によりアクセス可になった場合に不揮発性メモリ１にアクセス可能なＩ／Ｆ３とを具備することを特徴とする記憶装置。 - 特許庁

A recording device including memory comprising a plurality of access units includes a recording means for recording data on the memory for each access unit, and a write error detection means for detecting a write error while the data are written on the memory by the recording means where the recording means terminates the writing of a file when a write error is detected by the write error detection means.例文帳に追加

複数のアクセスユニットで構成されるメモリを有する記録装置であって、前記メモリにデータをアクセスユニット単位で記録する記録手段と、前記記録手段で前記データを前記メモリに書き込んでいるときに、書き込みエラーを検出する書き込みエラー検出手段とを備え、前記記録手段は、前記書き込みエラー検出手段で書き込みエラーが検出されたときに、ファイルの書き込みを終了する。 - 特許庁