「memory- access」に関連した英語例文の一覧と使い方(82ページ目) - Weblio英語例文検索

When the ejection of an existing block is necessitated in the case of adding a new block to a cache memory 40, a block having the lowest access frequency out of data stored in a physical storage device having the lowest access frequency is selected as the block to be ejected.例文帳に追加

新たなブロックをキャッシュメモリに追加する際に、既存のブロックを追い出す必要が生じた場合に、最もアクセス頻度の低い物理的な記憶デバイスに保存されるデータの中の、最もアクセス頻度の低いブロックを対象とする。 - 特許庁

To prevent such an erroneous access that a DMA (Direct Memory Access) is performed among storage areas assigned to different processing means in a microcomputer configured that a single DMA controller is used in common between the plurality of processing means.例文帳に追加

１つのＤＭＡコントローラが複数の処理手段に共用されるようになっているマイクロコンピュータにおいて、異なる処理手段に割り当てられた記憶領域同士の間でＤＭＡ転送が行われてしまう誤アクセスを防止する。 - 特許庁

A repeater device 2 connects a communication path with access point devices of a plurality of radio networks through a first radio communication part 210, and manages identification information of the access point devices in a memory of a terminal information management part 238.例文帳に追加

リピータ装置２は、第１の無線通信部２１０を通じて複数の無線ネットワークのアクセスポイント装置と通信路を接続し、それらのアクセスポイント装置の識別情報を端末情報管理部２３８のメモリで管理する。 - 特許庁

To provide an image processing apparatus in which a rotation processing speed is accelerated by increasing the size of burst access in memory access when reading and writing image data before and after rotation processing without enlarging a circuit scale for rotation processing.例文帳に追加

回転処理用の回路規模を増大させることなく、回転処理の前と後の画像データの読出しと書込みの際のメモリアクセスで、バーストアクセスのサイズを大きくして回転処理速度を向上させた画像処理装置を提供する。 - 特許庁

The trace controller, when a data processor for emulation (2) detects data access started by executing an instruction during trace control, implements control to store data by the data access in trace memory (5) with the instruction address.例文帳に追加

トレース制御部は、トレース制御中、エミュレーション用データプロセッサ（２）が命令を実行することによって起動されたデータアクセスを検出したとき、命令のアドレスと共に前記データアクセスによるデータをトレースメモリ（５）に格納するように制御する。 - 特許庁

Consequently, when accessing the protected area by the application thread, an interrupt generated by the specific area access break function brings the execution authority back to the operating system to process a thread subjected to unauthorized memory access.例文帳に追加

これによって、アプリケーションスレッドによる保護エリアへのアクセスの際には、特定エリアアクセスブレーク機能によって発生する割り込みによってオペレーティングシステムに実行権を取り戻し、不正なメモリアクセスを行ったスレッドの処理を行う。 - 特許庁

To provide a data access controlling method and a data access control program for a flash memory by which data areas storing effective data can be correctly judged even when data rewriting is interrupted during the rewriting of data.例文帳に追加

データの書き換えの際に書き換えが中断されたような場合でも、有効なデータを格納しているデータ領域を正しく判定することができるフラッシュメモリにおけるデータアクセス制御方法、データアクセス制御プログラムを提供する。 - 特許庁

To provide an address translation device, and a memory access method allowing high speed access to a particular storage even when there is a plurality of storages accessed on the basis of physical addresses translated by using a TLB circuit.例文帳に追加

ＴＬＢ回路を用いて変換した物理アドレスに基づいてアクセスする記憶装置が複数ある場合でも、特定の記憶装置に対して高速にアクセスすることのできるアドレス変換装置、及びメモリアクセス方法を提供する。 - 特許庁

To attain the high speed of a synchronous DRAM(dynamic type random access memory) or the like by suppressing the generation of hot carriers in a data input buffer and a data output buffer or the like without incurring an access delay especially at the munimum side of an external power source voltage VDD.例文帳に追加

特に外部電源電圧ＶＤＤのミニマム側でのアクセス遅延を招くことなく、データ入力バッファ及びデータ出力バッファ等におけるホットキャリアの発生を抑制し、シンクロナスＤＲＡＭ等の高速化を図る。 - 特許庁

Therefore, during said period of time, a gate voltage of the access transistor MAB becomes low and a value of current flowing to the access transistor MAB also becomes small in comparison with conventional cases, so that the increase in the potential of the memory node NB is reduced.例文帳に追加

従って、この期間においては、従来の場合に比べて、アクセストランジスタＭＡＢのゲート電圧は低くなりアクセストランジスタＭＡＢに流れる電流値も小さくなるので、記憶ノードＮＢの電位の上昇は小さくなる。 - 特許庁

For arbitrating the access to the shared memory device among a number of masters, each master outputs a request signal for access to be transmitted to an arbitrator simultaneously with an essentially necessary instruction such as a continuously generated auto-refresh instruction.例文帳に追加

多数のマスタの間で共有メモリ装置へのアクセスを仲裁するため、マスタは連続的に発生するオートリフレッシュ命令のような必須不可欠な命令と同時に仲裁器に伝送されるアクセスのための要請信号を出力する。 - 特許庁

In addition, by continuous access determination and by including a bus sizing function, the shortening of the access cycle is realized, and the circuit size can be reduced by using signal input from the outside to generate refresh timing to the memory 4.例文帳に追加

また、連続アクセス判定やバスサイジング機能を有することでアクセスサイクルの短縮を実現するとともに、外部からの信号入力を利用してメモリ４へのリフレッシュタイミングを生成することにより、回路削減が可能となる。 - 特許庁

To provide a semiconductor memory which can perform refresh operation without confliction between the device and external access while achieving low current consumption operation when refresh operation is performed separately from external access, and a refresh control method.例文帳に追加

リフレッシュ動作を外部アクセスとは別に実行する際に、低消費電流動作を実現しながら外部アクセスとの間で矛盾なくリフレッシュ動作を行なうことができる半導体記憶装置及びリフレッシュ制御方法を提供すること - 特許庁

An access monitoring section 110 monitors access to an area 401 under the control of the OS1 of a memory accumulation device 400 under the control of the operating system OS1 from the application program 2A operating on the operating system OS2.例文帳に追加

アクセス監視機構部１１０が、オペレーティングシステムＯＳ２上で動作するアプリケーションプログラム２Ａ等からのオペレーティングシステムＯＳ１の管理下の記憶蓄積装置４００のＯＳ１管理下領域４０１に対するアクセスを監視する。 - 特許庁

The memory control device 104 staggers the timing of issuing refresh commands to SDRAMs 101 and 102 to enable read access, write access and powering down (power saving control) to the SDRAM not being refreshed.例文帳に追加

メモリ制御装置１０４は、ＳＤＲＡＭ１０１、１０２に対してリフレッシュコマンドを発行するタイミングをずらすように調整し、リフレッシュ動作が行われていないＳＤＲＡＭに対し、リードアクセス、ライトアクセス及びパワーダウン（省電力制御）を可能にする。 - 特許庁

Thus, generation of overflow is evaded by suppressing a write rate to a buffer memory means even when time is comparatively taken for the access of the free area parts and when continuous access is made, thereby preventing omission of the recording data.例文帳に追加

これによってフリーエリアパーツのアクセスに比較的時間を要したり、アクセスが連続するような場合でも、バッファメモリ手段への書込レートが抑えられるようにしてオーバフローが発生しないようにし、記録データの欠落を防止する。 - 特許庁

The file system 21 for the SAN is provided with a cache access mechanism 29 for performing access to the cache mechanism 24 of the network file system 27 and a data transfer function 10 of transferring data read and written in the disk device through the SAN from the memory area 25 for input/output to the memory area 25 for cache by using the cache mechanism 24.例文帳に追加

ＳＡＮ用ファイルシステム２１は、ネットワークファイルシステム２７のキャッシュ機構２４にアクセスするキャッシュアクセス機構２９と、そのキャッシュ機構２４を用いて、ＳＡＮ経由でディスク装置に対して読み書きされたデータを入出力用メモリ領域２５からキャッシュ用メモリ領域２５に転送するデータ転送機能１０とを備える。 - 特許庁

The ACU 132 restricts the execution of DMA transfer by the DMAC 133 based on access control information set to a control/status register 131 by a privilege process to prohibit the access to memory areas other than a memory area to which the user process is accessible by the DMAC 133.例文帳に追加

ＡＣＵ１３２は、特権プロセスによってコントロール／ステータスレジスタ１３１に設定されるアクセス制御情報に基づいてＤＭＡＣ１３３によるＤＭＡ転送の実行を制限し、ユーザプロセスがアクセス可能なメモリ領域以外の他のメモリ領域がＤＭＡＣ１３３によってアクセスされることを禁止する。 - 特許庁

A software model of the SoC device is operated according to a test program having made the trouble occur in the hardware model simulation, and memory access, an update wait of a memory, register access, and an update wait of a register occurring in a process of the operation are recorded in a log in order of the occurrence while each of them is converted into an RTL (Register Transfer Logic).例文帳に追加

ハードウェアモデルシミュレーションにて不具合を発生させたテストプログラムにしたがって、そのＳｏＣデバイスのソフトウェアモデルを動作させ、その動作の過程で発生するメモリアクセス、メモリの更新待ち、レジスタアクセス、およびレジスタの更新待ちの各々をＲＴＬに変換しつつその発生順にログに記録する。 - 特許庁

A machine controller 10 registers authority information for permitting an access to each data in a memory selectively from the application in response to a request from a CPU 30 via the Internet 3 and, on the basis of the registered authority information, permits, or prohibits an access to each data in the memory selectively.例文帳に追加

機器管理装置１０は、インターネット３経由での中央管理装置３０からの要求により、アプリケーションからメモリ内の各データへのアクセスを選択的に許可するための権限情報を登録し、その登録した権限情報に基づいてアプリケーションからメモリ内の各データへのアクセスを選択的に許可又は禁止する。 - 特許庁

A CPU(central processing unit) of the microprocessor 1 determines presence of the connection by a recognizing signal from the circuit 6, if the presence is determined, the microprocessor 1 interrupts data access to the mask ROM to enable data access to the memory 4 and operates according to the program in the memory 4.例文帳に追加

マスクＲＯＭ内蔵マイコン１のＣＰＵは、フラッシュメモリ４の接続の有無を認識回路６からの認識信号によって判断し、フラッシュメモリ４が接続されていると判断した場合、マスクＲＯＭとのデータアクセスを遮断してフラッシュメモリ４とのデータアクセスを可能とし、フラッシュメモリ４のプログラムに従って動作する。 - 特許庁

To provide a packet processing apparatus and a packet processing method for dividing variable length packets into fixed length data, writing the data to a shared memory, and then reading the data that can eliminate an access time to padding data, the access time being a cause to inefficiency of prior arts, so as to enhance the logical throughput of the shared memory.例文帳に追加

本発明は可変長パケットを固定長データに分割して共有メモリに書込んで読出しを行うパケット処理装置及びパケット処理方法に関し，従来の不効率の発生要因であるパディングへのアクセス時間を無くし，共有メモリの論理スループットを向上することを目的とする。 - 特許庁

A processor, when converting the address of a memory access instruction, checks a page border detection flag read out of the address conversion table 340 or an address conversion buffer (TLB) 350 and initiates and interrup when memory access is performed to a certain area from the head or tail of a page whose flag value is true.例文帳に追加

プロセッサは、メモリアクセス命令におけるアドレス変換時に、アドレス変換テーブル３４０あるいはアドレス変換バッファ（ＴＬＢ）３５０から読み出されるページ境界検出フラグをチェックし、該フラグの値が真であるページの先頭または終端から一定領域に対するメモリアクセスが発生した場合に割り込みを発生する。 - 特許庁

The semiconductor device is equipped with an automatic rewriting circuit 16 for performing automatically data writing into a memory circuit 15 based on a command from the outside, and a selector 18 for switching selectively access the memory circuit 15 by the automatic rewriting circuit 16 to/from access thereto by a logic circuit 14.例文帳に追加

そして、この半導体装置では、外部からの指令に基づきメモリ回路１５へのデータ書き込みを自動的に行う自動書換え回路１６と、前記メモリ回路１５に対する該自動書換え回路１６によるアクセスとロジック回路１４によるアクセスとを選択的に切り替えるセレクタ１８とを備えている。 - 特許庁

The integrated circuit includes a memory device DM of an irreversibly electrically programmable type provided with at least a memory cell CEL having a dielectric zone C disposed between a first electrode EC1 and a second electrode EC2 electrically coupled to an access circuit including at least one access transistor TR.例文帳に追加

第１の電極ＥＣ１と、少なくとも１つのアクセス・トランジスタＴＲを含むアクセス回路に電気的に結合された第２の電極ＥＣ２との間に配置された誘電体領域Ｃを備える少なくとも１つのメモリ・セルＣＥＬを有する、不可逆的に電気的にプログラマブルなタイプのメモリ素子ＤＭを備える。 - 特許庁

Each way included in a tag memory 11 has a memory part which receives an input index address in the input address in parallel with the prefetch index address and output a first tag address obtained in access by the input index address in parallel with a second tag address obtained in access by the prefetch index address.例文帳に追加

タグメモリ１１が有する各ウェイは、入力アドレス中の入力インデックスアドレス及びプリフェッチ・インデックスアドレスを並行して入力し、入力インデックスアドレスによるアクセスで得られる第１のタグアドレス及びプリフェッチ・インデックスアドレスによるアクセス得られる第２のタグアドレスを並行して出力することが可能なメモリ部品を有する。 - 特許庁

When an X position signal indicating a position in the X direction and a Y position signal indicating a position in the Y direction are generated, an access address signal to the memory is generated by changing a bit arrangement of the X position signal and combining the Y position signal, and a pixel signal is acquired by accessing the memory with the access address signal.例文帳に追加

Ｘ方向の位置を示すＸ位置信号と、Ｙ方向の位置を示すＹ位置信号が生成されると、Ｘ位置信号のビット配列を並べ替えて、Ｙ位置信号と結合することにより、メモリへのアクセスアドレス信号を生成し、このアクセスアドレス信号でメモリをアクセスすることで画素信号が取得される。 - 特許庁

A CPU data reading controller 104 for reading out data from a memory 103 in accordance with a block access request from a CPU 101 converts the block access data on the basis of a specific method when a specific pattern '1111' is included in the data read out from the accessed memory and supplies the converted data to the CPU 101.例文帳に追加

ＣＰＵ１０１からのブロック・アクセス要求に応じてメモリ１０３からデ−タを読出すＣＰＵ用デ−タ読出し制御装置１０４において、アクセスしたメモリからのリード・データに特殊パタ−ン１１１１があるときは、そのブロック・アクセス・データを特定の方式に従って変換しＣＰＵ１０１に供給する。 - 特許庁

A DFG processing part comprises: a DFG dividing part for generating multiple sub-DFGs by dividing an original DFG that is not corresponding to access to a data memory part; and a DFG combining part for generating a combined DFG corresponding to access to the data memory part by appropriately arranging and combining multiple DFGs.例文帳に追加

ＤＦＧ処理部は、データメモリ部へのアクセスに対応していない原ＤＦＧを分割することによって複数のサブＤＦＧを生成するＤＦＧ分割部と、複数のＤＦＧを適切に配置結合することによってデータメモリ部へのアクセスに対応した結合ＤＦＧを生成するＤＦＧ結合部を有する。 - 特許庁

When memory access is to be performed via a bus simulator 6 to global data by a target program 10 operating on the ISS 5, the ISS 5 acquires the address of the global data existing in an address space on a host computer 2, by using the address conversion table 7 and performs memory access to the global data on the host computer 2.例文帳に追加

ＩＳＳ５はバスシミュレータ６を介して、ＩＳＳ５上で動作するターゲットプログラム１０による大域データへのメモリアクセス時に、アドレス変換テーブル７を用いてホスト計算機２上のアドレス空間に存在する大域データのアドレスを取得し、ホスト計算機２上の大域データに対してメモリアクセスする。 - 特許庁

To provide a serial communication controller for solving the necessity to have two memories for transmission and reception in order to avoid simultaneous access to a memory because a transmission side DMA and a reception side DMA sometimes access the memory at the same time in the case simultaneous transmission and reception operations by using DMA transfer.例文帳に追加

ＤＭＡ転送を使って同時送受信動作を行う場合に、送信側ＤＭＡおよび受信側ＤＭＡで同時にメモリにアクセスしてしまうことがあるので、それを回避するために送信用および受信用に２個のメモリが必要になることを解決するシリアル通信制御装置を提供する。 - 特許庁

In a second horizontal scanning period succeeding the first horizontal scanning period, an attribute controller 12 instructs an access to an image memory 1, in accordance with an address specified by the attribute information read from an attribute memory 3 and the span information read from the temporary memory 13.例文帳に追加

第１の水平走査期間に続く第２の水平走査期間において、属性コントローラ１２は、属性メモリ３から読み出された属性情報と、テンポラリメモリ１３から読み出されたスパン情報とによって特定されるアドレスにしたがって、画像メモリ１へのアクセスを指示する。 - 特許庁

Once the data memory 12B is selected by the DFE signal and writing or deletion is started, access to the control instruction memory 12A is enabled by the switching between the DFE signal and the PFE signal, thereby enabling readout of the information in the control instruction memory 12A.例文帳に追加

ＤＦＥ信号によってデータメモリ部１２Ｂを選択して書込み又は消去が開始されると、その後はＤＦＥ信号とＰＦＥ信号を切り換えて制御命令メモリ部１２Ａのアクセスを可能にすることにより、制御命令メモリ部１２Ａの情報を読み出すことができるようになる。 - 特許庁

When the writing of data or the erasing of data is started by selecting the data memory part 12B with the DFE signal, after that, it becomes possible to read information of the control instruction memory part 12A by enabling the access of the memory part 12A while performing switching between the DFE signal to the PFE signal.例文帳に追加

ＤＦＥ信号によってデータメモリ部１２Ｂを選択して書込み又は消去が開始されると、その後はＤＦＥ信号とＰＦＥ信号を切り換えて制御命令メモリ部１２Ａのアクセスを可能にすることにより、制御命令メモリ部１２Ａの情報を読み出すことができるようになる。 - 特許庁

A memory access monitoring section 31 acquires a value shown by prescribed capacity data including a region of a compressed or enciphered program when the data is read for each prescribed capacity from a memory and a value shown by prescribed capacity data which is read from the memory, is restored and is written.例文帳に追加

メモリアクセス監視部31が、圧縮又は暗号化されたプログラムの領域を含むデータが所定の容量ごとにメモリから読み出される当該所定の容量のデータによって示される値と、メモリから読み出され、復元されて書き込まれる所定の容量のデータによって示される値とを取得する。 - 特許庁

When an error correction circuit 18 detects an error in data of a semiconductor memory 22, a slot generating part 202, 207 forms an access slot, and a memory control circuit 20 transfers error correction data formed by the error correction circuit to the semiconductor memory by executing burst transfer.例文帳に追加

誤り訂正回路１８で半導体メモリ２２のデータに誤りが検出された場合、スロット生成部２０２、２０７はアクセススロットを形成して、メモリ制御回路２０はバースト転送の実行により誤り訂正回路で形成される誤り訂正データを半導体メモリに転送する。 - 特許庁

When an entry is set into a partial access mode, the copying operation is carried out with respective memory cells included in the holding area as copying sources and also with one or a plurality of memory cells included in the copying area connected to bit lines to which the memory cells of a copying source are connected as copying destinations.例文帳に追加

パーシャルアクセスモードにエントリする際、前記保持領域に含まれるメモリセルの各々をコピー元とするとともに、該コピー元のメモリセルが接続されるビット線に接続された前記コピー領域に含まれる一又は複数のメモリセルをコピー先として、コピー動作を行う。 - 特許庁

To attain the access to a non-contact memory even during the recording/reproducing operation in a recording/reproducing device coping with a recording medium furnished with the non-contact memory, by evading the adverse effect to recording/reproducing data due to the magnetic field generated from an antenna at the time of accessing the non-contact memory.例文帳に追加

非接触型のメモリを備えた記録媒体に対応する記録再生装置において、非接触型のメモリに対するアクセス時に、アンテナから発生する磁界による記録／再生データへの悪影響を回避し、記録／再生中にも非接触型のメモリにアクセスできるようにする。 - 特許庁

The shared memory includes: a packet storage memory for storing the divided fixed length packets sequentially to pages designated by a pointer link; and a pointer storage memory for storing a next pointer representing a page to be linked next in cross-reference with pages of the pointer link and an access count representing the number of valid data in each page.例文帳に追加

共有メモリは，分割した固定長パケットをポインタリンクにより指定されたページに順に格納するパケット格納メモリと，ポインタリンクのページに対応して次にリンクするページを表す次ポインタとページ内の有効データ数を表すアクセスカウントとを格納するポインタ格納メモリとを備える。 - 特許庁

By continuously allocating a plurality of input physical ports to a memory BANK, and continuously repeating BANK interleave access to raise the data transfer efficiency of a memory, and a memory band required for reading out forwarding information of the input physical ports is assured.例文帳に追加

本発明においては複数ある入力物理ポートをメモリＢＡＮＫに連続的に割り当てることでＢＡＮＫインタリーブアクセスを連続的に繰り返すことでメモリのデータ転送効率を上げ、入力物理ポートのフォワーディング情報を読み出すための必要なメモリ帯域を確保する。 - 特許庁

To provide a memory device in which a random access characteristic is improved, the number of times of rewriting can be reduced, and the supremum of the number of times of disturbance can be easily controlled, making the most of a nonvolatile characteristic and a high integration characteristic of a cross point type ferroelectric memory and a memory system using it.例文帳に追加

クロスポイント型強誘電体メモリの不揮発性、高集積性を活かしつつ、そのランダムアクセス性を向上させ、かつ書き換え回数を低減でき、ディスターブ回数の上限を容易に制御することができるメモリ装置およびそれを用いたメモリシステムを提供する。 - 特許庁

The memory control processor 102 of the host 100 of priority use uses a cache memory 105 for accessing data in the data area until the cancel of priority use and the memory control processor 102 of the other host 100 does not access the data in the data area during that use.例文帳に追加

優先使用のホスト１００の記憶制御プロセッサ１０２は、優先使用解除までの間は前記データ領域のデータのアクセスにキャッシュメモリ１０５を使用し、他のホスト１００の記憶制御プロセッサ１０２は、その間は前記データ領域のデータについてはアクセスを行わない。 - 特許庁

The IC card 100 is provided with a control part 102, a logic memory reading and writing means 103, a garbage collection control means 104, a unit operation means 105, a final unit tracking means 106, a top unit control means 107, a memory access module 108, and a flash memory 109.例文帳に追加

ＩＣカード１００内に、制御部１０２と、論理メモリ読み書き手段１０３と、ガベージコレクション管理手段１０４と、ユニット操作手段１０５と、最終ユニット追跡手段１０６と、先頭ユニット管理手段１０７と、メモリアクセスモジュール１０８と、フラッシュメモリ１０９とを有する。 - 特許庁

In the core processors 11 to 13 and the L2 memories 31 to 34, multiple connection of the internal bus is spatially made and the core processors 11 to 13 and the L2 memories 31 to 34 are connected so that the core processor 12 accesses to the memory 32 and the core processor 13 access the L2 memory 34 simultaneously while the core processor 11 accesses the L2 memory 32.例文帳に追加

上記コアプロセッサ１１〜１３とＬ２メモリ３１〜３４は、内部バス１４を空間的に多重接続されており、コアプロセッサ１１がＬ２メモリ３１にアクセス中に、コアプロセッサ１２がＬ２メモリ３２に、コアプロセッサ１３がＬ２メモリ３４に同時にアクセスが可能なように接続される。 - 特許庁

A data storage device includes a NAND flash memory, an executable interface, and a controller for receiving, from a host, via the executable interface, an instruction to access a NAND flash memory at a virtual address and for translating the virtual address to a physical address of the volatile memory.例文帳に追加

データ記憶デバイスは、ＮＡＮＤフラッシュメモリ、実行可能なインターフェイス、そしてホストから実行可能なインターフェイスを介して、仮想アドレスでＮＡＮＤフラッシュメモリにアクセスするインストラクション受信するための、そして仮想アドレスを揮発性メモリの物理アドレスへ変換するためのコントローラを含む。 - 特許庁