「memory- access」に関連した英語例文の一覧と使い方(81ページ目) - Weblio英語例文検索

Thereby, interchangeability of an input/output terminal with the general purpose memory LSI can be kept, the increasing of the number of input/output terminals can be reduced, and increasing of memory access delay due to restriction of command issue can be prevented.例文帳に追加

これにより、汎用メモリＬＳＩとの入出力端子の互換性を維持し又は、入出力端子数の増加を低減し、且つ、コマンド発行の制限によるメモリアクセス遅延の増加を防ぐことができる。 - 特許庁

To provide a method for producing a target for forming a phase change recording film used for a phase change RAM (Random Access Memory) as one kind of a semiconductor nonvolatile memory with which presputtering time is shortened.例文帳に追加

半導体不揮発メモリーの一種である相変化メモリー（Ｐｈａｓｅ Ｃｈａｎｇｅ ＲＡＭ）に用いられる相変化記録膜を形成するためのプレスパッタ時間の短いターゲットの製造方法を提供する。 - 特許庁

The semiconductor memory device (RAM) 10a which reads and writes data according to a command from CPU 70 is connected to a storage flash memory 60 which reads and writes data at a specified access unit.例文帳に追加

ＣＰＵ７０からの指令を受けて、データの読み出し、書き込みを行なう半導体記憶装置（ＲＡＭ）１０ａは、所定のアクセス単位でデータの読み出し、書き込みを行なうストレージフラッシュメモリ６０に接続される。 - 特許庁

A DC/DC controller 12 makes off the supply of voltage to the terminal 16 of the memory bus line 14 when an access to the memory device 30 is not detected when the power saving mode transfer signal is inputted.例文帳に追加

ＤＣ／ＤＣコントローラ１２は、省電力モード移行信号が入力されたときにメモリデバイス３０に対するアクセスが検出されなかった場合に、メモリバスライン１４の終端部１６への電圧の供給をオフする。 - 特許庁

A first CPU 110 and a second CPU 120 read the data for the portion of the management unit from the memory 130 for mount processing, and writes data necessary for generation of management information for file access in a corresponding memory for a file system.例文帳に追加

第１ＣＰＵ１１０及び第２ＣＰＵ１２０は、マウント処理用メモリ１３０から管理単位分のデータを読み出してファイアクセス用の管理情報の生成に必要なデータを対応するファイルシステム用メモリに書き込む。 - 特許庁

To prevent the effect of a cache mechanism due to a prefetch instruction, from becoming invalid caused by accessing a system having a plurality of processors sharing a memory device by simultaneous access to the memory device, using a simple circuit configuration.例文帳に追加

メモリ装置を共有する複数プロセッサからなるシステムで、プリフェッチ命令によるキャッシュ機構の効果が、メモリ装置への競合アクセスに起因して無効となることを、簡単な回路構成で防止すること。 - 特許庁

Thus, frequencies of cache mistakes is reduced to shorten time required for memory access by storing many blocks adjacent to pieces of data existing over an area with wide spatial locality in the cache memory.例文帳に追加

これにより、空間的局所性が広い領域にかけて存在するデータと隣接する多数のブロックをキャッシュメモリに保存することによって、キャッシュミス回数を減らして、メモリアクセスにかかる時間を短縮することができる。 - 特許庁

The statistical data collection part 3 also judges whether the memory access in the memory transaction under queing in the present is local- or wide-ranged, and the command dispatcher part 6 determines a short-term page policy.例文帳に追加

また、統計データ採取部３は、現在キューイングされているメモリトランザクションのメモリアクセスが局所的であるか広域的であるかを判断し、これにより、コマンドディスパッチャ部６は、短期的なページポリシーを決定する。 - 特許庁

To provide an arbiter device for a multi-port memory in which access to the same addresses can be performed simultaneously when an input address for the first port and an input address for a second port of a multi-port memory are the same.例文帳に追加

マルチポートメモリの第一のポートへの入力アドレスと第二のポートへの入力アドレスが同一の場合に、同時に同一アドレスのアクセスをすることを可能にすることができるマルチポートメモリのアービタ装置を提供する。 - 特許庁

The magnetic random-access memory includes at least one magnetic memory cell, comprising an antiferromagnetic layer 12, a pin layer 13 formed on it, a tunnel barrier layer 14 formed on it and a free layer 15 formed on it.例文帳に追加

磁気ランダムアクセスメモリは、反強磁性層（１２）とその上に形成されたピン層（１３）とその上に形成されたトンネルバリア層（１４）とその上に形成された自由層（１５）を備える少なくとも一つの磁気メモリセルを含む。 - 特許庁

The functions that the memory has are, for example, a multi-bank access function, a switching function for a data array corresponding to endian, and whether a function that a memory to be controlled has is available is set in the setting register 543.例文帳に追加

メモリが有する機能とは，例えば，マルチバンクアクセス機能や，エンディアンに対応するデータ配列の切り替え機能などであり，コントロール対象のメモリが有する機能の有無がこの設定レジスタ５４３に設定される。 - 特許庁

When the matching of the address is detected by the address comparing part, a memory access control part inhibits the CPU from acquiring the instruction code from the memory, and makes the CPU acquire the instruction code from the instruction information storage part.例文帳に追加

メモリアクセス制御部は、アドレス比較部によりアドレスの一致が検出された場合、ＣＰＵによるメモリからの命令コードの取得を禁止し、ＣＰＵに命令情報格納部から命令コードを取得させる。 - 特許庁

When the memory directory entry is to be considered invalid after the access by the time base signal, an attempt of any address translation using the memory directory entry also causes a cache miss.例文帳に追加

当該メモリ・ディレクトリ・エントリがタイム・ベース信号によるアクセスの後に無効であると見なすべきであれば、当該メモリ・ディレクトリ・エントリを使用する、如何なるアドレス変換の試みもキャッシュ・ミスを生じさせることになろう。 - 特許庁

A digital audio signal is supplied to an audio compression encoder/decoder 25, and the compressed signal is saved once in DRAM 27 (Dynamic Random Access Memory) via a memory controller 26 and them supplied to EFM and CIRC encoder/decoder 28.例文帳に追加

デジタルオーディオ信号が音声圧縮エンコーダ／デコーダ２５に供給され、圧縮された信号はメモリコントローラ２６を介してＤＲＡＭ２７に一度蓄えられてＥＦＭ及びＣＩＲＣエンコーダ／デコーダ２８に供給される。 - 特許庁

By the second reading operation, the residual polarized value of the ferroelectric capacitor of the reference memory cell reduced by the heat treatment or the like of the manufacturing process is returned to an original value before reading access to the real memory cell.例文帳に追加

第２読み出し動作によって、製造工程の熱処理等により減少するリファレンスメモリセルの強誘電体キャパシタの残留分極値を、リアルメモリセルの読み出しアクセス前に元の値に戻すことができる。 - 特許庁

To provide a semiconductor memory that optimum burn-in operation is performed to realize shortening of a process burn-in time and a selection test time by providing plural test modes improving access duty for a memory array system.例文帳に追加

メモリアレイ系へのアクセスデューティを上げるテストモードを複数搭載することで、最適なバーンインオペレーションを行い、工程バーンイン時間の短縮、選別試験時間の短縮を実現できる半導体記憶装置を提供する。 - 特許庁

A chip 10 is constituted so that a DRAM (dynamic random access memory) controller (memory controller) 14 includes a dither circuit 15 for performing dither processing in order to reduce the data amount of data at the time of performing the storing or reading of data.例文帳に追加

本発明のチップ１０は、ＤＲＡＭコントローラ（メモリコントローラ）１４に、データの記憶または読み出し時に、データのデータ量を減縮するために、ディザー処理をおこなうディザー回路１５を含むように構成した。 - 特許庁

If the CPU of another side generates a chip select signal while the CPU of the one side is accessing to the dual port memory, the access right to the dual port memory is switched to the CPU of another side in an inactive state of the next cycle.例文帳に追加

一方のＣＰＵがデュアルポートメモリへのアクセス中に、他方のＣＰＵがチップセレクト信号を発生したときに、次サイクルのインアクティブ状態で他方のＣＰＵにデュアルポートメモリへアクセス権を切り替える。 - 特許庁

To provide a semiconductor memory device and a control method of a semiconductor memory device by which a testing time can be shortened at the time of a test, while keeping low current consumption operation at the time of normal access operation.例文帳に追加

通常のアクセス動作時における低消費電流動作を維持しながら、試験時において、試験時間を短縮することが可能な半導体記憶装置及び半導体記憶装置の制御方法を提供すること - 特許庁

By connecting the set USB memory to a use terminal, the communication program is automatically started to access the file server by use of an HTTP or HTTPS communication, and the individual ID of the USB memory setting is notified.例文帳に追加

設定したＵＳＢメモリを利用端末に接続することにより、自動で通信プログラムが起動しＨＴＴＰもしくはＨＴＴＰＳ通信を用いファイルサーバへアクセスし、ＵＳＢメモリ設定の個別IDを通知する。 - 特許庁

In a main body 115 of the data processing system, the memory access performance is adjusted by setting applications of each integrated memory to "mainly for main storage" and "mainly for display" etc. by software according to an operation state of the data processing system.例文帳に追加

データ処理システムの本体１１５において、データ処理システムの動作状況に応じて、ソフトウェアにより、各統合メモリの用途を「主に主記憶用」、「主に表示用」などに設定してメモリアクセス性能を調整する。 - 特許庁

A comparison circuit 12 inputs the cutoff address information from the address line 15 in the period in which the signal ϕ1 is in the L level, compares it with the access address information of the memory cell, and outputs the result of the comparison as the replacement information of the memory cell.例文帳に追加

比較回路１２は、信号φ１がＬレベルの期間でアドレス線１５から切断アドレス情報を入力し、メモリセルのアクセスアドレス情報と比較して比較結果をメモリセルの置換情報として出力する。 - 特許庁

To provide a semiconductor memory device and a memory access method in the same, in which the number of input/output lines for inputting/outputting data to/from an external device is increased without increasing the number of secondary amplifier circuits.例文帳に追加

２次増幅回路の数を増加させずに、データの装置外部との入出力を行うメイン入出力線数を増加させる半導体記憶装置及び半導体記憶装置におけるメモリアクセス方法を提供する。 - 特許庁

In a region ACT, 56 metal balls 106 which are connected with the bonding pads of an SRAM(static random access memory) chip 101 and the bonding pads of a FLASH memory chip 102 are formed, for example in a grid pattern.例文帳に追加

領域ＡＣＴ内において、ＳＲＡＭチップ１０１のボンディングパッドとＦＬＡＳＨメモリチップ１０２のボンディングパッドと電気的に接続されている金属ボール１０６は、例えば格子形状に５６個形成されている。 - 特許庁

When it is detected that a memory card is mounted (S1001), first identification information, which identifies the terminal device recorded to a memory card, is acquired (S1002), and this information is recorded as the access-controlling information (S1004).例文帳に追加

メモリカードの装着を検出した際に（Ｓ１００１）、該メモリカードに記録された端末装置を特定する第１の特定情報を取得し（Ｓ１００２）、これをアクセス制御情報として記録する（Ｓ１００４）。 - 特許庁

In an information recording device 21, the information showing physical property of the nonvolatile memory 26 including the information on guaranteed access speed for the nonvolatile memory 26 is stored in a physical property information storage part 27.例文帳に追加

情報記録装置２１において、物理特性情報格納部２７に、不揮発性メモリ２６に対するアクセス保証速度の情報を含む不揮発性メモリ２６の物理的な特性を示す情報を格納する。 - 特許庁

An image processing apparatus operates a transfer action of an I/O device←→primary storage unit (buffer memory 42) by a direct memory access controller and a transfer operation (parallel action) of the primary storage unit←→secondary storage unit (hard disc drive 48) under optimum conditions.例文帳に追加

ＤＭＡコントローラにより入出力機器⇔１次記憶部（バッファメモリ４２）の転送動作と、１次記憶部⇔２次記憶部（ＨＤＤ４８）の転送動作（並行動作）とをそれぞれの最適条件で動作させる。 - 特許庁

To provide a disk memory device which can perform data access within a prescribed time in order to reproduce images without breaks or record images without dropout of frames when the disk memory device is used for AV data recording or reproducing.例文帳に追加

ＡＶデータの記録、再生にディスクメモリ装置が使用された場合に、途絶えることなく映像を再生したり、コマ落ちすることなく録画するために、規定時間内にデータアクセスを行えるディスクメモリ装置を提供する。 - 特許庁

To provide a semiconductor memory which adequately restrains complication in circuit configuration and enlargement in circuit scale while having an access structure for accessing a memory cell by using a prescribed voltage obtained by boosting a supply voltage.例文帳に追加

電源電圧を所定に昇圧した電圧を用いてメモリセルへアクセスするアクセス構造を有しながら、その回路構成の複雑化や回路規模の増大を好適に抑制することのできる半導体メモリを提供する。 - 特許庁

An ID of which value is changed according to writing of a command is set to the memory address spaces, so that the CPU and the control device confirm the mutual memory access states by polling the ID.例文帳に追加

また、前記メモリアドレス空間に、コマンドの書き込みに応じて値を変化させるＩＤを設定し、ＣＰＵ、及び制御デバイスが前記ＩＤをポーリングすることにより、互いのメモリアクセス状況を確認することとした。 - 特許庁

When presence of defect in the write-in objective storage area is determined by a defect determination circuit 2 at the writing access to the memory section 1, the write data to the memory section 1 are written into the scan flip-flop SFF 5.例文帳に追加

メモリ部１への書き込みアクセスの際に、欠陥判定回路２において書き込み対象の記憶領域に欠陥があると判定されると、メモリ部１への書き込みデータはスキャンフリップフロップＳＦＦ５に書き込まれる。 - 特許庁

When a data plural-time reference detecting means 7 detects that the data causing the line conflict is accessed again by a processor 1, the processor 1 makes access to another area on the memory by the memory controller 5.例文帳に追加

そして、ラインコンフリクトを起こすデータがプロセッサ１によって再びアクセスされることをデータ複数回参照検出手段７が検出すると、メモリコントローラ５によってプロセッサ１はメモリ上の別の領域にアクセスする。 - 特許庁

A nonvolatile memory access part 109 stores a logical address range number that is an instruction object and time information associated thereto into the read/write memory 113 at an early stage of the series of writing instructions from a host.例文帳に追加

不揮発性メモリアクセス部１０９はホストからの一連の書き込み指示の初期に、その指示対象となる論理アドレス範囲ナンバーとそれに対応づけられた時刻情報を読み書きメモリ１１３に記憶させる。 - 特許庁

An upsampling module 314 transmits a notification signal to a DMA (Direct Memory Access) 311 for a high-resolution line, when a DMA 313 for a low resolution line stores a background layer read from a main memory 7 into a line buffer.例文帳に追加

アップサンプリングモジュール３１４は、低解像度ライン用ＤＭＡ３１３がメインメモリ７から読み出した背景レイヤー７２をラインバッファに格納すると、通知信号を高解像度ライン用ＤＭＡ３１１へ送出する。 - 特許庁

To obtain a method for deciding memory map optimization for quickening the executing speed of a program on a system on which plural kinds of memories whose access speed is different are loaded, and for easily constructing an optimized memory map.例文帳に追加

アクセス速度の異なる複数種類のメモリを搭載したシステム上でプログラムの実行速度の高速化を図れる最適化されたメモリマップを容易に構築できるメモリマップ最適化決定方法を得ることである。 - 特許庁

The monitoring logic part (UeL) accesses the operation memory to monitor an unauthorized change and access to the operation data stored in the operation memory, or a similar protection violation, and informs the protection logic part (SL) of the optional protection violation, in case thereof.例文帳に追加

動作メモリ内に記憶された動作データの無許可の変更，アクセス又は類似の保護違反を監視するため、監視論理部（ＵｅＬ）は、動作メモリにアクセスし、任意の保護違反の場合に保護論理部（ＳＬ）に通知する。 - 特許庁

Before receiving data corresponding to the read request after the transmitted read request is received by the memory control part, the access part allows the memory control part to receive another read request.例文帳に追加

アクセス部は、送信した一の読み出し要求がメモリ制御部に受信された後、一の読み出し要求に対応するデータを受信する前に、メモリ制御部が他の読み出し要求を受信することを許容する。 - 特許庁

Concerning the image processing controller for electronic printer having plural interfaces for receiving image data supplied through the desired interface from the outside, storing these data in an incorporated memory and performing image processing, this device has a memory controller MC connected through a memory bus to a memory 3 for controlling access to the relevant memory and an input/output controller IOC for inputting/outputting image data.例文帳に追加

本発明は、複数のインターフェースを有し、外部から所望のインターフェース経由で供給される画像データを受信し、内蔵するメモリに格納し、画像処理を行う電子印刷装置用の画像処理コントローラにおいて、メモリ３にメモリバスを介して接続され当該メモリへのアクセスを制御するメモリコントローラMCと、画像データの入出力を行う入出力コントローラIOCとを有する。 - 特許庁

An enabling signal generation part 66 inputs the memory card control signal to a memory card 14 connected to the slot 20 corresponding to the buffer 68A, when an enabling signal to allow the access to the memory card 14 is input to a buffer 68A corresponding to one of the slots 20 in which connection of the memory card 14 is detected by a memory card detection unit 52.例文帳に追加

そして、許可信号生成部６６が、メモリカード検出部５２によってメモリカード１４が接続されたことが検出された何れか１つのスロット２０に対応したバッファ６８Ａへメモリカード１４へのアクセスを許可する許可信号が入力された場合に、当該バッファ６８Ａに対応するスロット２０に接続されたメモリカード１４にメモリカード制御信号を入力する。 - 特許庁

This method, device and system are disclosed for redistributing memory allocation to insufficiently used portions of a dynamic random access memory (DRAM) device and a dual in-line memory module (DIMM) device in order to balance memory usage more evenly amongst active devices so as to limit the amount of power and the thermal load consumed by an individual memory component.例文帳に追加

個々のメモリ構成要素によって消費される電力および熱負荷の量を制限するためにアクティブ・デバイスの間でより均等にメモリ使用のバランスをとるために、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）デバイスおよびデュアル・インライン・メモリ・モジュール（ＤＩＭＭ）デバイスのうちで十分に利用されていない部分にメモリ割振りを再配分する方法、装置、およびシステムを開示する。 - 特許庁

To minimize a deterioration in the performance of NAND memories and to perform management so as not to cause a useless memory block by individually making access even when there is even one defective block among a plurality of memory blocks in the case of accessing the plurality of memory blocks in parallel in a memory system having a function for accessing the plurality of memory blocks of a plurality of NAND memories in parallel.例文帳に追加

複数のNANDメモリの複数のメモリブロックに対して並列にアクセスする機能を有するメモリシステムにおいて、複数のメモリブロックに対して並列にアクセスする際、複数のメモリブロックのうち１つでも不良ブロックがある場合でも、単独にアクセスすることにより、NANDメモリの性能の低下を最小限に抑制し、かつ、無駄なメモリブロックが発生しないように管理する。 - 特許庁

In an apparatus consisting of a memory 6 capable of electrically performing write and erase of data and a microprocessor 2 capable of writing the data in the memory 6, debugging is performed at a state that access is directly made from the debugger 8 with the built-in emulation memory to the memory 6 by automatically recognizing connection of the debugger 8 and changing a mapping area of the memory 6 when the debugger 8 is connected.例文帳に追加

データの書き込みや消去を電気的に行えるメモリ６と、このメモリ６にデータを書き込むことができるマイクロプロセッサ２からなる装置において、エミュレーションメモリを内蔵したデバッガ８を接続する際に、デバッガ８の接続を自動認識して前記メモリ６のマッピングエリアを変更することによってデバッガ８から直接前記メモリ６に対してアクセスできる状態でデバッグを行う。 - 特許庁

To prevent propagation of a soft error between adjoining column groups in a static random access memory comprising a semiconductor substrate on which a first conductivity type common well is formed, and a memory cell array consisting of memory cells arranged in matrix in the common well on the semiconductor substrate, so that a group of memory cells connected with a common bit line while being arranged in the column direction forms a memory cell column.例文帳に追加

第１の導電型の共通ウェルが形成された半導体基板と、前記半導体基板上の前記共通ウェルに行列状に配列されたメモリセルよりなり、列方向に整列して共通のビット線に接続される一群のメモリセルがメモリセルカラムを形成するメモリセルアレイからなるスタティックランダムアクセスメモリにおいて、隣接カラム群間のソフトエラーの伝搬を抑制する。 - 特許庁

The RAM 10a is provided with a flash interface circuit 19 which generates control signals required for data access to the flash memory 60 in synchronism with the command from the CPU 70, and a pseudo SRAM 29, a memory device capable of random access, to read and write data or the flash memory 60 or the pseudo SRAM according to the command from the CPU 70.例文帳に追加

ＲＡＭ１０ａは、ＣＰＵ７０からの指令に同期して、フラッシュメモリ６０に対するデータのアクセスに必要な制御信号を生成するフラッシュインタフェース回路１９と、ランダムアクセス可能なメモリ素子である擬似ＳＲＡＭ２９とを備え、ＣＰＵ７０からの指令に応じて、フラッシュメモリ６０または擬似ＳＲＡＭ２９に対して、データの読み出し、書き込みを行なう。 - 特許庁

The IC card for selectively performing the input/output of data while having a reloadable data memory for storing data and a control part for performing access to this data memory, has a means for reloading the DF name or access condition information in DF definition information for defining a DF created in the data memory while using the command inputted from the outside (S6).例文帳に追加

データを記憶する書換え可能なデータメモリと、このデータメモリに対してアクセスを行なうための制御部とを有し、選択的に外部との間でデータの入出力を行なうＩＣカードにおいて、データメモリ内に創成されるＤＦを定義するＤＦ定義情報内のＤＦ名あるいはアクセス条件情報を外部から入力されるコマンドを用いて書換える手段を有する。 - 特許庁