「n in an」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

A dielectric post Hn contained in the n-th (n is 1, 2, 3, 4 or 5) grid string Tn at least in the view from an optical waveguide 1 has a planar shape in an equilateral polygon or a perfect circle.例文帳に追加

少なくとも光導波路１から見てn番目（ｎは１、２、３、４または５）の格子列Ｔｎに含まれる誘電体柱Ｈｎの平面形状が等辺多角形または真円形である。 - 特許庁

The vertical npn transistor T0 has an n well 22 formed in the p-type semiconductor substrate 21, a p well 23 formed in the n well 22, and an n-type region 24 formed in the p well 23.例文帳に追加

縦型ＮＰＮトランジスタＴ０は、Ｐ型半導体基板２１に形成されたＮウェル２２と、Ｎウェル２２に形成されたＰウェル２３と、Ｐウェル２３に形成されたＮ型領域２４とを有している。 - 特許庁

To provide a model animal useful in clarifying the physiological roles and also useful in developing medicaments targeting at an enzyme relating to modification of a sugar chain in which the 1-position of fucose is bound to the 6-position of N-acetylglucosamine in the reducing end through alpha-bond in a complex N-glycoside-linked complex sugar chain.例文帳に追加

N-グリコシド結合複合型糖鎖還元末端の、N-アセチルグルコサミンの６位にフコースの１位がα結合する糖鎖修飾に関与する酵素の、生理的役割及び病態との関わりの解明、またN-グリコシド結合複合型糖鎖還元末端のN-アセチルグルコサミンの６位にフコースの１位がα結合する糖鎖修飾に関与する酵素を標的とした薬の開発に有用な動物モデルを提供する。 - 特許庁

N-pieces of buffers holding asynchronizing signals, a means which sequentially switches the asynchronizing signals in synchronizing with asynchronizing signals, holds them in N-pieces of buffers and holds the stable period of the asynchronizing signals to be long and a means outputting the asynchronizing signals held in N-pieces of buffers in a holding order in synchronizing with an output clock are installed.例文帳に追加

非同期信号を保持するN個のバッファと、非同期信号を前記N個あるバッファへ非同期信号に同期して順次切り替えて保持し、非同期信号の安定期間を長く保持する手段と、出力クロックに同期して、前記N個あるバッファで保持された非同期信号を保持した順に出力する手段とを設ける構成とする。 - 特許庁

To provide an analytical method in which contents of Si, O, C, N and H in an insulating film containing an organic component are analyzed with satisfactory accuracy.例文帳に追加

有機成分を含む絶縁膜のＳｉ，Ｏ，Ｃ，Ｎ，Ｈ含有量を精度良く分析する。 - 特許庁

Regions 7 and 9 having an MOSFET 8 and an LDMOS 10 formed therein are provided in an n-type silicon layer 2 of an SOI substrate 1.例文帳に追加

ＳＯＩ基板１のｎ形シリコン層２にはＭＯＳＦＥＴ８，ＬＤＭＯＳ１０が形成された領域７，９を設ける。 - 特許庁

The waste water produced in oxidizing a cellulose-based raw material in the presence of an N-oxyl compound and a bromide and/or an iodide with the use of an oxidizing agent is brought into contact with a supercritical carbon dioxide fluid to extract the N-oxyl compound from the waste water.例文帳に追加

N−オキシル化合物、並びに臭化物及び／またはヨウ化物の存在下で、酸化剤を用いセルロース系原料を酸化する際に発生した排水を、超臨界二酸化炭素流体に接触させることにより、排水からN−オキシル化合物を抽出する。 - 特許庁

In the semiconductor device 70, a P-base layer 4, a P^+-contact layer 5, and an N^+-source layer 6 are formed on a surface region of an N^- high-resistance layer 3 on an N^+-buffer layer 2, and a gate insulating film 7 and a gate electrode 8 are formed in a laminated manner on the N^- high-resistance layer 3.例文帳に追加

半導体装置７０では、Ｎ^＋バッファ層２上のＮ^−高抵抗層３の表面領域にＰベース層４、Ｐ^＋コンタクト層５、Ｎ^＋ソース層６を形成し、Ｎ^−高抵抗層３上にゲート絶縁膜７及びゲート電極８を積層形成する。 - 特許庁

The method for designing the semiconductor circuit device sets the distance SP04 from a central line 121 of an n-type region 106 for contact in an n-well 112 to an n-well end 101' in a cell comprising the n-well 112 and a p-well 113 to the ditance without the transistor coming under the influence of a resist.例文帳に追加

Ｎウェル１１２およびＰウェル１１３を備えたセルにおいて、Ｎウェル１１２内のコンタクト用Ｎ型領域１０６の中心線１２１からＮウェル端１０１’までの距離ＳＰ０４をトランジスタがレジストからの影響を受けないだけの距離に設定する。 - 特許庁

In a two-dimensional orthogonal coordinate system, when a vector Rn, of which an original point is a start point and Xn,Yn, which are values of a pair of Doppler signals E,E' at an amplitude level, is an end point, rotates in accordance with passage time, the rotating angles ψn are obtained to be integrated.例文帳に追加

二次元直交座標系において原点を始点とし一対のドップラー信号Ｅ，Ｅ’の振幅レベルの値Ｘ_n，Ｙ_nを終点とするベクトルＲ_nが時間の経過に伴って回転するときの回転角φ_nを求めてこれを積算する。 - 特許庁

To provide an n-type diffusion layer forming composition capable of forming an n-type diffusion layer in a specific part without forming an unwanted n-type diffusion layer, in a manufacturing process of a solar cell element using a silicon substrate, a method for manufacturing the n-type diffusion layer, and a method for manufacturing a solar cell element.例文帳に追加

シリコン基板を用いた太陽電池素子の製造工程において、不要なｎ型拡散層を形成させることなく特定の部分にｎ型拡散層を形成するｎ型拡散層形成組成物、ｎ型拡散層の製造方法、及び太陽電池素子の製造方法の提供。 - 特許庁

In an output buffer circuit 31, the source of a P-channel MOS transistor M4 is connected to the gate of an N-channel MOS transistor M6 in a push-pull circuit 15, and the N-channel MOS transistor M6 is driven by an output from the source of the P-channel MOS transistor M4.例文帳に追加

出力バッファ回路３１において、PチャネルMOSトランジスタM4のソースは、プッシュプル回路１５のNチャネルMOSトランジスタM6のゲートと接続され、PチャネルMOSトランジスタM4のソース出力によって、NチャネルMOSトランジスタM6が駆動される。 - 特許庁

An N+ type buried diffusion layer 103 and an N type epitaxial layer 102 are formed on a P type silicon substrate 101, and a P type diffusion layer 104 and an N+ type drain lead-out diffusion layer 106A in a surface region are formed in the N type epitaxial layer 102.例文帳に追加

Ｐ型シリコン基板１０１上にＮ＋埋め込み拡散層１０３およびＮ型エピタキシャル層１０２が形成され、Ｎ型エピタキシャル層１０２内には表面領域内のＰ型拡散層１０４とＮ＋ドレイン引き出し拡散層１０６Ａが形成されている。 - 特許庁

With respect to a block LNDB of an N-dimensional (N is an integer of 2 or more) layered structure, address operation for an N-layer data block in a source area or a destination area is executed based on a start address SA, a data length DL, N offsets L(i)-offset and N block numbers L(i)-n.例文帳に追加

Ｎ次元（Ｎは２以上の整数）の階層構造のブロックＬＮＤＢについて、第０階層のＬ０ＤＢから順に、スタートアドレスＳＡと、データ長ＤＬと、Ｎ個のオフセットＬ（ｉ）−ｏｆｆｓｅｔと、Ｎ個のブロック個数Ｌ（ｉ）−ｎとに基づいて、ソース領域またはディスティネーション領域におけるＮ階層データブロックのためのアドレス演算を実行する。 - 特許庁

The optical disk device sets an attenuation rate for deciding the updating speed of a tap coefficient, After N block (integer positive in N) reproduce, determines the convergence of adaptive equalization processing based on an error obtained from a FIR filter output and an equalization target value or a tap coefficient amount per unit time, and decides the number of converged blocks N with respect to the set attenuation rate.例文帳に追加

本発明における光ディスク装置は、タップ係数の更新速度を決定する減衰率を設定し、Nブロック（Nは正の整数）再生後、FIRフィルタ出力と等化目標値から得られる誤差或いは、単位時間当りのタップ係数量から、適応等化処理の収束を判定、設定した減衰率に対する収束ブロック数Nを決定する。 - 特許庁

The LED (10) including a p-type material layer having an associated p-contact, an n-type material layer having an associated n-contact, and an active region (18) between the p-type layer and the n-type is equipped with a confinement structure (20) formed in either one of the p-type material layer and the n-type material layer.例文帳に追加

関連したｐコンタクトを有するｐ型材料層（１０）と、関連したｎコンタクトを有するｎ型材料層と、ｐ型層とｎ型層との間の活性領域（１８）とを有するＬＥＤ（１０）は、ｐ型材料層またはｎ型材料層のいずれかの中に形成された閉じ込め構造（２０）を備える。 - 特許庁

On an n-type GaAs substrate 501, an n-type GaAs collector layer 502, a p-type GaAs base layer 503, a p-type GaNAs diffusion-preventing layer 504, an n-type AlGaAs emitter layer 505, and an n-type GaAs contact layer 506 are laminated in order through crystal growth.例文帳に追加

ｎ型ＧａＡｓ基板５０１上に、ｎ型ＧａＡｓコレクタ層５０２、ｐ型ＧａＡｓベース層５０３、ｐ型ＧａＮＡｓ拡散防止層５０４、ｎ型ＡｌＧａＡｓエミッタ層５０５、ｎ型ＧａＡｓコンタクト層５０６が結晶成長によって順に積層されて構成されている。 - 特許庁

An n+-type drain diffused region 2 is formed in an n-type semiconductor layer 1 on an insulating layer 11; and a drift region 1a, a p-type well diffused region 4, an n+-type source diffused layer 3 and a n+-type base diffused region 9 are formed so as to surround the diffused region 2.例文帳に追加

絶縁層１１上のｎ形半導体層１内に、ｎ^+形ドレイン拡散領域２が形成され、ドリフト領域１ａ、ｐ形ウェル拡散領域４、ｎ^+形ソース拡散領域３、ｐ^+形ベース拡散領域９がｎ^+形ドレイン拡散領域２を囲むように形成されている。 - 特許庁

A pin photodiode is formed by laminating an n-InP layer 22, an I-InGaAs layer 24, and an n-InP layer 26 on an n-InP substrate 20 and forming p-type diffusion areas 28 by diffusing Zn in the n-InP layer 26.例文帳に追加

ｎ−ＩｎＰ基板２０上に、ｎ−ＩｎＰ層２２，ｉ−ＩｎＧａＡｓ層２４，ｎ−ＩｎＰ層２６が積層され、ｎ−ＩｎＰ層２６内にＺｎが拡散されてｐ型拡散領域２８が形成され、ｐｉｎフォトダイオードが作られている。 - 特許庁

An n-type InP buffer layer 22, a reflector layer 23, an i-type InGaAs photo-absorption layer 24, and an n-type InP cap layer 28 are laminated on an n-type InP substrate, and zinc(Zn) is diffused in the n-type InP cap layer 28 to form a p-type diffusion region 32 as a photo-receiving portion.例文帳に追加

ｎ−ＩｎＰ基板２０上に、ｎ−ＩｎＰバッファ層２２，反射鏡層２３，ｉ−ＩｎＧａＡｓ光吸収層２４，ｎ−ＩｎＰキャップ層２８が積層され、ｎ−ＩｎＰキャップ層２８内に亜鉛（Ｚｎ）が拡散されて、受光部となるｐ型拡散領域３２が形成されている。 - 特許庁

This method for producing an allylated ketone, comprising allylating a ketone or an N-acylhydrazone with a boron-containing allylating agent represented by formula XXXIX (wherein, R^3 is H or an aliphatic hydrocarbon group), is characterized by using monvalent or zero-valent indium in an amount of 1 to 50 mol% based on the ketone or the N-acylhydrazone as a catalyst.例文帳に追加

式XXXIX（式中、Ｒ^３は水素原子又は脂肪族炭化水素基）で表される、ホウ素を含むアリル化剤によってケトン又はN-アシルヒドラゾンをアリル化するアリル化ケトンの製造方法であって、ケトン又はN-アシルヒドラゾンに対し１〜５０mol%の１価又は０価のインジウムを触媒として用いる。 - 特許庁

An evaluation function J corresponding to an error edq(n+2) between the prediction currents ide(n+2) and iqe(n+2) and command currents idr and iqr is computed in step S20, and a minimum evaluation function J is used in the voltage vector V(n+1) at the next time in steps S24 and 26.例文帳に追加

そして、ステップＳ２０において、予測電流ｉｄｅ（ｎ＋２），ｉｑｅ（ｎ＋２）と指令電流ｉｄｒ，ｉｑｒとの誤差ｅｄｑ（ｎ＋２）に応じた評価関数Ｊを算出し、ステップＳ２４，２６において、評価関数Ｊが最小となるものを次回の電圧ベクトルＶ（ｎ＋１）とする。 - 特許庁

An n^--type semiconductor region 2 is formed on a p-type semiconductor substrate 1, and an n^+-type semiconductor region 4 with high impurity concentration is formed in the n^--type semiconductor region 2, and then a p^+-type semiconductor region 5 with high impurity concentration is formed in the vicinity of the n^--type semiconductor region 2 in two dimensional manner.例文帳に追加

ｐ型の半導体基板１にｎ^−型半導体領域２が形成され、高不純物濃度のｎ^＋型半導体領域４がｎ^−型半導体領域２内に形成され、ｎ^−型半導体領域２の平面的に周囲の位置に高不純物濃度のｐ^＋型半導体領域５が形成されている。 - 特許庁

In Fig.(a) and Fig.(b) being an equivalent circuit thereof, p-diffusion is carried out in an n-well (n-type well) 220 of a p-type substrate 210 to form p-n-p structures 230 and 240 (refer to right and left rectangles in the well) by utilizing the p-type substrate under the n-well 220.例文帳に追加

（ａ）とその等価回路である（ｂ）において、ｐ型基板２１０のｎ−ｗｅｌｌ（ｎ型ウエル）２２０内にｐ拡散を行い、ｎ−ｗｅｌｌ２２０の下のｐ型基板を利用してｐ−ｎ−ｐ構造２３０，２４０(ウエル内の左と右の長方形参照）を作る。 - 特許庁

A diode 40 is structured by laminating in the order an n-type silicon carbide layer 14, an n-type silicon layer 16, and a p-type silicon layer 18 on an n+ silicon carbide substrate 12.例文帳に追加

ダイオード４０は、ｎ^+型シリコンカーバイド基板１２上に、ｎ型シリコンカーバイド層１４、ｎ型シリコン層１６、ｐ型シリコン層１８が順に積層された構造をしている。 - 特許庁

Arsenic ion implantation 13 is conducted to a source-drain contact aperture of an N-channel MOS transistor, and ion implantation layers 14 are formed in an N^+ source layer 9 and an N^+ drain layer 10.例文帳に追加

本発明では、ＮｃｈＭＯＳトランジスタのソース・ドレインコンタクト開口部に砒素イオン注入１３を行い、Ｎ^＋ソース層９及びＮ^＋ドレイン層１０内にイオン注入層１４を形成する。 - 特許庁

The N-type semiconductor region 13 is formed simultaneously with the formation of an n^- impurity region and an n^+ impurity region of a transistor in an element-forming region 4.例文帳に追加

そのＮ型半導体領域１３は、素子形成領域４にトランジスタのｎ-不純物領域およびｎ+不純物領域を形成する際に同時に形成されている。 - 特許庁

An n-type etching stop layer 2 is provided on an n-type semiconductor substrate 1, and an n-type stripe-like ridge layer 3 is formed partly in the stop layer 2.例文帳に追加

ｎ形の半導体基板１上にｎ形のエッチングストップ層２が設けられ、そのエッチングストップ層２上の一部にｎ形のストライプ状リッジ層３が形成されている。 - 特許庁

In the chemical Formula (1), R is an (N,N-disubstituted)arylamine group; Q contains an aromatic hydrazone linking group; Y contains a bridging group between R-Q- groups; and n is an integer between 2 and 6.例文帳に追加

この化学式（Ｉ）で，Ｒは（Ｎ，Ｎ−二置換された）アリールアミン基であり，Ｑは芳香族ヒドラゾン連結基を含み，ＹはＲ−Ｑ−基間に架橋基を含み，また，ｎは２〜６の整数である。 - 特許庁

A semiconductor substrate in which an n-AlGaAs layer and an n-GaAs layer are laminated on an n+GaAs layer constituting a channel area and whose main surface has a (100) plane, is prepared.例文帳に追加

チャネル領域を構成するｎ＋ＧａＡｓ層上に、ｎ−ＡｌＧａＡｓ層及びｎ−ＧａＡｓ層が積層された、主表面が（１００）面の半導体基板を用意する。 - 特許庁

An index volume recording part 130 estimates the size of each N-character index (integer of N≥1) set as an object of generation in an N-character index generation definition information table 192.例文帳に追加

索引容量記録部１３０はＮ文字索引生成定義情報テーブル１９２に生成対象として設定されている各Ｎ（１以上の整数）文字索引のサイズを推定する。 - 特許庁

An n-well 103 is formed, as an individual electrode, beneath the LOCOS and an n+ layer 104 is formed at a part on the surface of the n-well in order to decrease the resistance.例文帳に追加

ＬＯＣＯＳの下層には個別電極としてｎウェル１０３が形成されており、ｎウェルの表面の一部分には抵抗を低減するため、ｎ＋層１０４が形成されている。 - 特許庁

In the surface area of an N-type drain drift region 20, an N^+- type drain region 17 and a P-type well region 18 surrounding an N^+-type source region are formed.例文帳に追加

Ｎ形ドレインドリフト領域２０の表面領域にＮ^＋型のドレイン領域１７と、Ｎ^＋形のソース領域を包囲するＰ形のウェル領域１８を形成する。 - 特許庁

An n+ substrate 12, an(n)drift region 14, a p-channel region 16, an n+ source region 17, a trench gate 18, a source electrode 22 are formed on a drain electrode 10 in order.例文帳に追加

ドレイン電極１０上に、順次ｎ＋基板１２、ｎドリフト領域１４、ｐ−チャネル領域１６、ｎ＋ソース領域１７、トレンチゲート１８、及びソース電極２２を形成する。 - 特許庁

The nitride semiconductor element comprises a substrate 1, and a nitride semiconductor laminate structure portion 2 formed by laminating an n^+-type GaN layer 3, an n^--type GaN layer 4, a p-type GaN layer 5, and an n^+-type GaN layer 6 in order.例文帳に追加

窒化物半導体素子は、基板１と、ｎ^＋型ＧａＮ層３、ｎ^−型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ^＋型ＧａＮ層６が順に積層されてなる窒化物半導体積層構造部２とを備えている。 - 特許庁

In the semiconductor device, an MOSFET (Metal Oxide Semiconductor Field-Effect Transistor) includes an n-type drift layer 2 formed on an n-type substrate 1 of silicon carbide, and a p-type body layer 3 selectively formed on the n-type drift layer 2.例文帳に追加

ＭＯＳＦＥＴは、炭化珪素のｎ型基板１上に形成されたｎ型ドリフト層２と、ｎ型ドリフト層２の上部に選択的に形成されたｐ型ボディ層３とを有する。 - 特許庁

An (n)th Maxwell term correcting pulse MTCPn is added before a reversal RF pulse RF180 of an (n)th shot in a pulse sequence of an EPI method of a single echo N shot.例文帳に追加

ＩエコーＮショットのＥＰＩ法のパルスシーケンスにおける第ｎショットの反転ＲＦパルスRF180の前に、第ｎマクスウェル項補正パルスMTCPｎを付加する。 - 特許庁

When an N-th (N is an arbitrary value from 1 to P) sub-counter, in the 1st to Pth sub-counters, completely counts the predetermined M clocks, the other sub-counters are initialized all or at least an (N+1)th sub-counter is initialized.例文帳に追加

そして、第１〜第Ｐのサブカウンタのうち第Ｎ（Ｎは１〜Ｐの任意の値）のサブカウンタが所定数Ｍのカウント終了時に、他の全てのサブカウンタを初期化、または、少なくとも第Ｎ＋１のサブカウンタを初期化する。 - 特許庁

An area boundary correction unit 33 corrects an area boundary based on general motion characteristics, and an N value calculation unit 34 determines the maximum MB size (N×N) for each area based on encoding results in nearby screens.例文帳に追加

エリア境界補正部３３は、大局的な動き特性によりエリア境界の補正を行い、Ｎ値算出部３４は近傍画面の符号化結果に基づいてエリア毎の最大ＭＢサイズ（Ｎ×Ｎ）を決定する。 - 特許庁

The element part of semiconductor device 1 comprises an n+ type semiconductor substrate 11; an n- type drift layer 12; a p- type base layer 13; and an n+ type source layer 14 or a p+ type contact layer 15 selectively formed in turn.例文帳に追加

実施形態によれば、半導体装置１の素子部は、ｎ＋型半導体基板１１、ｎ−型ドリフト層１２、ｐ−型ベース層１３、及び選択的形成のｎ＋型ソース層１４またはｐ＋型コンタクト層１５を順に有する。 - 特許庁

This solution comprises an N-acylglutamate and water, wherein the N-acylglutamate is a salt of 1 mol of an N-acylamino acid with 0.35-0.9 mol of a counter ion being a mixture containing potassium and sodium in an equivalent ratio of 20/1 to 1/5.例文帳に追加

Ｎ−アシルアミノ酸の対イオンとしてカリウムとナトリウムの混合物を当量比率２０／１〜１／５で用いてなる界面活性剤水溶液。 - 特許庁

To provide a method for purifying an N-alkylmaleimide capable of easily and effectively removing an N-alkylaminosuccinic anhydride which is an impurity contained in N-alkylmaimides.例文帳に追加

本発明は、Ｎ−アルキルマレイミド類に含まれる不純物であるＮ−アルキルアミノ無水コハク酸を簡便に効率よく除去することができるＮ−アルキルマレイミド類の精製方法を提供する。 - 特許庁

On a silicon substrate 1 formed with an n^--type epitaxial layer 2 on the front surface, a channel region 14 having a p^--conductivity type and an n^+-region 18 having an n^+-conductivity type are stacked in this order.例文帳に追加

表面に導電型がＮ^−型のエピタキシャル層２が形成されたシリコン基板１上に、導電型がＰ^−型のチャネル領域１４および導電型がＮ^＋型のＮ^＋領域１８が積層された状態とされる。 - 特許庁

In this case, where N is a natural number, an oscillation frequency f(DD) of the internal oscillator 11 is set to be higher than an N-fold value of the comparing frequency f(COMP) and lower than an (N+1)-fold value.例文帳に追加

ここで、Ｎを自然数としたときに、内部発振器１１の発振周波数ｆ（DD）が比較周波数ｆ（COMP）のＮ倍より高くＮ＋１倍より低くなるようにする。 - 特許庁

An overvoltage protection circuit 2A comprises a rectifier element D10, and switching elements NM_1-NM_n from a first stage to an n-th stage (n is an integer of 2 or more) connected in parallel with each other.例文帳に追加

過電圧保護回路２Ａは、整流素子Ｄ１０と、互いに並列に接続された第１段から第ｎ段（ｎは２以上の整数）のスイッチング素子ＮＭ_１〜ＮＭ_ｎとを備える。 - 特許庁