「p- type」に関連した英語例文の一覧と使い方(181ページ目) - Weblio英語例文検索

Thus, an ohmic contact characteristic with the p-type clad layer is improved, it is possible to enhance wire bonding efficiency and an yield upon the packaging of the light-emitting device, and the luminous efficacy of the device and a device lifetime can be enhanced by low non-contacting resistance and excellent current-voltage characteristics.例文帳に追加

これにより、ｐ型クラッド層とのオーミック接触特性が改善され、発光素子のパッケージング時にワイヤボンディング効率及び収率を高めることができ、低い非接触抵抗と優秀な電流−電圧特性とにより素子の発光効率及び素子寿命を向上させうる。 - 特許庁

In the outer circumferential region of the linear part in the anode region which touches the linear part, a high concentration region and a low concentration region having the p-type impurity concentration lower than that of the high concentration region are formed to appear repeatedly when viewed along the outer line of the anode region.例文帳に追加

アノード領域のうちの前記直線部に接する直線部外周領域には、高濃度領域と、高濃度領域よりもｐ型不純物濃度が低い低濃度領域が、アノード領域の外周線に沿って視たときに繰り返し出現するように形成されている。 - 特許庁

A silicon layer 103 is patterned using a preparation method similar to a conventional one utilizing a well-known lithographic technique and etching technique, after forming a p-type silicon layer 132 and a germanium layer 107 in one part of the silicon layer 103, so as to form a silicon core 131.例文帳に追加

シリコン層１０３上の一部にｐ型シリコン層１３２およびゲルマニウム層１０７を形成した後で、よく知られたリソグラフィ技術とエッチング技術を利用した従来と同様な作製方法を用いてシリコン層１０３をパターニングし、シリコンコア１３１を形成する。 - 特許庁

Parasitic deposits are controlled in a deposition system (100) for depositing a film on a substrate (20), the deposition system of the type defining a reaction chamber for receiving the substrate and including a process gas (P) in the reaction chamber and an interior surface contiguous with the reaction chamber.例文帳に追加

基板（２０）上に膜を堆積させるための堆積システム（１００）において、寄生堆積物を制御し、その型の堆積システムは、基板を収容するための反応室を画定し、および反応室の中のプロセスガス（Ｐ）および反応室と隣接する内部表面を含む。 - 特許庁

Firstly, strain energy in the P-type region as the base is fixed in a minimum state and secondly, a linear defect region is provided nearby an element which may cause a problem to adsorb interstitial silicon produced in an important junction part of the element by the defect IG capability.例文帳に追加

１つ目は下地となるＰ型領域内の歪エネルギーを最小の状態で固定化することで、２つ目は問題となる素子の近傍に線状欠陥領域を設け、素子の重要な接合部中に発生している格子間シリコンを欠陥のＩＧ能力で吸着せしめる。 - 特許庁

Next, a fourth film (second film) 313 and a resist film 314 are formed on the substrate 301, and the substrate 301 is doped with p-type impurities through the fourth film (second film) 313 formed on an opening bottom except a part formed on an opening side wall by using the films 313 and 314 as a mask.例文帳に追加

次に、基板３０１上に第４膜(第２膜）３１３とレジスト膜３１４とを形成し、これらをマスクに用いて開口部側壁に形成された部分を除く開口部底部に形成された第４膜（第２膜）３１３を通して基板３０１にｐ型不純物を導入する。 - 特許庁

The p-type thermoelectric conversion material is a compound which has the Heusler structure as the main phase, and is expressed by Fe_xAl_yV_100-x-y (where, 41≤x≤49, 26≤y≤39), wherein the compounds having the total valence number of 23.2-24.8 are excluded.例文帳に追加

実施形態のｐ型熱電変換材料は、ホイスラー構造を主相とし、Ｆｅ_ｘＡｌ_ｙＶ_１００−ｘ−ｙ（ただし、４１≦ｘ≦４９、２６≦ｙ≦３９で表される化合物であり、前記化合物の総価電子数が２３．２〜２４．８のものを除くことを特徴とする。 - 特許庁

The conductive bonding layer 121 is formed so as to be embedded in the groove 114b of the semiconductor laser element portion 110 and to be embedded in a space from the ridge portion 114a and the support portion 114c of the semiconductor laser element portion 110 to the p-type Ge substrate 100.例文帳に追加

そして、導電性接着層１２１は、半導体レーザ素子部１１０の溝部１１４ｂを埋め込むとともに、半導体レーザ素子部１１０のリッジ部１１４ａおよび支持部１１４ｃと、ｐ型Ｇｅ基板１００との間の空間を埋めるように形成されている。 - 特許庁

This invention provides the metal compound which is a p-type metal having a work function of about 4.75-5.3 eV, preferably about 5 eV and comprises MO_xN_y stable to heat on the gate stack comprising the high-k dielectric and an interface layer, and a method for manufacturing the MO_xN_y metal compound.例文帳に追加

仕事関数が約４．７５から約５．３、好ましくは約５ｅＶであるｐ型金属であり、高ｋ誘電体とインタフェース層とを含むゲート・スタック上で熱に対して安定なＭＯ_ｘＮ_ｙを含む金属化合物、およびこのＭＯ_ｘＮ_ｙ金属化合物を製作する方法が提供される。 - 特許庁

The p-type MIS transistor includes a second gate insulating film 13b and a second gate electrode 14b which are sequentially formed on a second active region 10b in the semiconductor substrate 10, and a second side wall 16b formed on the side surface of the second gate electrode 14b.例文帳に追加

ｐ型ＭＩＳトランジスタは、半導体基板１０における第２の活性領域１０ｂ上に順次形成された第２のゲート絶縁膜１３ｂ及び第２のゲート電極１４ｂと、第２のゲート電極１４ｂの側面上に形成された第２のサイドウォール１６ｂとを備えている。 - 特許庁

The method for designing the semiconductor circuit device sets the distance SP04 from a central line 121 of an n-type region 106 for contact in an n-well 112 to an n-well end 101' in a cell comprising the n-well 112 and a p-well 113 to the ditance without the transistor coming under the influence of a resist.例文帳に追加

Ｎウェル１１２およびＰウェル１１３を備えたセルにおいて、Ｎウェル１１２内のコンタクト用Ｎ型領域１０６の中心線１２１からＮウェル端１０１’までの距離ＳＰ０４をトランジスタがレジストからの影響を受けないだけの距離に設定する。 - 特許庁

The light-receiving part 3 consists of a P-type single crystal silicon film, and is constituted of a buried layer 13 buried between the substrate 11 and the layer 12, and a diffused layer 14 which is exposed on the surface of the layer 12 and at the same time is formed in such a way as to communicate with the layer 13.例文帳に追加

受光部３はｐ型単結晶シリコンからなり、基板１１とエピタキシャル層１２との間に埋設された埋込層１３と、エピタキシャル層１２の表面に露出するとともに埋込層１３に連通して形成された拡散層１４とから構成されている。 - 特許庁

PN inversion is performed by annealing P-type silicon monocrystal, doped with a group 13 atom having a true resistivity between or equal to 1 Ωcm and 100 Ωcm, so that the silicon member, having a resistivity between or equal to 0.1 Ωcm and 100 Ωcm, is manufactured.例文帳に追加

真性抵抗率が１Ω・ｃｍ以上１００Ω・ｃｍ以下の１３族原子がドープされたＰ型シリコン単結晶を、３００℃以上５００℃以下でアニール処理することによりＰ／Ｎ反転させて、抵抗率が０．１Ω・ｃｍ以上１００Ω・ｃｍ以下であるシリコン部材を製造する。 - 特許庁

The gas sensors are each formed by forming FET using a semiconductor substrate, a gate-control-type p-n junction diode, or the gate area of a Schottky diode or a conductive oxyacid salt and collector or a solid electrolyte, conductive oxyacid salt, and collector on a rectification barrier electrode.例文帳に追加

本発明のガスセンサは、半導体基板を用いたFET、ゲート制御型ｐｎ接合ダイオード、あるいはショットキーダイオードのゲート領域あるいは整流障壁電極上に導電性酸素酸塩と集電体、あるいは固体電解質と導電性酸素酸塩と集電体を形成することからなる。 - 特許庁

The high nitrogen concentration preventing boron contained in a gate electrode 106b of the p-type transistor from diffusing, and halogens contained in the gate insulating film increase the conductance of the transistor, resulting in enhanced reliability for hot-carrier injection.例文帳に追加

ゲート絶縁膜に窒素濃度が１×１０^20(／ｃｍ^3)以上含まれるためにｐ型トランジスタのゲート電極に含まれるボロンがチャネルに拡散せず、ゲート絶縁膜にパロゲン元素が含まれるため、トランジスタのコンダクタンスが増大し、ホットキャリア注入に対する信頼性が向上する。 - 特許庁

In the forming method of p-type telluride zinc by reacting zinc material gas, telluride material gas and doping gas through an organic metal vapor phase growth method, dimethyl zinc is supplied as the zinc material gas, diethyl tellurium is supplied as the tellurium gas and triethyl arsenide is supplied as the doping gas to grow.例文帳に追加

有機金属気相成長法によって亜鉛原料ガス、テルル原料ガスおよびドーピングガスを反応させてｐ型のテルル化亜鉛を形成する方法において、亜鉛原料ガスとしてジメチル亜鉛、テルル原料ガスとしてジエチルテルル、およびドーピングガスとしてトリエチル砒素を供給して成長させる。 - 特許庁

Furthermore, when a structure compounding a P-N junction and a Schottky junction is employed by further providing an anode electrode making Schottky connection with the n-type layer 1, such an effect as the voltage can be reduced when the current rises can be attained through Schottky junction.例文帳に追加

さらには、ｎ型層１とショットキー接続されるアノード電極をさらに設けることによって、Ｐ−Ｎ接合とショットキー接合とが複合してなる構造とすることで、ショットキー接合に由来する、電流立ち上がり時の電圧を小さくできるという効果も併せて得ることができる。 - 特許庁

The semiconductor device having a capacitor comprises a storage node 4 and a cell plate 6 disposed oppositely while sandwiching a capacitor dielectric layer 5 wherein at least any one of the storage node 4 and the cell plate 6 are formed to have a mixed crystal layer of SiGe containing p-type impurities.例文帳に追加

本発明のキャパシタを有する半導体装置は、キャパシタ誘電体層５を挟んで互いに対向するストレージノード４およびセルプレート６を有し、そのストレージノード４およびセルプレート６の少なくともいずれかは、ｐ型不純物を含むＳｉＧｅの混晶層を有するように形成されている。 - 特許庁

The p-type nitride semiconductor layer includes a layered structure wherein a layered structure comprising a first nitride semiconductor layer 8b having a three-dimensional island structure and a second nitride semiconductor layer 8a formed covering the first nitride semiconductor layer is formed repeatedly a plurality of times.例文帳に追加

ｐ型窒化物半導体層は、三次元島構造を有する第１窒化物半導体層８ｂと、第１窒化物半導体層を覆って形成された第２窒化物半導体層８ａとの積層構造が、複数周期繰り返し形成された積層体構造を有する。 - 特許庁

The lattice mismatch of +1.0×10^-3 or over and +2.0×10^-3 or below exists between the embedded layer 16 and the p-type clad layer 14, a compressive stress is applied to an active layer 13, and a compressive strain is caused in advance in the active layer 13.例文帳に追加

埋め込み層１６とｐ型クラッド層１４との間には、＋１．０ｘ１０^-3以上、＋２．０ｘ１０^-3以下の範囲の格子不整合が生じており、これにより活性層１３に対して圧縮応力が加わり、活性層１３には予め圧縮歪みが生じている。 - 特許庁

This deals with a translucent positive electrode for a compound semiconductor light-emitting element of a gallium nitride series that is composed of a contact metal layer contacting a p-type semiconductor layer, and an electric current diffusion layer provided with a bonding pad and a part of the contact metal layer whose electric conductivity is equal to or larger than that of the contact metal layer.例文帳に追加

ｐ型半導体層に接するコンタクトメタル層、ボンディングパッドおよび該コンタクトメタル層上の一部に設けられ、その導電率がコンタクトメタル層以上の値である電流拡散層からなることを特徴とする窒化ガリウム系化合物半導体発光素子用透光性正極。 - 特許庁

To provide a BRS laser and a method for manufacturing the BRS laser, in which, an active layer is protected from diffusion of P-type impurities which come from not only a wall face on both sides of a ribbon, namely upper and bottom wall faces of the ribbon, but also a sideward wall face connected to the upper and bottom wall faces.例文帳に追加

リボンの両側の壁面、すなわちリボンの上部および底部壁面だけでなく、上部および底部壁面に接続する側方壁面からも来るｐ型不純物の拡散から、活性層がさらに保護されるＢＲＳレーザ、および、ＢＲＳレーザの製造方法を提供する。 - 特許庁

Consequently, zinc as a p-type impurity can be prevented from being activated and diffused up to an active layer 15 to make the active layer 15 operate as a non-luminescence center, and the dosage of zinc can be increased to 2×10^18/cm^3 to 3×10^18/cm^3.例文帳に追加

これにより、ｐ型不純物である亜鉛が活性化されて活性層１５にまで拡散して活性層１５が非発光センター化するのを防ぐことができると共に、亜鉛のドープ量を２×１０^18／ｃｍ^3 以上３×１０^18／ｃｍ^3 以下の範囲まで増加させることができる。 - 特許庁

The source electrode 31 extends on an internal wall surface of a groove 27, formed by digging a portion of the active layer 25 which forms the source electrode 31 from the top surface side of the active layer 25 to a depth reaching a P-type silicon substrate 21, from the top surface side to a position where it comes into contact with the silicon substrate 21.例文帳に追加

ソース電極３１は、能動層２５におけるソース電極３１を形成する部分を、能動層２５の表面側からＰ型のシリコン基板２１に達する深さまで掘った溝２７の内壁面に、その表面側からシリコン基板２１と接触する位置まで延びている。 - 特許庁

A DMOS (double diffused metal oxide semiconductor) transistor 23 and the pn junction diode 22a are formed on one SOI layer 13b surrounded by trench separation 15 in a shape that they are insulated electrically by a p-type diffusion layer 20 formed in a state of being levitated electrically on the SOI layer 13b surrounded by the trench separation 15.例文帳に追加

トレンチ分離１５で囲まれた１つのＳＯＩ層１３ｂには、ＤＭＯＳトランジスタ２３と温度検出用ＰＮ接合ダイオード２２ａとが、電気的に浮いた状態で形成されるＰ型拡散層２０によって電気的に絶縁される形で形成されている。 - 特許庁

A second light-emitting diode chip 3 is so directed that the light therefrom is extracted on the same side as the first light-emitting diode chip 2, and is laminated in the non-light-emitting region A wherein the p-type semiconductor layer 6 is removed on the light extracting surface in the first light-emitting diode chip 2.例文帳に追加

第２の発光ダイオードチップ３は、第１の発光ダイオードチップ２と同じ側に光を取出す向きに向けられ、第１の発光ダイオードチップ２において光を取出す面上でｐ型半導体層６が除去されている非発光領域Ａ内に積み重ねられている。 - 特許庁

In this case, the specific resistance of the nitride semiconductor substrate is 0.5 Ωcm or less, and the side of the p-type Al_xGa_1-xN layer 5 is mounted face-down, and the light is emitted from the second main surface 1a that is opposite to the first main surface of the nitride semiconductor substrate.例文帳に追加

この発光装置では、窒化物半導体基板の比抵抗が０．５Ω・ｃｍ以下であり、ｐ型Ａｌ_xＧａ_1-xＮ層５の側をダウン実装し、窒化物半導体基板の第１の主表面と反対側の主表面である第２の主表面１ａから光を放出する。 - 特許庁

At a source-terminating part, a sectorial region 14 which does not form the extension drain region is formed so as to surround the source region 2, in order to prevent the concentration of an electric field and further a region 15 which does not inject a p-type embedded region is formed so as to be overlapped with the sector form region 14.例文帳に追加

ソース終端部では、電界の集中を防ぐためソース領域２を取り囲むように延長ドレイン領域を形成しない扇形の領域１４が、さらに、扇形の領域１４と重なるようにＰ型埋め込み領域を注入しない領域１５が形成されている。 - 特許庁

The light-emitting element 20 also includes an ohmic contact layer 27a formed on the p-type nitride semiconductor layers 26, a light-transmitting conductive oxide layer 27b formed on the ohmic contact layer 27a, and a high-reflective metal layer 27c formed on the light-transmitting conductive oxide layer 27b.例文帳に追加

上記ｐ型窒化物半導体層上に形成されたオーミックコンタクト層２７ａと、上記オーミックコンタクト層の上に形成された光透過性の伝導性酸化物層２７ｂと、上記光透過性の伝導性酸化物層上に形成された高反射性の金属層２７ｃを有する。 - 特許庁

Each of the field-effect transitor cells 20 has a structure of a MOSFET and a drain region 2 and a source region 3 are formed on the main surface of the P-type silicon substrate 1 with spacing and a gate electrode 16 is formed on the channel part 4 between both regions 2, 3 through a gate insulating film 5.例文帳に追加

各電界効果型トランジスタセル２０は、ＭＯＳＦＥＴの構造を有し、ｐ形シリコン基板１の主表面側にドレイン領域２とソース領域３とが離間して形成され、両領域２，３間のチャネル部４上にゲート絶縁膜５を介してゲート電極１６が形成されている。 - 特許庁

A conductive region as a carrier collecting region can be formed deeper by providing a p-well 108 of the same conductivity type as a collector region 110 in the region just under the collector region 110, and thereby the region can be increased for collecting carriers released from an emitter region 112.例文帳に追加

コレクタ領域１１０の直下の領域にコレクタ領域１１０と同じ導電型を有するＰウェル１０８を設けることによって、キャリア収集領域となる導電領域を深くし、エミッタ領域１１２から放出されるキャリアを収集することが可能な領域を増大させた。 - 特許庁

To provide a manufacturing method for activating and forming a second principal surface side p+ collector layer 8 of a substrate by a low temperature heat treatment (anneal furnace) which does not detrimentally affect the existence of the metallic film of a first principal surface side gate and the emitter electrode of the substrate in an n-type semiconductor substrate 7.例文帳に追加

ｎ型半導体基板７における該基板の第１主面側ゲート及びエミッタ電極の金属膜の存在に対し、悪影響を及ぼさない低温熱処理（アニール炉）による該基板の第２主面側ｐ^＋ コレクタ層８を活性化し形成する製造方法を提供する。 - 特許庁

The high glossiness transparent toner (HC) or the low glossiness transparent toner (LC) is selected by a control part in accordance with the measured glossiness, and the see-through toner image for the see-through image is formed with the selected transparent toner, so that the see-through image can be discriminated, irrespective of the type of the recording material P.例文帳に追加

この光沢度に応じて制御部によって高光沢透明トナー（ＨＣ）か低光沢透明トナー（ＬＣ）かを選択し、選択された透明トナーによって、透かし画像用の透明トナー像を形成することで、記録材Ｐの種類に拘わらず、透かし画像の判別が可能となる。 - 特許庁

Additionally, a silicide layer 19 whose one end and the other come into contact with the n^+- and p-type semiconductor regions 13 and 12, respectively, is formed on the surface of the semiconductor substrate 11 opposite to a contact hole 18 along the thickness direction of the semiconductor substrate 11.例文帳に追加

さらに、半導体基板１１の厚さ方向に沿って、一端部がｎ＋型半導体領域１３に接触し、他端部がｐ型半導体領域１２に接触するシリサイド層１９がコンタクト孔１８に対向する半導体基板１１表面に形成されている。 - 特許庁

The cell comprises a substrate 11, a first electrode layer 12 laminated on the substrate 11 one by one from the substrate 11 side, a p-type semiconductor layer 13, a layer A15 and a second electrode layer 16, and produces photovoltaic force by light projected from the second electrode layer 16 side.例文帳に追加

基板１１と、基板１１上に基板１１側から順に積層された第１の電極層１２、ｐ形半導体層１３、層Ａ１５および第２の電極層１６とを含み、第２の電極層１６側から入射する光によって光起電力を発生する。 - 特許庁

Since an InP barrier layer 15 is p-type and acts as a potential barrier toward electrons, electron injection from the layer 16-1 is suppressed, and optical phase modulation based on an electrooptic effect is carried out by applying voltage to a core layer 13 in the state of little generation of a leak electric current.例文帳に追加

ＩｎＰバリア層１５はｐ形であり、電子に対するポテンシャルバリアとして働くので、層１６−１からの電子注入が抑制され、リーク電流の発生が少ない状態でコア層１３に電圧を印加して、電気光学効果に基づく光位相の変調を行うことができる。 - 特許庁

Channel stoppers 120 are formed at depth with fixed spaces formed with a p-type well layer from the surface of a semiconductor substrate 10, thereby forming routes B for flowing a part of overflow currents in the well layer to a ground GND from the surface of the substrate 10.例文帳に追加

チャネルストップ部１２０は、半導体基板１０の表面部からＰ型ウエル層３０と一定の間隔を有する深い位置にかけて形成され、Ｐ型ウエル層３０に流れるオーバーフロー電流の一部を半導体基板１０の表面側から接地部（ＧＮＤ）に流すルートを形成する。 - 特許庁

A gate insulating film 16 having a successively laminated three-layered structure composed of a first insulating film 16a of silicon oxide, a charge trapping film 16b of silicon nitride and a second insulating film 16c of silicon oxide, is formed on the p-type silicon semiconductor substrate 15.例文帳に追加

このようなｐ型シリコン半導体基板１５上に、シリコン酸化膜からなる第１絶縁膜１６ａ、シリコン窒化膜からなる電荷捕獲膜１６ｂ、およびシリコン酸化膜からなる第２絶縁膜１６ｃが順に積層された３層構造のゲート絶縁膜１６が形成される。 - 特許庁

A first insulating film 66a composed of a silicon oxide film, a charge-capturing film 66b composed of a silicon nitride film, and a second insulating film 66c composed of a silicon oxide film are then sequentially formed on the p-type silicon semiconductor substrate 65 thus forming a gate insulating film 66 of three-layer structure.例文帳に追加

このようなｐ型シリコン半導体基板６５上に、シリコン酸化膜からなる第１絶縁膜６６ａ、シリコン窒化膜からなる電荷捕獲膜６６ｂ、およびシリコン酸化膜からなる第２絶縁膜６６ｃが順に積層された３層構造のゲート絶縁膜６６が形成される。 - 特許庁

An adjustment mechanism 20 adjustable so that an addition result of the impedance and a resistor R3 becomes a resistance value R1 even when the manufacture dispersion occurs in a penetration current suppressing P channel type MOS transistor TR1 set up in a division resistor circuit 2 is provided.例文帳に追加

分割抵抗回路２内に設置した貫通電流の抑止用Ｐチャネル型ＭＯＳトランジスタＴＲ１に製造バラツキが生じたとしても、そのインピーダンスと抵抗Ｒ３の加算結果が抵抗値Ｒ１となるように調整可能な調整機構２０を設けたことを特徴とする。 - 特許庁

First metal wirings 10 and 14 of first and second transistors connected, respectively, with first and second gates 4 and 6 constituting a pair transistor are connected, with first and second P-type diffusion layers 7 and 11, respectively.例文帳に追加

ペアトランジスタを構成する第一のゲート電極４と第二のゲート電極６にそれぞれ接続している第一トランジスタの第一金属配線１０と第二トランジスタの第一金属配線１４が、それぞれ第一のＰ型拡散層７および第二のＰ型拡散層１１に接続された構成とする。 - 特許庁

In this photovoltaic element, an intermediate layer 17 formed in an atmosphere containing hydrogen at a concentration of ≤5 vol.% is provided between a second transparent conductive film 12-2 and a p-type semiconductor layer 13, so as to cover first and second transparent conductive layers 12-1 and 12-2.例文帳に追加

第２の透明導電膜１２−２とＰ型半導体層１３との間に、水素濃度１５体積％以下の雰囲気中において形成されてなる中間層１７を、第１の透明導電膜１２−１及び第２の透明導電膜１２−２を覆うようにして設ける。 - 特許庁

Further, the method includes the processes of: (c) dipping a surface of the SiO_2 film 3 in a catalyst liquid containing Pd ions to form an adhesion layer 4 of Pd on the surface of the SiO_2 film 3; and (d) forming the P-type electrode 5 in contact with the adhesion layer 4 to cover the ridge 2.例文帳に追加

そして、（ｃ）Ｐｄイオンを含む触媒液にＳｉＯ_2膜３表面を浸漬させて、Ｐｄからなる密着層４をＳｉＯ_2膜３表面上に形成する工程と、（ｄ）密着層４と接触して、リッジ２を覆うＰ型電極５を形成する工程とを備える。 - 特許庁

As shown in figure 1 (c), anode electrodes 4a and 4b are pressed and hit with the tips of a pair of probes PI and P2 so that a pulse current is applied between the anode electrodes 4a and 4b, forming an ohmic junction at the junction interface between a P-type semiconductor layer 3 and the anode electrodes 4a and 4b.例文帳に追加

図１(c)に示すように、アノード電極４ａ，４ｂに一対のプローブＰ１，Ｐ２の先端が押し当てられて、アノード電極４ａ，４ｂ間にパルス電流が印加されることにより、Ｐ型半導体層３およびアノード電極４ａ，４ｂの接合界面におけるオーミック接合が形成される。 - 特許庁

In addition, a gate electrode 21 for reading is provided on the surface of the p-type substrate 11 in a manner that at least a part thereof may be close to the periphery of an image formation area 13b is constant wherein a distance from the central part 13a of the embedded photodiode 13.例文帳に追加

また、Ｐ型基板１１の表面上には、少なくとも一部が、埋め込みフォトダイオード１３の中心部１３ａからの距離が一定とされる結像領域１３ｂの外周部に近接するようにして配置された読み出し用ゲート電極２１が設けられている。 - 特許庁