「p- type」に関連した英語例文の一覧と使い方(184ページ目) - Weblio英語例文検索

The GaN-based semiconductor element 1 has the gate insulating film 17 formed between a channel layer 14 laminated over a substrate 11 via a buffer layer 13 and made of a p-type GaN-based compound semiconductor, and a gate electrode G, wherein the gate insulating film 17 is an SiO_2 film formed by a normal-pressure CVD method.例文帳に追加

基板１１上にバッファ層１３を介して積層されたｐ型のＧａＮ系化合物半導体からなるチャネル層１４とゲート電極Ｇとの間にゲート絶縁膜１７が形成されたＧａＮ系半導体素子１において、ゲート絶縁膜１７が、常圧ＣＶＤ法により成膜されたＳｉＯ_2膜である。 - 特許庁

This small type electronic equipment is provided with a backup part 1B supported by a support S when a flexible board 2 is soldered, and a positioning hole 1h, where a fixing pin P is inserted, is provided on the region where the flange 3F and the rib 3R of a shield case 3 comes in contact.例文帳に追加

本発明に関わる小型電子機器は、その基板１における、フレキシブル基板２をハンダ付けする際にサポートＳにより支持されるバックアップ部１Ｂ、およびフレキシブル基板２との位置決めを行うべく固定ピンＰの挿通される位置決め孔１ｈを、シールドケース３のフランジ３Ｆおよびリブ３Ｌが当接する領域に設けている。 - 特許庁

A short lifetime of a coordination region 10 is formed in the region striding the end part of an anode electrode 4 in the case where the electrode 4 is made to project within a semiconductor substrate 1 and in the region including the boundary part 6 between a p-type lightly doped anode region 2 and a lightly doped semiconductor layer 11, which are positioned in the depth direction of the substrate 1.例文帳に追加

ライフタイムの短い調整領域１０を、アノード電極４を半導体基板１内へ投影させた場合の電極端部を跨いだ領域で、かつ、基板深さ方向に位置する高濃度のｐ型アノード領域２と低濃度の半導体層１１との境界部６を含む領域に形成する。 - 特許庁

In the dropping type interfacing fabric, the fiber directions of its front and rear base interfacing fabrics 12a and 12b are made almost the same as that of the face side fabric 18, while the weft P of the front and rear additive interfacings 13a, 13b are sewed to the face side fabric 18 so that it may extend downward from the cutting line of the top sleeve.例文帳に追加

垂れ芯１１は、その前側および後側台芯１２ａ、１２ｂの繊維方向が、表生地１８の繊維方向とほぼ一致するように、また、前側および後側増芯１３ａ、１３ｂの緯糸Ｐは、袖山の裁断線２１から下向き方向に延びるように、表生地１８に縫着される。 - 特許庁

The surface concentration top region 14A of the p-type diffusion region 14 can be made comparatively high in impurity concentration because an opening is provided to a field oxide film 4 avoiding the gate electrode 6 and impurities are diffused by implanting impurity ions through the opening, and a surface leakage current occurring between itself and the source region and drain region of the adjacent MOS transistor can be restrained.例文帳に追加

Ｐ型拡散領域１４の表面濃度頂上領域１４Ａは、ゲート電極６と重ならずフィールド酸化膜４を開孔しイオン打ち込みによって拡散するため、比較的高濃度にすることができ、隣接したＭＯＳトランジスタのソース領域、ドレイン領域との表面リーク電流を抑制できる。 - 特許庁

To provide an organic EL element, having low drive voltage and its manufacturing method, while maintaining effect of improvement in the characteristics, such as service life and the like by preparing a layer, which contains a metal oxide of p-type semiconductor nature in contact with a positive electrode, related to the organic EL element which has a luminescence layer including an organic light-emitting substance.例文帳に追加

有機発光体を含む発光層を有する有機ＥＬ素子であって、ｐ型半導体性の金属酸化物を含む層を陽極に接して設けることによる寿命等の特性の向上という効果を維持しつつ、より駆動電圧の低い有機ＥＬ素子およびその製造方法を提供する。 - 特許庁

The cylinder type screen printer comprises a conveying belt 37 of a descent front side to convey a printing sheet P from a feeder 15 to a printing cylinder 20 in which a height of a conveying surface thereof is lower in height of an upstream end side at which the feeder 15 is disposed than that of a downstream side at which the cylinder 20 is provided.例文帳に追加

シリンダ型スクリーン印刷機において、印刷用紙Ｐをフィーダー１５から印刷シリンダー２０へと搬送する搬送ベルト３７の搬送面の高さを、フィーダー１５が配置されている上流端側の高さより、印刷シリンダー２０が設けられている下流側の高さの方が低くなるように前下がりの構成とする。 - 特許庁

To provide a compound semiconductor device including a FET in which a short-channel effect is suppressed and at the same time the gradation of pinch-off characteristics caused by the conduction of a p-type impurity in an area other than a channel is suppressed, and the leakage between adjacent elements is suppressed in the FET with a high-concentration and thin-layer active layer.例文帳に追加

高濃度で薄層の能動層を有するＦＥＴにおいて、ショートチャネル効果を抑制しつつ、チャネル以外のｐ型不純物伝導に起因するピンチオフ特性劣化の抑制及び隣接素子間のリークの抑制を実現したＦＥＴを含む化合物半導体装置を提供すること - 特許庁

The circuit 15 supplies the bias voltage VB by means of a current mirror circuit which uses a transistor M11 of the same p-channel type as that of the transistor M7 as a constant-current source and, at the same time, is set to have such a characteristic that the temperature characteristic of the bias voltage VB compensates the temperature characteristic of the threshold voltage VTP of the transistor M7.例文帳に追加

バイアス回路１５は、トランジスタＭ７と同じｐチャネル型のトランジスタＭ１１を定電流源とするカレントミラ−回路によってバイアス電圧ＶＢを供給するとともに、バイアス電圧ＶＢの温度特性がトランジスタＭ７のしきい値電圧ＶＴＰの温度特性を補償する特性に設定されている。 - 特許庁

The light absorption layer of the photodiode comprises a first semiconductor light absorption layer where a layer thickness WD is depleted, and a p-type neutral second semiconductor light absorption layer having a layer thickness of WA.例文帳に追加

フォトダイオードの光吸収層を、層厚Ｗ_Ｄの空乏化した第１の半導体光吸収層と、層厚Ｗ_Ａのｐ型中性の第２の半導体光吸収層とで構成し、Ｗ_ＡとＷ_Ｄの比率を、光吸収層内での全体のキャリア走行時間τ_ｔｏｔが最小となるように設定した。 - 特許庁

An MIS transistor includes a gate insulating film 101 formed on a principal surface of an MIS semiconductor substrate 100, a gate electrode 102 formed on the gate insulating film 101, and a p-type channel doped layer 103 formed beneath the gate electrode 102 in the semiconductor substrate 100.例文帳に追加

ＭＩＳ型トランジスタは、ＭＩＳ型の半導体基板１００の主面に形成されたゲート絶縁膜１０１と、該ゲート絶縁膜１０１の上に形成されたゲート電極１０２と、半導体基板１００におけるゲート電極１０２の下方に形成されたＰ型のチャネル拡散層１０３とを有している。 - 特許庁

To provide a process condition for stacking a clad layer comprising p-type aluminum-gallium nitride on light emitting layer comprising a group III nitride semiconductor containing In without deterioration of the crystal quality of the light emitting layer to form a group III nitride semiconductor light emitting element excellent in light emitting efficiency.例文帳に追加

Ｉｎを含むＩＩＩ族窒化物半導体からなる発光層上に、ｐ型の窒化アルミニウムガリウムからなるクラッド層を、発光層の結晶品質を劣化させることなく積層することが可能となるための条件を示し、発光効率に優れたＩＩＩ族窒化物半導体発光素子を提供する。 - 特許庁

Unlike conventional techniques wherein ion injection is performed using a resist mask provided at a predetermined distance d from an element separation region end, the resist mask is not misaligned and the distance d from the end of the element separation region 13 is made stable to stably form a p-type impurity region 133.例文帳に追加

素子分離領域端から所定の距離ｄだけ離れるように設けられたレジストマスクを用いてイオン注入ろ行う従来技術のようにレジストマスクの合わせずれが生じることなく、素子分離領域１３の端からの距離ｄを安定化させて、ｐ型不純物領域１３３を安定化して形成することができる。 - 特許庁

To independently form a grounding potential GND coming into contact with a P type isolation region surrounding an outer periphery of transistors constituting a cascode circuit, whereby a leakage to the input terminal side of a reception signal of a local oscillator signal component is suppressed to the minimum.例文帳に追加

ＩＣチップ小型化に伴い、ダブルバランストミキサ回路の上段部から下段部への局部発振器信号の漏洩経路として、配線を経由する従来のもの以外に、ダブルバランストミキサ部とカスコード部の間のＰ^+型分離領域が持つ寄生容量を経由するものの割合が高まり、ローカル漏洩特性が劣化する。 - 特許庁

Thus, the thickness of the gate insulating film 8 in the memory cell part is set to be larger than the thickness of the gate insulating film 9 in the peripheral circuit part, so that concentration of a p-type impurity region 4a in the memory cell part is lowered to reduce the junction leakage current.例文帳に追加

このようにメモリセル部内におけるゲート絶縁膜８の厚みを周辺回路部内におけるゲート絶縁膜９の厚みよりも大きく設定することにより、メモリセル部内におけるｐ型不純物領域４ａの濃度を低くすることが可能となり、接合リーク電流を低減することが可能となる。 - 特許庁

The charge transfer film 11 is interposed between the optical electrode 4 composed of a transparent conductive film 2 and the oxide semiconductor porous film 3 to form a composite structure comprising the charge transfer film 11, an inorganic p-type semiconductor, and a conduction assistant, the surface resistance being ≤3,000 Ω/.例文帳に追加

透明導電膜２と酸化物半導体多孔質膜３からなる光電極４と対極５との間に電荷移送膜１１を介在せしめ、この電荷移送膜１１を無機系ｐ型半導体と導電助剤からなる複合構造を有し、その表面抵抗が３０００Ω／ 以下である膜から構成する。 - 特許庁

The GaN-based semiconductor laser element comprises: a nitride semiconductor layer that is formed above an n-type GaN substrate 10 and includes an active layer 14; a stripe-shaped waveguide structure formed in the nitride semiconductor layer; and a p-side electrode 22 that is formed above the nitride semiconductor layer and has wire-bond regions 22a.例文帳に追加

このＧａＮ系半導体レーザ素子は、ｎ型ＧａＮ基板１０上に形成され、活性層１４を含む窒化物半導体層と、窒化物半導体層に形成されたストライプ状導波路構造と、窒化物半導体層上に形成され、ワイヤボンド領域２２ａを有するｐ側電極２２とを備えている。 - 特許庁

In this engine E provided with a piston P having a top surface T facing to a cylinder head CH, a central part of the top surface T has a recessed part DP forming a combustion chamber between the cylinder head CH and the central part, and Helmholtz type resonance cavities 2, 3, 4, 5, 6 are provided in the periphery of the recessed part DP of the top surface T.例文帳に追加

エンジンＥは、シリンダヘッドＣＨに対向する頂面Ｔを有するピストンＰを備えたエンジンＥにおいて、頂面Ｔの中央部はシリンダヘッドＣＨとの間に燃焼室を形成する凹部ＤＰを有し、頂面Ｔの凹部ＤＰの周囲にはヘルムホルツ型共鳴キャビティ２，３，４，５，６が設けられている。 - 特許庁

The wireless reception repeater 16 establishes an electric interface with the sensor line 12 through the sensor base 14, and when receiving an event signal showing an abnormal state from the wireless sensor 20, supplies notification currents to the sensor line 12 to cause a P type receiver 10 to issue a fire warning.例文帳に追加

無線受信用中継器１６は感知器ベース１４を介して感知器回線１２との間の電気的インターフェースを確立し、無線式感知器２０から異常を示すイベント信号を受信した際に、感知器回線１２に発報電流を流してＰ型受信機１０に火災警報を行わせる。 - 特許庁

The alkylbenzene derivative represented by p- ethylisopropylbenene, isopropylbenzene, n-propylbenzene and the like is obtained by feeding a mixed gas of an aromatic compound represented by benzene, ethylbenzene with an alkyl alcohol represented by ethanol and isopropanol and reacting them in the presence of H-type ZSM-5 zeolite having 70-400 silica alumina ratio.例文帳に追加

シリカアルミナ比７０以上４００以下のＨ型ＺＳＭ−５ゼオライトの存在下にベンゼン，エチルベンゼンで示される芳香族化合物とエタノール，イソプロパノールで示されるアルキルアルコールとの混合ガスを供給しつつ反応させて、パラエチルイソプロピルベンゼン，イソプロピルベンゼン，ノルマルプロピルベンゼン等で示されるアルキルベンゼン誘導体を得る。 - 特許庁

The semiconductor device has such an element integrated structure that a Zener diode (protection element) 2 for gate electrode protection against an overvoltage is connected to a DMOS transistor 1 in one element region E2 on one semiconductor substrate structure (P-type semiconductor substrate 10 having an epitaxial layer 11).例文帳に追加

この半導体装置は、一半導体基板構造（エピタキシャル層１１を有するＰ型半導体基板１０）上で過電圧に対するゲート電極保護のためのツェナダイオード（保護素子）２が一つの素子領域Ｅ２においてＤＭＯＳトランジスタ１に接続されて構成された素子一体化構造となっている。 - 特許庁

This novolac type phenolic resin is obtained by reacting phenols of which the composition is 20-70 wt.% m-cresol, 20-70 wt.% p-cresol and 1-20 wt.% 1-naphthol, with aldehydes comprising formaldehyde and/or para-formaldehyde, in the presence of an acidic catalyst.例文帳に追加

ノボラック型フェノール樹脂であって、フェノ−ル類の組成がメタクレゾール２０−７０重量％，パラクレゾール２０−７０重量％，１−ナフトール１−２０重量％で、アルデヒド類がホルムアルデヒド及び／又はパラホルムアルデヒドで、フェノ−ル類とアルデヒド類とを酸性触媒のもとで反応させて得られるノボラック型フェノール樹脂である。 - 特許庁

A method is for manufacturing a semiconductor device, including a semiconductor substrate forming a semiconductor element having a P-type semiconductor region on the rear face, and a rear electrode, having a first layer brought into contact with the rear face of the semiconductor substrate and a second layer brought into contact with the rear face of the first layer from a semiconductor wafer.例文帳に追加

裏面にＰ型の半導体領域を有する半導体素子が形成されている半導体基板と、半導体基板の裏面に接する第１層と、第１層の裏面に接する第２層とを有する裏面電極とを備えている半導体装置を、半導体ウェハから製造する方法。 - 特許庁

For reducing the cost of manufacturing an active matrix type display device, a monoconductive TFT (which is either a p-channel TFT or a n-channel TFT) is used for all TFTs used in a pixel unit, and the same conductive TFTs as in the pixel unit are used to fabricate a drive circuit.例文帳に追加

アクティブマトリクス型表示装置の製造コストを低減するために画素部に用いるＴＦＴを全て一導電型ＴＦＴ（ここではｐチャネル型ＴＦＴもしくはｎチャネル型ＴＦＴのいずれか一方を指す）とし、さらに駆動回路もすべて画素部と同じ導電型のＴＦＴで形成することを特徴とする。 - 特許庁

As an embodiment of a CMOS or CMIS (Complementary Metal Insulator Semiconductor) type LSI, an effective gate length is made to be long by curving gate electrode shapes of both sides of a P-channel FET and an N-channel FET, constituting some logic gates, in a planar manner by using proximity effect.例文帳に追加

本願の一つの発明は、ＣＭＯＳまたはＣＭＩＳ型ＬＳＩにおいて、一部の論理ゲートを構成するＰチャネルＦＥＴおよびＮチャネルＦＥＴの両側のゲート電極形状を近接効果を利用して平面的に湾曲させることによって、実効的なゲート長を長くするものである。 - 特許庁

A cap electrode CAP is provided on an insulation layer 6 covering the capacitance electrode FGC2 of the capacitor C, so that the capacitor part C has total capacitance of a capacitance between the capacitance electrode FGC2 and a p-type well HPW1 and a capacitance between the cap electrode CAP and the capacitance electrode FGC2.例文帳に追加

容量部Ｃの容量電極ＦＧＣ２を覆う絶縁層６上にキャップ電極ＣＡＰを設けることにより、容量部Ｃは、容量電極ＦＧＣ２とｐ型のウエルＨＰＷ１との間の容量およびキャップ電極ＣＡＰと容量電極ＦＧＣ２との間の容量を加算した容量を有する。 - 特許庁

This inverse latex composition is provided by containing (a) 50 to 80 wt.% at least 1 kind of a linear chain, branched chain or cross-linked organic polymer (P), (b) 5 to 10 wt.% water in oil (W/O) type emulsified system (S_1), (c) 5 to 45 wt.% at least 1 kind of oil and (d) 0 to 5 wt.% water.例文帳に追加

ａ）５０〜８０重量％の少なくとも１種の直鎖、分枝鎖または架橋された有機ポリマー（Ｐ）、ｂ）５〜１０重量％の油中水（Ｗ／Ｏ）型の乳化系（Ｓ_1）、ｃ）５〜４５重量％の少なくとも１種のオイルおよびｄ）０〜５重量％の水を含む逆相ラテックス組成物。 - 特許庁

The resistance change element X includes: an electrode 1 composed of a non-oxidizing metal; an electrode 2 composed of an oxidizing metal; an oxygen defective oxide layer 3 disposed between the electrodes 1 and 2 and contacting with the electrode 2; and an oxide layer 4 disposed between the electrode 1 and the oxide layer 3 and having a p-type semiconductivity.例文帳に追加

抵抗変化型素子Ｘは、非酸化性金属からなる電極１と、酸化性金属からなる電極２と、電極１，２間に位置し且つ電極２と接する酸素欠損型の酸化物層３と、電極１および酸化物層３の間に介在し且つＰ型半導性を有する酸化物層４とを含む。 - 特許庁

A connection layer 105 for electrically connecting the first buffer layer 107 to the p-type semiconductor crystal layer 103 is prepared in the opening 104A, to extract holes accumulated in the first buffer layer 107 through the connection layer 105.例文帳に追加

第１の緩衝層１０７をｐ伝導型半導体結晶層１０３に電気的に接続するための接続層１０５が開口部１０４Ａに配されており、第１の緩衝層１０７に滞留する正孔を接続層１０５を介してｐ伝導型半導体結晶層１０３に引き抜くことができる。 - 特許庁

Boron ion 5 is implanted selectively to a region for isolation region formation via a thermal silicon oxide film on a P-type semiconductor substrate 1, boron 6 is added to an epitaxial layer 2, a silicon oxide film 10 of a low temperature is formed on the semiconductor substrate 1, and an isolation region 8 is formed by drive-in diffusion.例文帳に追加

Ｐ型半導体基板１上の熱シリコン酸化膜を介して分離領域形成用の領域に選択的にボロンイオン５を注入しエピタキシャル層２にボロン６を添加し、半導体基板１上に低温のシリコン酸化膜１０を形成し、ドライブイン拡散をして分離領域８を形成する。 - 特許庁

Thus, the semiconductor region 8 containing nitrogen ions disposed between the element separation portion and the semiconductor substrate 1 can prevent diffusion of impurities (particularly, boron constituting the p-type well) constituting the wells and thus can prevent reduction in the impurities concentration in the vicinity of the element separation portion, thereby ensuring pressure resistance at the element separation portion.例文帳に追加

このように素子分離と半導体基板１との境界に窒素イオンを含有する半導体領域８を設けたので、ウエルを構成する不純物（特に、ｐ型ウエルを構成するホウ素）の拡散を防止し、素子分離近傍の不純物濃度の低下を防止することができ、分離耐圧を確保することができる。 - 特許庁

The p-type AlGaInP lower clad layer 17 has a relatively low threshold current and has improved reliability also at high temperature and in high output since Be concentration is 1.8×1018 cm-3 at the side end of the AlGaInP light guide layer 16, and 1.0×1018 cm-3 at the side end of the etching stop layer 18.例文帳に追加

ｐ型ＡｌＧａＩｎＰ下部クラッド層１７は、Ｂｅの濃度が、ＡｌＧａＩｎＰ光ガイド層１６側端が１．８×１０^18ｃｍ^-3であり、エッチングストップ層１８側端が１．０×１０^18ｃｍ^-3であるので、閾値電流が比較的低く、高温および高出力時においても良好な信頼性を有する。 - 特許庁

To provide a semiconductor device that stably exhibits a high reverse recovery withstand independently of the existence and nonexistence of the defects caused during the wafer process for manufacturing the semiconductor device, even if the semiconductor device is a pn-junction diode having a structure, in which an anode electrode is formed on an outer circumferential portion surface of a p-type anode diffusion region with an insulating film interposed.例文帳に追加

ｐ型アノード拡散領域の外周部表面に絶縁膜を介してアノード電極が設けられる構造を有するｐｎ接合ダイオードであっても、該ダイオードを製造する際のウエハプロセスに起因する欠陥の有無に依らず、安定的に高い逆回復耐量を有する半導体装置を提供すること。 - 特許庁

A P type impurity region 512 is provided in contact with a flank of the wall region 601, and a contact part 522 provided penetrating an inter-layer insulating film 4 to reach the impurity region 512 and a gate wiring 405 electrically connects the storage node SN2 to a gate electrode of a transistor T22.例文帳に追加

ウエル領域６０１の側面に接するようにＰ型の不純物領域５１２が設けられており、層間絶縁膜４を貫通して不純物領域５１２およびゲート配線４０５に達するように設けられたコンタクト部５２２により、ストレージノードＳＮ２はトランジスタＴ２２のゲート電極に電気的に接続される。 - 特許庁

The nitride system semiconductor light emitting diode has a light transmitting ohmic electrode 406 formed on a nitride semiconductor element layer comprising an active layer, a dielectric layer 407 formed on the light transmitting p-type ohmic electrode 406, and a light reflecting metallic layer 409 formed on the dielectric layer 407.例文帳に追加

窒化物系半導体発光ダイオードは、活性層を含む窒化物系半導体素子層上に形成された光透過性オーミック電極４０６と、光透過性ｐ型オーミック電極４０６上に形成された誘電体層４０７と、誘電体層４０７上に形成された光反射金属層４０９とを備える。 - 特許庁

To form the LDD regions with the concentration inclination of the impurity element, the gate electrode with a tapered part is provided, and the ionized N- or P-type impurity element is accelerated by an electric field, is allowed to pass through the gate electrode and a gate insulating film 142, and is added to a semiconductor layer.例文帳に追加

このような不純物元素の濃度勾配を有するＬＤＤ領域を形成するために、テーパー部を有するゲート電極を設け、イオン化したＮ又はＰ型不純物元素を、電界で加速してゲート電極とゲート絶縁膜１４２を通過させて半導体層に添加する方法を用いる。 - 特許庁

When the thin-film transistor is a P type, on the other hand, the precharge pulse has a voltage value which is higher than the common electrode voltage and lower than a voltage maximizing gradation variation when the display unit has the positive polarity or a voltage value which is lower than the common electrode voltage and maximize gradation variation when the display unit has the negative polarity.例文帳に追加

一方、薄膜トランジスターがＰ型の場合、表示ユニットが正極性のときは共通電極電圧より高く且つ階調変化を最大とさせる電圧より低い電圧値であり、負極性のときに共通電極電圧より低く且つ階調変化を最大とさせる電圧値である。 - 特許庁

As a result, negative electric charges formed on the interface of the light oxide films 11a and 11b, the sidewall film 12 of the upper layer thereof and a sidewall spacer 16 can be reduced, the refresh characteristics of memory cells can be improved, and the occurrence of the kink phenomenon in the p-channel type MISFET of the peripheral circuit can be reduced.例文帳に追加

その結果、ライト酸化膜１１ａ、１１ｂとその上層のサイドウォール膜１２およびサイドウォールスペーサ１６との界面に形成される負電荷量を低減させることができ、メモリセルのリフレッシュ特性を向上させ、周辺回路のｐチャネル型ＭＩＳＦＥＴのキンク現象の発生の低減させることができる。 - 特許庁

To provide conductive paste that can uniformly form an Al-Si eutectic structure layer without clearance on the boundary between an back surface electrode and a p-type Si semiconductor substrate and can improve conversion efficiency of a solar battery, and provide the solar battery having an electrode formed using the conductive paste.例文帳に追加

裏面電極とｐ型Ｓｉ半導体基板の界面に、Ａｌ−Ｓｉ共晶組織層を隙間なく均一に形成させることが可能で、太陽電池の変換効率を向上させることが可能な導電性ペースト及び該導電性ペーストを用いて形成した電極を有する太陽電池を提供する。 - 特許庁

This one-pack type liquid epoxy resin composition is used for subjecting a miniature electronic part or electrical part using a wholly aromatic polyester resin as part of a constituting material to hermetic sealing or insulation sealing, and comprises an epoxy resin, a curing agent, and a homopolymer of p-hydroxybenzoic acid.例文帳に追加

全芳香族ポリエステル樹脂を構成材料の一部として用いた小型電子部品又は電気部品を気密封止又は絶縁封止するために用いられる一液型エポキシ樹脂組成物であって、エポキシ樹脂、硬化剤、及びパラヒドロキシ安息香酸のホモポリマーを含有することを特徴とする一液型エポキシ樹脂組成物。 - 特許庁

The adhesive layer has a composition comprising (a) an acrylonitrile-butadiene copolymer, (b) a p-t-butylphenol type resol phenol, (c) a compound having ≥2 maleimide groups and (d) a diamine compound or a polysiloxane compound having amino groups on both ends and 200-7,000 weight average molecular weight.例文帳に追加

耐熱性フィルムの少なくとも片面に、（ａ）アクリロニトリル−ブタジエン共重合体、（ｂ）ｐ−ｔ−ブチルフェノール型レゾールフェノール、（ｃ）マレイミド基を２個以上含有する化合物、および（ｄ）ジアミン化合物又は両端末にアミノ基を有する重量平均２００〜７，０００のポリシロキサン化合物を含有している電子部品用接着テープ。 - 特許庁

An MIS transistor includes: a gate insulating film 101 formed on the principal surface of an MIS semiconductor substrate 100; a gate electrode 102 formed on the gate insulating film 101; and a P-type channel doped layer 103 formed beneath the gate electrode 102 in the semiconductor substrate 100.例文帳に追加

ＭＩＳ型トランジスタは、ＭＩＳ型の半導体基板１００の主面に形成されたゲート絶縁膜１０１と、該ゲート絶縁膜１０１の上に形成されたゲート電極１０２と、半導体基板１００におけるゲート電極１０２の下方に形成されたＰ型のチャネル拡散層１０３とを有している。 - 特許庁

In a body region 30 of an insulated gate semiconductor device 20 which is constituted as a trench IGBT and in the body region 30 in a bonded part to an emitter region 32, a high concentration region 34 is formed by using P-type semiconductor whose impurity concentration is higher than that of the body region 30, so as not to be in contact with trench gates 28.例文帳に追加

トレンチＩＧＢＴとして構成された絶縁ゲート型半導体装置２０のボディ領域３０とエミッタ領域３２との接合部分のボディ領域３０内にトレンチゲート２８とは接触しないようボディ領域３０より不純物濃度が高いｐ型半導体により高濃度領域３４を形成する。 - 特許庁

When a prize P' pushed by a slide table 1012 abuts to a guide plate 312 and the box type container 302 is pushed and moved to above the prize outlet 1008, the support caster 310 is detached from an end of the fixed table 1010 and the door part 306 loses the support, so that the door part 306 is opened and the bonus prizes Q are put out.例文帳に追加

スライドテーブル１０１２によって押される景品Ｐ’がガイドプレート３１２に当たり、箱型コンテナ３０２が景品払出口１００８の上方にまで押されて移動すると、支持キャスター３１０が固定テーブル１０１０の端部からはずれて支えを失い、扉部３０６が開いてボーナス用景品Ｑが払い出される。 - 特許庁

A memory element 1 comprises a field effect transistor element which is composed of two impurity diffusion areas 11, a gate electrode 13, and a gate insulating layer 12 on a p-type silicon board 10; and a variable resistance element which is composed of a lower electrode 19, an upper electrode 21, and a variable resistance layer 20 interposed between the lower and upper electrodes 19, 21.例文帳に追加

メモリ素子１は、ｐ型シリコン基板１０に、２箇所の不純物拡散領域１１とゲート電極１３およびゲート絶縁層１２から構成される電界効果型トランジスタ素子部と、下部電極１９と上部電極２１とで可変抵抗層２０を挟み構成された可変抵抗素子部とからなる。 - 特許庁