「p- type」に関連した英語例文の一覧と使い方(182ページ目) - Weblio英語例文検索

A second p-type drift layer 64 is formed, that is diffused into an epitaxial semiconductor layer 51 deeper than a first drift layer 65, is extended from the lower portion of the first drift layer 65 to that of the gate electrode 54, and forms a pn junction with the body layer 63 at the lower portion of the gate electrode 54.例文帳に追加

第１のドリフト層６５より深くエピタキシャル半導体層５１の中に拡散され、第１のドリフト層６５の下方からゲート電極５４の下方へ延びて、このゲート電極５４の下方でボディ層６３とＰＮ接合を形成するＰ型の第２のドリフト層６４が形成されている。 - 特許庁

The bearing of a motor type fuel pump is consisting of a graphite dispersed Cu based sintered alloy having a composition containing, by mass, 20 to 40% Ni, 0.1 to 0.9% P and 1 to 8% C, and the balance Cu with inevitable impurities, and having a porosity of 5 to 25%.例文帳に追加

モータ式燃料ポンプの軸受を、質量％で、Ｎｉ：２０〜４０％、Ｐ：０．１〜０．９％、Ｃ：１〜８％、を含有し、残りがＣｕと不可避不純物からなる組成、並びに５〜２５％の気孔率を有する黒鉛分散型Ｃｕ基焼結合金で構成する。 - 特許庁

Substrates 3, 4 formed in a ring shape are arranged at the inside and the outside at intervals opposingly and a plurality of P- and N-type thermoelectric conversion elements 5 (5a, 5b) are provided in a ring circumferential direction at intervals between the inner and outer substrates 3, 4 each.例文帳に追加

リング状に形成された基板３，４を互いに間隔を介して内側と外側に配置して対向させ、これらの内側基板３と外側基板４の間にはＰ型とＮ型の熱電変換素子５（５ａ，５ｂ）を互いにリング周方向に間隔を介して複数配設する。 - 特許庁

Such a nitride-based light emitting element and its manufacturing method improves an ohmic contact characteristic with the p-type clad layer, hence increases the emission efficiency, and expands the life of the element, and at the same time, can omit an activation process after growth of a wafer and thus can simplify the manufacturing processes.例文帳に追加

このような窒素物系発光素子とその製造方法は、ｐ型クラッド層とのオーミック接触特性が改善されているため発光効率及び素子寿命を向上させ、かつウェーハ成長後の活性化工程を省略できて、製造工程を単純化させうる。 - 特許庁

Consequently, even when the resistance of the substrate main body for improving characteristics of the high-frequency silicon power MIS is made small, an influence of a defect etc., generated owing to stress generated at the end 8a of the p^+-type buried layer 8 on a leakage current of the gate protective diode GD1 becomes small.例文帳に追加

これにより、高周波シリコンパワーＭＩＳの特性向上のために基板本体の抵抗を低くしても、ｐ^＋型埋め込み層８の端部８ａにおいて発生した応力により誘発される欠陥等のゲート保護ダイオードＧＤ１のリーク電流に与える影響が小さくなる。 - 特許庁

When an excessive positive surge voltage is impressed on an input terminal 20, the surge voltage is impressed on a wiring layer 6 on the surface of a protective resistor connected to the input terminal 20 whereby the value of resistance is increased together with a voltage increase on the surface of the protective resistor (p-type impurity layer 2).例文帳に追加

入力端子２０に過大な正のサージ電圧が加わると、入力端子２０に接続された保護抵抗体の表面の配線層６にサージ電圧が加わり、保護抵抗体（Ｐ型不純物層２）表面の電圧増加とともに抵抗値が増加する。 - 特許庁

The correction position read part 108 reads a first position to be corrected Po1 (row information) and a second position to be corrected Po2 (row information) registered in an information table 102 stored in a data memory 100 after finishing reading of an image from the storage type phosphor panel P.例文帳に追加

補正位置読取部１０８は、蓄積性蛍光体パネルＰへの画像読み取りが終了した後に、データメモリ１００に記憶されている情報テーブル１０２に登録された第１補正対象位置Ｐｏ１（行情報）及び第２補正対象位置Ｐｏ２（行情報）を読み取る。 - 特許庁

In a gate electrode 5 of a pair of transistors consisting of an n-channel-type MISFETQn and a p-channel MISFETQp, gate length in a boundary from an active region B to an element separation region A is relatively increased as compared with that in the active region B.例文帳に追加

ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐからなるペアトランンジスタのゲート電極５において、活性領域Ｂから素子分離領域Ａにかけての境界部分におけるゲート長を、活性領域Ｂにおけるゲート長よりも相対的に長くする。 - 特許庁

Thus, at the portion lying between the NMOS forming region Rnm and the PMOS forming region Rpm in an oxide film 2 for an element isolation, the N/P-type well diffusion layer 12 is hardly formed, and the CMOS device that has a small element isolation width and a high isolation function is provided.例文帳に追加

したがって、素子分離用酸化膜２のうちＮＭＯＳ形成領域ＲnmとＰＭＯＳ形成領域Ｒpmとの間に位置する部分には、Ｎ／Ｐ型ウェル拡散層１２がほとんど形成されず、素子分離幅が小さく分離機能の高いＣＭＯＳデバイスが得られる。 - 特許庁

In addition, p- and n-type blocking layers 8 and 9 are arranged between the partial lower part of the buffer layer 2 and the spacer layer 5 by making the widths of the upper part of the spacer layer 2, active layer 3, and spacer layer 4 in the direction perpendicular to the emitting direction of laser light narrower than that of the substrate 1.例文帳に追加

また、ｎ−バッファ層２の上部と、ＧＲＩＮ−ＳＣＨ−ＭＱＷ活性層３とｐ−スペーサ層４は、レーザ光出射方向に対して垂直方向の幅がｎ−基板１よりも狭くしてｐ−ブロッキング層８、ｎ−ブロッキング層９とが配置されている。 - 特許庁

An element area 122 is formed in a part of the active layer 106 of an SOI substrate 100 wherein a p-type base layer 102, an embedded insulating layer 104, and an active layer 106 are stacked, and an element area isolation insulating wall 124 is formed around the element area.例文帳に追加

ｐ型基層１０２と埋め込み絶縁層１０４と活性層１０６が積層されているＳＯＩ基板１００の活性層１０６の一部に素子領域１２２が形成されており、素子領域を一巡する素子領域分離用絶縁壁１２４が形成されている。 - 特許庁

One electrode of pumping capacitors Ca1 to Ca4 is, respectively connected to each joints of the V1 to V4 of the P-type MOS transistors 15_-1 to 15_-5, and the other electrode is alternately given clock signals Φ1, Φ2 having a mutual phase difference of 180 degrees from a clock signal generating circuit 15a.例文帳に追加

ポンピングキャパシタＣａ１〜Ｃａ４の一方の電極は、Ｐ型ＭＯＳトランジスタ１５_-1〜１５_-5の各節点Ｖ１〜Ｖ４にそれぞれ接続され、他方の電極には、クロック信号発生回路１５ａから互いに１８０度の位相差をもつクロック信号Φ１，Φ２が交互に与えられる。 - 特許庁

According to such a nitride-based light-emitting element and a method for manufacturing the element, ohmic contact characteristics for the p-type clad layer are improved, thereby superior current-voltage characteristics are exhibited; and in addition, luminous efficiency of the element is improved by the high light-transmittance of a transparent electrode.例文帳に追加

このような窒化物系発光素子及びその製造方法によれば、ｐ型クラッド層とのオーミック接触特性が改善されて、優秀な電流−電圧特性を表すだけでなく、透明電極が有する高い光透過性によって素子の発光効率を高めうる。 - 特許庁

To provide a p-type GaN series semiconductor element which enhances productivity and reduces a cost while reducing an operating voltage of the element, by manufacturing the GaN series semiconductor element without executing a separate heat treating process after a lamination process of a semiconductor layer.例文帳に追加

半導体層の積層工程後に別途の熱処理工程を行うことなくｐ型ＧａＮ系半導体を作製することで、生産性の向上およびコストの低下を図りつつ、素子の動作電圧を低くすることが可能な、ＧａＮ系半導体素子の製造方法を提供することを目的とする。 - 特許庁

The tolerant input-type interface circuit which controls P- and N-channel FETs is so configured that when outputting a high potential signal to other circuit, an input/output port is made to work as an input port and thereby a pull-up potential applied to an input end of the other circuit is output as an output signal.例文帳に追加

Ｐ、ＮチャネルＦＥＴを制御するトレラント入力方式インターフェース回路において、高電位信号を出力する際、インターフェース回路を入力ポートとして機能させることによって、他の回路入力端部のプルアップ電位を出力信号として出力するように構成する。 - 特許庁

Particularly when a device of a divided suction type is used as the air suction duct, the selection of the air suction regions of such air suction ducts, the regulation of an air suction rate, etc., are properly executed in accordance with the width size information of the recording material P and the surface temperature information of the rotating body 21.例文帳に追加

特に吸気ダクトとして分割吸引型のものを使用した場合には、記録材Ｐの幅サイズ情報や回転体２１の表面温度情報に基づいてその吸気ダクトの吸気領域の選定や吸気量の調整等を適宜行うようにする。 - 特許庁

Consequently, an FET having a body (substrate) contact 216 for deep diffusion regions, i.e., P-type diffusion regions 206, 208, across the total thickness of an island 210 can be formed on the surface of an SOI layer 210 and a passage 211 is left beneath the diffusion regions 206, 208.例文帳に追加

この結果、ＳＯＩ層２１０の表面にアイランド２１０の全厚さにわたる深い拡散領域であるＰ型拡散領域２０６、２０８に対するボディ（基板）コンタクト２１６を備えたＦＥＴを形成することができ、拡散領域２０６、２０８の下には経路２１１が残される。 - 特許庁

In the projection type display optical system P having a light deflection means for deflecting light so as to perform scanning, and a projection optical system for projecting the light from the light deflection means, the position or the inclination of the picture S formed with the projected light by the projection optical system is varied.例文帳に追加

光を偏向走査する光偏向手段と、光偏向手段からの光を投射する投射光学系とを有する投射型表示光学系Ｐにおいて、投射光学系による投射光によって形成される画像Ｓの位置又は傾きを可変とする。 - 特許庁

The position of an antenna incorporated in a capsule type endoscope 3 moving the internal is estimated using a plurality of antennas and, when a distance dij between two positions Pti and P(t-1)j estimated at approximate times is within a prescribed value, this apparatus stores the positional information associated with each other as connection information in a memory.例文帳に追加

体内を移動するカプセル型内視鏡３に内蔵されたアンテナの位置を複数のアンテナを用いて推定し、隣接する時刻で推定された２つの位置Ｐti、Ｐ(t-1)jの距離ｄijが所定値以内の場合にはそれらの位置情報を関連付けてメモリに接続情報として記憶する。 - 特許庁

As for the vertical type in-line color image forming device, a recording sheet is carried by the vertical carrying unit 101 upward in a nearly vertical direction through a transfer belt 15 in the front part of the device main body, and toner images on respective color photoreceptor drums 6 are transferred to the recording sheet P by transfer rollers 8.例文帳に追加

縦型のインラインカラー画像形成装置において、垂直搬送ユニット101は装置本体の前部に記録シートを転写ベルト15により略垂直上方に向けて搬送し、各色の感光ドラム8上のトナー画像を転写ローラ8により記録シートＰに転写させる。 - 特許庁

In a semiconductor light-emitting device 11, a plurality of openings 43 are formed in a specific light emission take-out region 41 of an insulation layer 35, and a contact electrode 39 is installed at the end of each of the opening 43, thus connecting a p-type contact layer 31 to a positive electrode 37.例文帳に追加

半導体発光素子１１では、絶縁層３５の所定の発光取出し領域４１内に複数の開口４３が形成され、各開口４３の縁部にコンタクト電極３９が設置されることによってｐ型コンタクト層３１と正電極３７とが電気的に接続される。 - 特許庁

This spin valve type magneto-resistance effect head has a spin valve film 17a in which a soft magnetic free layer F, a conductive spacer layer S and a fixed layer P including a hard antiferromagnetic film 17a5 and a magnetic film 17a4 in which magnetization is fixed by the antiferromagnetic film are laminated.例文帳に追加

本発明のスピンバルブ型磁気抵抗効果ヘッドは、軟質磁性の自由層Ｆ、導電性のスペーサ層Ｓ、及び硬質の反強磁性膜１７ａ５と同反強磁性膜により磁化が固着された磁性膜１７ａ４を含む固着層Ｐを積層したスピンバルブ膜１７ａを有している。 - 特許庁

To lower the manufacture cost of an electrode substrate for a liquid crystal device, which is used for a p-Si type TFT-LCD by performing high- precision OS inspection, without causing increase in the area of a row electrode driving circuit or the facility investment amount and decreasing defective substrates moving into cell process.例文帳に追加

ｐ−Ｓｉ型ＴＦＴ−ＬＣＤに用いられる表示装置用電極基板において、行電極駆動回路の面積増や設備投資額の増加を招くことなしに高精度なＯＳ検査を可能とし、不良基板のセル工程への流れ込みを低減して、製造コストを削減する。 - 特許庁

The p-type semiconductor device block is constituted by integrally sintering a first electro-thermal material having thermal conductivity κ1 and electric conductivity σ1, with a first additive material having heat conductivity κa and electric conductivity σa satisfying the relation (κa<κ1) and (κa/κ1)<(σa/σ1).例文帳に追加

ｐ型半導体素子ブロックは、熱伝導率κ１、電気伝導率σ１である第１の熱電材料と、熱伝導率κａ及び電気伝導率σａが（κａ＜κ１）、かつ、（κａ／κ１）＜（σａ／σ１）を満たす第１の添加材料とを一体的に焼結してなる。 - 特許庁

An intrinsic semiconductor layer is grown on a P-type semiconductor layer 70 and, after a plurality of quantum holes are formed in the intrinsic semiconductor layer, an indium-gallium-nitride(InGaN) is single-crystal grown in the quantum holes to fill the quantum holes with the InGaN, and a quantum hole layer 72 is formed in the layer 70.例文帳に追加

また、Ｐ型半導体層７０上に真性半導体層を成長させ、該真性半導体層に複数のクアンタムホールを形成した後、クアンタムホール内には、インジウムガリウムニトリド（ＩｎＧａＮ）を単結晶成長させて充填し、クアンタムホール層７２を形成する。 - 特許庁

When the pressure of a load pressure port P exceeds a first pressure P1, the sequence valve 50 is switched, and a communication passage 24 communicated with the inner end surface of the small diameter spool is communicated with a third drain port DR3 to automatically switch rotation of the two speed type hydraulic motor to the low-speed rotation.例文帳に追加

負荷圧力ポートＰの圧力が第１の圧力Ｐ１を越えると、シーケンス弁５０が切換わり、小径スプール内方端面と連通する連通路２４は第３のドレーンポート DR3と連通するので、二速油圧モータ１０の回転を自動的に低速回転に切換える。 - 特許庁

The filter is manufactured, such that a high-purity ZnO target is epitaxially grown on a sapphire substrate, using the sputtering method to obtain a high-resistance ZnO film, which is further grown by doping As using the ion implantation technique or using a dopant-mixed target to obtain a low-resistance P-type 2-6 group compound semiconductor film.例文帳に追加

高純度ＺｎＯターゲットをスパッタリング法によりサファイア基板上にエピタキシャル成長させ高抵抗のＺｎＯ膜を得、さらにＡｓをイオン注入法でドーピング、または、ドーパントを混ぜたターゲットを用いて成長させる低抵抗のＰ型２−６族化合物半導体膜を得る。 - 特許庁

A semiconductor laser element 10 is disposed on an SiN film 105, which is formed on a p-type layer 100, via Ti layers 110a and 110b, Au layers 111a and 111b, a heatsink layer 113, and a solder layer 114 (e.g. about 4 μm in thickness).例文帳に追加

半導体レーザ素子１０は、ｐ型層１００上に形成されたＳｉＮ膜１０５との間に、Ｔｉ層１１０ａ、１１０ｂおよびＡｕ層１１１ａ、１１１ｂに加えてヒートシンク層１１３およびはんだ層１１４（例えば、層厚４μｍ程度）を介して載置されている。 - 特許庁

The determination is carried out by discriminating an existence of a defect in the measurement position in accordance with whether or not the intensity of the P polarized light component is within the reference intensity range and whether or not the intensity of the S polarized light component is within the reference intensity range and discriminating the type when there is a defect.例文帳に追加

この判定は、Ｐ偏光成分の強度が基準強度範囲外であるか否かとＳ偏光成分の強度が基準強度範囲外であるか否かとに応じて、測定位置での欠陥の有無を判別し且つ欠陥がある場合にはその種類を判別することでなされる。 - 特許庁

The solar cell is provided with a translucent substrate 1, a transparent conductive film 7, a light absorbing layer 3, a buffer layer 4 and another transparent conductive film 5 while a p-type semiconductor or a translucent metallic thin film is interposed between the transparent conductive film 7 and the light absorbing layer 3.例文帳に追加

透光性基板１、透明導電膜７、光吸収層３、バッファ層４および透明導電膜５を有し、透明導電膜７と光吸収層３との間に、ｐ型半導体、または、透光性の金属薄膜を中間層４として介在させる。 - 特許庁

A CMOS basic cell 120 is formed into a hook-shape structure, having bent parts 101b, 101c, 104b, 104c, 105a and 105a bent to right and left sides at the upper and lower ends at gates 101 and 104 and diffused regions of P-type transistors TP1 and TP2.例文帳に追加

ＣＭＯＳ型用基本セル１２０は、Ｐ型トランジスタＴＰ１,ＴＰ２のゲート１０１、１０４及び拡散領域が各々上下端部において左右側方に折れ曲がった折曲部１０１ｂ,１０１ｃ,１０４ｂ,１０４ｃ,１０５ａ,１０５ａを持つ鉤型構造に形成される。 - 特許庁

Then, after a gate insulating film 2 and the gate electrode 3 are formed on the diffusion layer 4a, a p-type diffusion layer 5a for channel is formed by performing ion implantation by using an implantation mask 12 covering part of the upper surface of the electrode 3 and the region 7a for drain of the substrate 1 and the gate electrode 3 as masks.例文帳に追加

そして、ゲート絶縁膜２及びゲート電極３を形成した後、ゲート電極３上の一部及び半導体基板１のドレイン用領域７ａ上を覆う注入マスク１２及びゲート電極３をマスクにしてイオン注入を行い、ｐ型のチャネル用拡散層５ａを形成する。 - 特許庁

To provide a method for manufacturing a high-quality P- or N-type silicon single crystal having a large diameter and resistivity as high as ≥1,000 Ω cm at a low cost in high yield by a FZ (float zone) method free from decrease in the resistivity in the production processes of a device.例文帳に追加

大口径で抵抗率１０００Ω・ｃｍ以上の高抵抗率のＰ型またはＮ型の高品質なシリコン単結晶を、デバイス製造工程で抵抗率が低下することのないＦＺ法により低コスト且つ高歩留まりで製造する方法を提供する。 - 特許庁

A cleavage guide groove 3 which penetrates with the p-type clad layer 12 and whose bottom surface is disposed at a position higher than an upper surface of the active layer 9 is formed in an end surface region which is disposed by sandwiching the aperture portion in plan view and which includes an end surface of a resonator of the semiconductor laser element.例文帳に追加

平面的に見て開口部を挟んで設けられ、半導体レーザ素子の共振器端面となる端面領域において、ｐ型クラッド層１２を貫通し、底面が活性層９の上面よりも高い位置にあるへき開ガイド溝３が形成されている。 - 特許庁

A protective diode, wherein an N-well (drain N-well) 11 for protective measures is formed in the drain of an N-channel MOS transistor to be used for electrostatic breakdown measures of a semiconductor device, and a guard ring N-well 17 surrounding the protective diode are formed in a P-type semiconductor substrate.例文帳に追加

半導体装置の静電破壊対策として使用するためのＮチャネルＭＯＳトランジスタのドレインに保護対策用のＮウェル（ドレインＮウェル）１１をいれた保護ダイオードと、この保護ダイオードの周囲を囲むガードリングＮウェル１７をＰ型半導体基板１に形成する。 - 特許庁

Further, a plurality of p-type electrodes 28 which are formed in a shape extended toward the direction D1 on which the light is made incident and are arranged with a fixed prescribed arrangement interval G1 along a direction D2 vertical to the direction D1 are disposed on the contact layer of the light deflection part 3.例文帳に追加

更に光偏向部３のコンタクト層上には、レーザ光が入射する方向Ｄ１に向かって延びる形状に形成され、方向Ｄ１に対して垂直な方向Ｄ２に沿って一定の所定配置間隔Ｇ１で複数配置されたｐ型電極２８が設けられる。 - 特許庁

Two kinds of p-type impurities of boron having higher solid solubility with respect to silicon, and indium having lower solid solubility with respect to silicon, are diffused into a body region 10 while the ratio of concentration of indium in a site near the source diffusion layer 12a of the body region 10 is specified so as to be higher than that in the other sites.例文帳に追加

シリコンに対する固溶限度のより高いボロンとより低いインジウムとの２つのＰ型不純物をボディ領域１０に拡散するとともに、そのボディ領域１０のソース拡散層１２ａ近傍の部位におけるインジウムの濃度比を該ボディ領域１０の他の部位に比して高くする。 - 特許庁

Impurity concentration at a part adjacent to the pn junction side of diffusion layers (p-type diffusion separation walls) 14, 14a, 14b for electrically dividing the inside of a substrate through a pn junction is enhanced selectively near the substrate surface, where high-concentration regions (n^+-layer) 15a-15c are formed.例文帳に追加

ｐｎ接合を通じて基板内部を電気的に区画する拡散層（Ｐ型拡散分離壁）１４および１４ａおよび１４ｂのｐｎ接合側に近接する部分の不純物濃度を基板表面の近傍にて選択的に高めて、そこに高濃度領域（Ｎ^+層）１５ａ〜１５ｃを形成する。 - 特許庁

At a source-terminating part, a sectorial region 14 which does not form the extension drain region is formed so as to surround the source region 2, in order to prevent the concentration of an electric field and further a region 15 which does not inject a p-type embedded region is formed so as to be overlapped with the sector form region 14.例文帳に追加

ソース終端部では、電界の集中を防ぐためソース領域２を取り囲むように延長ドレイン領域を形成しない扇形の領域１４が、さらに、扇形の領域１４と重なるようにＰ型埋め込み領域を注入しない領域１５が形成されている。 - 特許庁

By forming the width of the active region 14 at the end E in the gate width direction larger than that of a center part in the gate width direction, the field oxide film corner part 19 is moved away from a P-type body layer 4 formed at the end E in the gate width direction to the outside of the end in the gate width direction.例文帳に追加

ゲート幅方向端部Ｅの活性領域１４の幅を、ゲート幅方向中央部より広く形成することによりフィールド酸化膜コーナー部１９を、ゲート幅方向端部Ｅに形成されたＰ型ボディ層４からゲート幅方向端部の外側に遠ざける。 - 特許庁

The p-type MIS transistor includes a second gate insulating film 13b and a second gate electrode 14b which are sequentially formed on a second active region 10b in the semiconductor substrate 10, and a second side wall 16b formed on the side surface of the second gate electrode 14b.例文帳に追加

ｐ型ＭＩＳトランジスタは、半導体基板１０における第２の活性領域１０ｂ上に順次形成された第２のゲート絶縁膜１３ｂ及び第２のゲート電極１４ｂと、第２のゲート電極１４ｂの側面上に形成された第２のサイドウォール１６ｂとを備えている。 - 特許庁

The conductive bonding layer 121 is formed so as to be embedded in the groove 114b of the semiconductor laser element portion 110 and to be embedded in a space from the ridge portion 114a and the support portion 114c of the semiconductor laser element portion 110 to the p-type Ge substrate 100.例文帳に追加

そして、導電性接着層１２１は、半導体レーザ素子部１１０の溝部１１４ｂを埋め込むとともに、半導体レーザ素子部１１０のリッジ部１１４ａおよび支持部１１４ｃと、ｐ型Ｇｅ基板１００との間の空間を埋めるように形成されている。 - 特許庁

The method for designing the semiconductor circuit device sets the distance SP04 from a central line 121 of an n-type region 106 for contact in an n-well 112 to an n-well end 101' in a cell comprising the n-well 112 and a p-well 113 to the ditance without the transistor coming under the influence of a resist.例文帳に追加

Ｎウェル１１２およびＰウェル１１３を備えたセルにおいて、Ｎウェル１１２内のコンタクト用Ｎ型領域１０６の中心線１２１からＮウェル端１０１’までの距離ＳＰ０４をトランジスタがレジストからの影響を受けないだけの距離に設定する。 - 特許庁

The light-receiving part 3 consists of a P-type single crystal silicon film, and is constituted of a buried layer 13 buried between the substrate 11 and the layer 12, and a diffused layer 14 which is exposed on the surface of the layer 12 and at the same time is formed in such a way as to communicate with the layer 13.例文帳に追加

受光部３はｐ型単結晶シリコンからなり、基板１１とエピタキシャル層１２との間に埋設された埋込層１３と、エピタキシャル層１２の表面に露出するとともに埋込層１３に連通して形成された拡散層１４とから構成されている。 - 特許庁

PN inversion is performed by annealing P-type silicon monocrystal, doped with a group 13 atom having a true resistivity between or equal to 1 Ωcm and 100 Ωcm, so that the silicon member, having a resistivity between or equal to 0.1 Ωcm and 100 Ωcm, is manufactured.例文帳に追加

真性抵抗率が１Ω・ｃｍ以上１００Ω・ｃｍ以下の１３族原子がドープされたＰ型シリコン単結晶を、３００℃以上５００℃以下でアニール処理することによりＰ／Ｎ反転させて、抵抗率が０．１Ω・ｃｍ以上１００Ω・ｃｍ以下であるシリコン部材を製造する。 - 特許庁