「p- type」に関連した英語例文の一覧と使い方(185ページ目) - Weblio英語例文検索

The display device includes a pixel section in which display elements and a plurality of the pixels including the P type transistors are arranged in a matrix form, a signal line driving circuit and a scanning line driving circuit, and it is characterised in that either or both of the signal line driving circuit and the scanning line driving circuit include circuits for aging.例文帳に追加

本発明の表示装置は、表示素子及びＰ型トランジスタを含む複数の画素がマトリクス状に配置された画素部と、信号線駆動回路及び走査線駆動回路とを具備し、該信号線駆動回路及び該走査線駆動回路の一方又は両方がエージング用回路を具備することを特徴とする。 - 特許庁

Thereafter, titanium silicide layers 9a, 9b, and 9c are respectively formed on the surfaces of the gate electrode 3 and P^+ type diffusion layers 6a and 6b by partially silicifying the titanium layer 8 which is in contact with the gate electrode 3 and diffusion layers 6a and 6b by performing heat treatment as shown in Fig (b).例文帳に追加

その後、図３（ｂ）に示すように熱処理を行うことにより、ゲート電極８及びＰ＋型拡散層６ａ，６ｂと接触したチタン層８が部分的にシリサイド化され、ゲート電極３上の表面にチタンシリサイド層９ａ、Ｐ＋型拡散層６ａ，６ｂの表面にそれぞれチタンシリサイド層９ｂ，９ｃが形成される。 - 特許庁

In a fold-up type fixing device P for antenna pole composed of a fixture 9 for roof lateral side to be attached to the lateral side of the roof and a fixture 13 for wall to be attached to the wall, both the fixtures 9 and 13 are adjustable in the length and equipped with angle adjusting mechanism.例文帳に追加

屋根側面に取り付けられる屋根側面用固定具９と壁に取り付けられる壁用固定具１３とで構成され組み立て方式のアンテナ支柱用固定装置Ｐであって、前記双方の固定具９，１３が夫々長さ調節可能であると共に角度調節機構を具備した構成にする。 - 特許庁

A manufacturing method for a semiconductor device is provided with the process of forming the amorphous silicon on a gate insulating film, the process of introducing acceptor impurities to be the acceptors and crystal growth suppression impurities suppressing the growth of the crystal to the amorphous silicon and the process of crystallizing the amorphous silicon and forming p-type polycrystalline silicon.例文帳に追加

前記ゲート絶縁膜上にアモルファスシリコンを形成する工程と、前記アモルファスシリコンに、アクセプタとなるアクセプタ化不純物と、結晶粒の成長を抑制する結晶成長抑制不純物を導入する工程と、前記アモルファスシリコンを結晶化させ、前記ｐ型多結晶シリコンを形成する工程とを含む。 - 特許庁

The device has a gallium-nitride-based semiconductor layer 19 containing at least one type that has nearly the same band gap as the active layer 15 and is selected from a group consisting of As, P, and Sb in layers 18 and 20 having a higher band gap energy than the active layer 15 at a position separated from an active layer 25.例文帳に追加

該素子は、活性層２５から離れた位置において、活性層１５よりもバンドギャップエネルギーが高い層１８、２０中に、活性層１５とほぼバンドギャップが等しく、かつＡｓ、ＰおよびＳｂからなる群より選ばれる少なくとも一種の元素を含む窒化ガリウム系半導体層１９を有する。 - 特許庁

A capacitor 18 is provided with a thin plate 22, composed of p-type silicon, a metal layer 24, which is composed of platinum, formed on one side of the thin plate 22, a dielectric layer 26 formed on the other side of the thin plate 22, and an electrode film 28 formed on the dielectric layer 26.例文帳に追加

本発明に係るキャパシタ１８では、ｐ型シリコンからなる薄板２２と、該薄板２２の一方の面に形成された白金からなる金属層２４と、前記薄板２２の他方の面に形成された誘電体層２６と、該誘電体層２６上に形成された電極膜２８とを具備することを特徴としている。 - 特許庁

An n-type FLR region 6 including P as an impurity is formed in an annular shape at a position near the boundary between the first and second Si layers 2 and 3 surrounding the base region 4 and the emitter region 5, and the FLR region 6 is formed in the embedded structure not exposed to the surface of the second Si layer 3.例文帳に追加

ベース領域４及びエミッタ領域５を取り囲むように、不純物としてＰを含むｎ型のＦＬＲ領域６が、第１Ｓｉ層２と第２Ｓｉ層３との境界近傍の位置に環状に形成されており、ＦＬＲ領域６は第２Ｓｉ層３の表面に露出しない埋め込み構造となっている。 - 特許庁

When the external detachable type storage device 11 is connected to the external connection terminal 20A of the cellular phone 20, a content automatic reproduction program P is transferred from the storage part 11B of the external attachable/detachable storage device 11 to the application program storage area 20B of the cellular phone 20 and automatically started in the cellular phone 20.例文帳に追加

外部着脱式記憶装置１１を携帯電話機２０の外部接続端子２０Ａに接続すると、コンテンツ自動再生プログラムＰが外部着脱式記憶装置１１の記憶部１１Ｂから携帯電話機２０のアプリケーションプログラム格納エリア２０Ｂに転送され、携帯電話機２０内で自動的に起動する。 - 特許庁

A linear output type inhibitor switch magnetizes the two first and second magnets to a slider for reciprocating according to the selection of a shift range of an automatic transmission, in a magnetization pattern in which output characteristics of the two first and second Hall ICs to a moving position of the slider, that is, range positions P, R, N and D mutually become inverse characteristics.例文帳に追加

リニア出力型のインヒビタスイッチは、２つの第１、第２マグネットを、スライダの移動位置、つまりレンジ位置Ｐ、Ｒ、Ｎ、Ｄに対する２つの第１、第２ホールＩＣの出力特性が互いに逆特性となるような着磁パターンで、自動変速機のシフトレンジの選択に応じて往復移動するスライダに着磁している。 - 特許庁

At a position where a boron contamination is measured, an Si wafer 11 where an SiO2 film 12 is formed on the surface is held, an Sb is diffused in an Si wafer 16, while the Si wafer 11 and the p-type Si wafer 16 are adjoining each other, for obtaining an impurities concentration profile in the Si wafer 16.例文帳に追加

ボロン汚染を測定すべき位置に、表面にＳｉＯ_2 膜１２が形成されているＳｉウェハ１１を保持し、Ｓｉウェハ１１とｐ型のＳｉウェハ１６とを互いに隣接させた状態でＳｉウェハ１６中にＳｂを拡散させ、Ｓｉウェハ１６における不純物濃度プロファイルを求める。 - 特許庁

In the LDD layer 5a, formed from the surface of the semiconductor substrate 1 down to a predetermined depth D1, a p-type diffusion layer 10 is so formed as to be surrounded by the LDD layer 5a, excluding the surface of the LDD layer 5a, while being extended from the surface of the LDD layer 5a to a depth D3.例文帳に追加

半導体基板１の表面から所定の深さＤ１にわたり形成されたＬＤＤ層５ａには、ＬＤＤ層５ａの表面を除いてＬＤＤ層５ａに取り囲まれるとともに、ＬＤＤ層５ａの表面から深さＤ３にわたりｐ型拡散層１０が形成されている。 - 特許庁

A light-receiving element 70 is composed of a PDSOI transistor (MOS transistor) in which a gate electrode 72 is formed on the surface of a p-type silicon layer 15 used as a channel body via a gate insulation film 71, and a source diffusion layer 73 and a drain diffusion layer 74 are formed to a depth reaching the insulation film 14.例文帳に追加

受光素子７０は、ｐ型シリコン層１５をチャネルボディとして、その表面にゲート絶縁膜７１を介してゲート電極７２が形成され、絶縁膜１４に達する深さにソース拡散層７３およびドレイン拡散層７４が形成された、ＰＤＳＯＩトランジスタ（ＭＯＳトランジスタ）により構成されている。 - 特許庁

Elliptically polarized light emitted from the filter 55 is transformed into linearly polarized light without causing a light quantity loss by means of the total reflection type phase correction prism 56, thus the equalizer (light quantity adjustment device) which does not cause the light quantity loss is provided by eliminating the phase difference between the s-polarization light and the p-polarization light.例文帳に追加

全反射型位相補整プリズム５６の働きによって、フィルタ５５から射出された楕円偏光を、光量損失することなく直線偏光に変換できるので、ｓ偏光とｐ偏光の位相差をなくして、光量損失のないイコライザ（光量調整装置）を提供することができる。 - 特許庁

The hybrid type secondary power supply is composed of a positive electrode chiefly containing electric conductive high-polymers admitting p-doping (for example, one of the polythiophene, poly-3-(4-fluorophenyl)thiophene, and poly-3-methylthiophene), a negative electrode chiefly containing a carbonic substance capable of occluding and emitting lithium ions, and an organic electrolytic solution containing lithium salts.例文帳に追加

ｐ−ドーピング可能な導電性高分子（例えば、ポリチオフェン、ポリ−３−（４−フルオロフェニル）チオフェンまたはポリ−３−メチルチオフェンからなる群より選ばれる１種）を主体とする正極と、リチウムイオンを吸蔵、脱離しうる炭素材料を主体とする負極と、リチウム塩を含む有機電解液とを有するハイブリッド型二次電源。 - 特許庁

The number of C atoms per 1 cm^3 in an interface between the group III nitride substrate and the epitaxial layer is ≥2×10^16 and ≤5×10^17, and the number of atoms of a p-type metal element per 1 cm^3 in the interface is ≥2×10^16 and ≤1×10^17.例文帳に追加

III族窒化物基板とエピタキシャル層との界面における１ｃｍ^３当たりのＣ原子の個数が２×１０^１６個以上５×１０^１７個以下であり、当該界面における１ｃｍ^３当たりのｐ型金属元素の原子の個数が２×１０^１６個以上１×１０^１７個以下である。 - 特許庁

First to third switch operating three-port selector valves 31-33 connected to a driving fluid supply source 44 for first-sixth valves 21-26 are connected to P-ports or pilot ports of first-fifth pilot operation type three-port selector valves 39-43 via first to fifth shuttle valves 34-38.例文帳に追加

第１乃至第６バルブ２１〜２６の駆動流体供給源４４に接続する第１乃至第３スイッチ操作用３ポート切換弁３１〜３３を、第１乃至第５シャトル弁３４〜３８を介して、第１乃至第５パイロット操作型３ポート切換弁３９〜４３のＰポート又はパイロットポートに接続する。 - 特許庁

A plurality of low concentration impurity regions 30 which are formed of impurities of the same conductivity type as a drain region 21 and have impurity concentration lower than the drain region 21 are installed in a P well region 12 formed in a semiconductor substrate 11, so that they are brought into contact with an LDD region 17-2 and the drain region 21.例文帳に追加

半導体基板１１に形成されたＰウェル領域１２に、ドレイン領域２１と同じ導電型の不純物よりなり、ドレイン領域２１よりも不純物濃度が低い低濃度不純物領域３０をドレイン領域２１及びＬＤＤ領域１７−２と接触するように複数設けた。 - 特許庁

A crossing circuit 635 is separated from an inverted output 631, and a first node 635a and a second node 635b are connected to a power supply, thus making identical the voltages of the gate and source of respective p-channel type MOS transistors 636, 638 for constituting the crossing circuit 635 of a level shift circuit 142.例文帳に追加

襷がけ回路６３５は、反転出力部６３１から切り離されるとともに、第１ノード６３５ａおよび第２ノード６３５ｂが電源に接続されることで、レベルシフト部１４２の襷がけ回路６３５を構成する各Ｐｃｈ型ＭＯＳトランジスタ６３６，６３８のゲートおよびソースの電圧を同一とする。 - 特許庁

The reach through layer plug PL is formed in a reach through groove 15 which penetrates insulation films 20 and 14, a gate insulation film 4 and the epitaxial layer 2 and reaches the main surface of the semiconductor substrate 1, and it is electrically connected with a p^+-type diffused layer 16 formed on the semiconductor substrate 1 on the bottom of the reach through groove 15.例文帳に追加

このリーチスルー層プラグＰＬは、絶縁膜２０，１４、ゲート絶縁膜４およびエピタキシャル層２を貫通して半導体基板１の主面に達するリーチスルー溝１５内に形成されており、そのリーチスルー溝１５の底部の半導体基板１に形成されたｐ^＋型拡散層１６に電気的に接続されている。 - 特許庁

This film-forming method comprises the steps of: setting a target 2 containing In, Ga and Zn; sputtering the target 2 in an atmospheric gas containing oxygen gas, nitrogen gas and an inert gas, while applying pulse voltage alternately to a plurality of cathodes 3 and 4; and thereby introducing nitrogen into an In-Ga-Zn-O film to form the p-type In-Ga-Zn-O film.例文帳に追加

Ｉｎ，Ｇａ，及びＺｎを含むターゲット２を用い、酸素ガス，窒素ガス及び不活性ガスを含む雰囲気下で、複数のカソード３，４に交互にパルス電圧を印加してスパッタすることにより、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜中に窒素を導入し、ｐ型のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。 - 特許庁

In the sectional type tire mold wherein the sipe molding blades 6X extending up to a sector dividing position X are provided to the molding surfaces 4a of a plurality of divided sectors 4, reinforcing parts 7 each of which comprises a metal plate P are provided to the side surfaces of the sipe molding blades 6X so as to be adjacent to the sector deviding position X.例文帳に追加

複数に分割したセクター４の成形面４ａにセクター分割位置Ｘまで延在するサイプ成形刃６Ｘを備えたセクショナル型のタイヤ金型において、サイプ成形刃６Ｘの側面にセクター分割位置Ｘに隣接して金属板Ｐからなる補強部７が設けられている。 - 特許庁

In addition, a well control layer 113 capable of independently controlling its well potential V_BC is formed on a lower layer of the n-well 110, where a p-type MOS transistor T1 is formed and the semiconductor substrate 100 is provided with a substrate potential control layer capable of independently controlling its substrate potential V_SC.例文帳に追加

さらに、Ｐ型ＭＯＳトランジスタＴ１の形成されるＮウェル１１０の下層には、そのウェル電位Ｖ_ＢＣを独立して制御するためのウェル制御層１１３を形成し、半導体基板１００にも、その基板電位Ｖ_ＳＣを独立して制御することのできる基板電位制御層を設ける。 - 特許庁

The photoelectric converter which is constituted by using a B doped p-type crystal silicon substrate is constituted of a bulk substrate region which is an optical active region, and the other portion except the bulk substrate region.例文帳に追加

Ｂドープｐ型結晶シリコン基板を用いて構成された光電変換装置であって、光活性領域であるバルク基板領域部分と、このバルク基板領域以外の部分とからなり、バルク基板領域部分を単独で取り出して、少数キャリア拡散長を光入射面側から測定したときに、０．５＜（Ｌ１／Ｌｐｅａｋ）とする。 - 特許庁

A heterojunction field effect semiconductor device includes an electron traveling layer 31; first and second electron supply layers 32, 33; a cap layer 34; a source electrode 8; a drain electrode 9; a gate electrode 10; an insulation film 11 made of a silicon oxide; and a p-type metal oxide semiconductor film 12.例文帳に追加

本発明に従うヘテロ接合型電界効果半導体装置は、電子走行層３１と、第１及び第２の電子供給層３２，３３と、キャップ層３４と、ソース電極８と、ドレイン電極９と、ゲート電極１０と、シリコン酸化物から成る絶縁膜１１と、ｐ型金属酸化物半導体膜１２とを有している。 - 特許庁

Thereby, re-recognition can be performed using the parameters for recognition set using the past recognition result data 123 when a vehicle re-travels on the same point for an unclear road marking including thin point (S250), and the type of the road marking P can be recognized positively.例文帳に追加

これによれば、かすれ状況を含む不鮮明な道路標示Ｐに対して、同一地点を再走行したときに、過去認識結果データ１２３を用いて設定された認識用パラメータを用いて再度の認識処理を実行でき（Ｓ２５０）、道路標示Ｐの種別を積極的に認識することができる。 - 特許庁

The liquid crystal display element 10 using a p type liquid crystal composition 14 whose dielectric constant anisotropy is plus (Δε>0) has a vertical alignment film 20 formed on the side of a TFT substrate 11 having larger steps of unevenness and a tilt alignment film 24 of 7.5° in pretilt angle on the side of a counter substrate 12 having small steps of unevenness.例文帳に追加

誘電率異方性が正極性（Δε＞０）のｐ型液晶組成物１４を用いる液晶表示素子１０の、凹凸の段差がより大きいＴＦＴ基板１１側に垂直配向膜２０を成膜し、凹凸の段差が小さい対向基板１２側に７．５°のプレチルト角のチルト配向膜２４を成膜する。 - 特許庁

The first light-emitting layer includes a first barrier layer, a first well layer provided between the n-type semiconductor layer and the first barrier layer, a first n-side intermediate layer provided between the first well layer and the first barrier layer, and a first p-side intermediate layer provided between the first n-side intermediate layer and the first barrier layer.例文帳に追加

第１発光層は、第１障壁層と、ｎ形半導体層と第１障壁層との間に設けられた第１井戸層と、第１井戸層と第１障壁層との間に設けられた第１ｎ側中間層と、第１ｎ側中間層と第１障壁層との間に設けられた第１ｐ側中間層と、を含む。 - 特許庁

When it is assumed that the charge amounts are made to coincide with each other, design of each part can be easily carried out, and a JBS (junction barrier Schottky diode) capable of balancing provision of a high breakdown voltage with reduction of resistance of the p-type layers 8a-8e for forming a PN diode can be easily designed.例文帳に追加

このようにチャージ量を一致させることを前提とすれば、各部の設計を容易に行うことが可能となると共に、高耐圧を得ることとＰＮダイオードを構成するためのｐ型層８ａ〜８ｅを低抵抗にすることの両立を図ることができるＪＢＳを容易に設計することが可能となる。 - 特許庁

This film solar cell element is provided with the same back electrode 4 of an alloy layer between a group IB metal and a group IIIA metal as those being deposited and formed for production of a polycrystalline IB- IIIA-VIA absorption layer, between the p-type conductivity polycrystalline group IB-IIIA-VIA absorption layer and a carrier film 1 having a role as a substrate.例文帳に追加

ｐ型導電率の多結晶ＩＢ−IIIＡ−VIＡ族吸収体層と基板としての役割を持つキャリア・フィルムとの間に多結晶ＩＢ−IIIＡ−VIＡ族吸収体層の生成のために沈着形成されるものと同じＩＢ族金属とIIIＡ族金属との合金相のバック電極が設けられる。 - 特許庁

To provide a manufacturing method of a semiconductor device capable of suppressing the number of increasing manufacturing processes and manufacturing cost, and capable of reducing the power consumption of the device and enhancing an yield of the device even if an SiGe epitaxial growth film is formed in a source-drain region of a P-type FET.例文帳に追加

本発明は、たとえＰ型ＦＥＴのソース・ドレイン領域にＳｉＧｅエピ成長膜を形成したとしても、製造工程の増加の抑制および製造コストの増加の抑制を図ることができ、デバイスの低消費電力化およびデバイスの歩留り向上を図ることができる、半導体装置の製造方法を提供する。 - 特許庁

A p-type doped silicon wafer 50 is employed as a semiconductor substrate, an aqueous solution 20 of potassium hydroxide is employed as an etching liquid and etching is performed by conditioning the concentration of KOH in the aqueous solution 20 of potassium hydroxide in the range of 40-50 wt% and the liquid temperature at 110°C or above.例文帳に追加

半導体基板としてｐ型にドープされたシリコンウェハ５０を用い、エッチング液として水酸化カリウム水溶液２０を用い、水酸化カリウム水溶液２０のＫＯＨ濃度を４０重量％以上５０重量％以下の範囲とし、液温度を１１０℃以上にて調整することにより、エッチング処理を行う。 - 特許庁

A first rejection device 100 is provided with a reflection type beam sensor 101 for detecting the Sushi plate P and a bar-shaped member 103 for changing the advancing direction of the Sushi plate of the rejecting object and guiding the Sushi plate to a second rejection device 200 by being rotated in a "B" direction at a prescribed timing and being in contact with the Sushi plate.例文帳に追加

第１の排除装置１００は、すし皿Ｐを検出する反射型ビームセンサ１０１と、所定のタイミングで“Ｂ”方向に回転し、排除対象のすし皿と接触することで、そのすし皿の進行方向を変化させ、第２の排除装置２００に向けてそのすし皿を誘導する棒状部材１０３とを備える。 - 特許庁

This vibration type conveyance device is provided with a trough 25 for loading an article M, a drive means DR connected with the trough 25, reciprocating the trough 25 forward and backward along a drive direction P having a variable inclination angle β to convey the article M forward, and a control means 28 controlling drive characteristics of the drive means DR.例文帳に追加

物品Ｍが載置されるトラフ２５と、このトラフ２５に連結されてトラフ２５を変更自在な傾斜角βを持つ駆動方向Ｐに沿って前後に往復動させることにより前記物品Ｍを前方に搬送する駆動手段ＤＲと、前記駆動手段ＤＲの駆動特性を制御する制御手段２８とを設ける。 - 特許庁

A conversion control LSI 28 converts a signal between the SATA interface of the hard disk drive 30 and the USB interface of the external device, and OFF-controls the P-type MOS-FET 52, upon detection of the idle state of the hard disk drive 30, to interrupt the power supply to the hard disk drive for power waving.例文帳に追加

変換制御ＬＳＩ２８は、ハードディスクドライブ３０のＳＡＴＡイスインタフェースと外部のＵＳＢインタフェースとの間で相互に信号変換すると共に、ハードディスクドライブ３０のアイドル状態を検出した際に、Ｐ型ＭＯＳ−ＦＥＴ５２をオフ制御してハードディスクドライブ３０に対する電源供給を遮断してパワーセーブする。 - 特許庁

The light spectrally split by a grating 53 forms two spectrum images of polarized light separation input light beams of the P polarized light and the S polarized light respectively on a first liquid crystal element array 61 and a second liquid crystal element array 62 of the reflection type liquid crystal element array device 6 by a spectroscopic camera optical system 54.例文帳に追加

グレーティング５３により分光された光は、分光器カメラ光学系５４によって、Ｐ偏光とＳ偏光の偏光分離入力光ビームの２つのスペクトラム像を、それぞれ、反射型液晶素子アレイデバイス６の第１液晶素子アレイ６１、第２液晶素子アレイ６２上に結像する。 - 特許庁

In a liquid crystal device, a MOSFET 30 for pixel switching and a MOSFET 80 for a peripheral circuit have the same P-conduction type of the inversion area of a semiconductor layer forming a channel area when the MOSFET is turned on, and respectively have channel semiconductor layer areas 1a and 2a whose film thicknesses are different from each other.例文帳に追加

液晶装置において、画素スイッチング用のＭＯＳＦＥＴ３０と周辺回路用のＭＯＳＦＥＴ８０とは、ＭＯＳＦＥＴがＯＮした時のチャンネル領域を形成する半導体層の反転領域の導電型が同じＰ型であるが、チャンネル半導体層領域１ａ、２ａの膜厚が異なる。 - 特許庁

The memory cell transistor MTr includes: a charge storage layer 23 provided above a P-type semiconductor substrate 10 and storing the electric charge: a semiconductor layer 25 formed on a top surface of the charge storage layer 23 via a block insulating layer 24; and a silicide layer 26 provided on the upper surface of the semiconductor layer 25.例文帳に追加

メモリセルトランジスタＭＴｒは、Ｐ型半導体基板１０の上方に形成され且つ電荷を蓄積する電荷蓄積層２３と、電荷蓄積層２３の上方にブロック絶縁層２４を介して形成された半導体層２５と、半導体層２５の上面に形成されたシリサイド層２６とを備える。 - 特許庁

A laminated film MGD is laminated between a 1st conductivity- type semiconductor (P well W), where a channel of a memory transistor (M11a, etc.), is formed and a gate electrode (word line WL11, etc.), and formed of a plurality of dielectric film including charge storage means (carrier trap) which are made discrete in plane.例文帳に追加

メモリトランジスタ（Ｍ１１ａ等）のチャネルが形成される第１導電型半導体（ＰウェルＷ）とゲート電極（ワード線ＷＬ１１等）との間に積層され、平面的に離散化された電荷蓄積手段（キャリアトラップ）を内部に含む複数の誘電体膜からなる積層膜ＭＧＤが形成されている。 - 特許庁

This core-shell type resin particle (C) composed of one or more coating film-like shell layers (P) comprising the first resin (a) and one core layer (Q) comprising the second resin (b) is characterized in that the resin (a) contains 0.1 to 9 mol.% of a fluorine-containing vinyl monomer (m) as constituting units.例文帳に追加

第１の樹脂（ａ）を含有する皮膜状の１層以上のシェル層（Ｐ）と第２の樹脂（ｂ）を含有する１層のコア層（Ｑ）とで構成されるコア・シェル型の樹脂粒子（Ｃ）であって、樹脂（ａ）が構成単位として０．１〜９モル％のフッ素含有ビニルモノマー（ｍ）を含有することを特徴とする樹脂粒子。 - 特許庁

By such a device, when well voltage of the pocket P-type well region is increased by applying voltage to a unselected bit line, program/pass voltage is applied to a word line at the point of time at which well voltage being made higher by such a way is lower than detected voltage (e.g. 0.1 V) of the well voltage detecting circuit.例文帳に追加

このような装置によると、前記ポケットＰウェル領域のウェル電圧が非選択ビットラインへの電圧印加により増加する場合において、そのように増加したウェル電圧がウェル電圧検出回路の検出電圧（例えば、０．１Ｖ）より低くなる時点に、プログラム／パス電圧をワードラインに印加する。 - 特許庁

To provide VDD and VDDR pacing (atrial synchronized, ventricular inhibited pacing) via a single standard ventricular pacing lead (unipolar or bipolar) and a subcutaneous electrode array (SEA) relating to use of a single chamber ventricular inhibited (VVI) pacemaker of implantation type to pace the ventricle synchronized with sensed atrial depolarization waves (P-waves).例文帳に追加

心房感知事象（Ｐ波）と同期で心室をペーシングする単腔心室抑制型（ＶＶＩ）埋め込み式ペースメーカーの使用に関し、単一標準心室ペーシングリード（単極又は双極）及び皮下電極アレイ（ＳＥＡ）を介するＶＤＤ及びＶＤＤＲペーシング（心房同期心室抑制ペーシング）を提供する。 - 特許庁

In the tunnel disaster prevention system and the flame detector, the system has a plurality of flame detectors set with dirt alarm levels to make different at least one of the dirt alarm levels set to the plurality of flame detectors when the plurality of flame detectors are provided in the P-type transmission system.例文帳に追加

Ｐ型伝送方式において、複数の炎検知器が設けられている場合、上記複数の炎検知器のそれぞれに設定されている汚損警報レベルのうち少なくとも１つが異なるように、汚損警報レベルが設定されている複数の炎検知器を有するトンネル防災システムおよび炎検知器である。 - 特許庁

To provide a method for manufacturing a GaN-based semiconductor device which is capable of lowering its operation voltage while making productivity improvements and reducing manufacturing costs by manufacturing a p-type GaN-based semiconductor without performing additional heat treatment process after the lamination process a semiconductor layer is completed.例文帳に追加

半導体層の積層工程後に別途の熱処理工程を行うことなくｐ型ＧａＮ系半導体を作製することで、生産性の向上およびコストの低下を図りつつ、素子の動作電圧を低くすることが可能な、ＧａＮ系半導体素子の製造方法を提供することを目的とする。 - 特許庁

A pixel unit 1 is structured with a non-volatile memory transistor MT formed in a p-type well 12 of a silicon substrate 10 to include a floating gate 14 and a control gate 16 and selection gate transistors ST1, ST2 formed in both sides of each memory transistor MT through common use of such memory transistor MT and diffusion layer 17.例文帳に追加

画素ユニット１は、シリコン基板１０のｐ型ウェル１２に形成された、浮遊ゲート１４と制御ゲート１６を持つ不揮発性メモリトランジスタＭＴと、このメモリトランジスタＭＴと拡散層１７を共有して各メモリトランジスタＭＴの両側に形成された選択ゲートトランジスタＳＴ１，ＳＴ２とから構成される。 - 特許庁

Thus when a p-type impurity is diffusion-doped in the semiconductor layer 104 via the contact layer 105, the element isolation regions 106 at a diffusion depth Xj2 reaching the substrate 102 and light emitting parts 110 at a diffusion depth Xj1 which does not reach the substrate 102 are formed at the same time, in the semiconductor layer 104.例文帳に追加

したがって，コンタクト層１０５を介して半導体層１０４にｐ型不純物を拡散ドープすると，半導体層１０４には，高抵抗基板１０２に達する拡散深さＸｊ２の素子分離領域１０６と高抵抗基板１０２に達しない拡散深さＸｊ１の発光部１１０とが同時形成される。 - 特許庁