「p- type」に関連した英語例文の一覧と使い方(185ページ目) - Weblio英語例文検索

To provide a manufacturing method of a semiconductor device capable of suppressing the number of increasing manufacturing processes and manufacturing cost, and capable of reducing the power consumption of the device and enhancing an yield of the device even if an SiGe epitaxial growth film is formed in a source-drain region of a P-type FET.例文帳に追加

本発明は、たとえＰ型ＦＥＴのソース・ドレイン領域にＳｉＧｅエピ成長膜を形成したとしても、製造工程の増加の抑制および製造コストの増加の抑制を図ることができ、デバイスの低消費電力化およびデバイスの歩留り向上を図ることができる、半導体装置の製造方法を提供する。 - 特許庁

A p-type doped silicon wafer 50 is employed as a semiconductor substrate, an aqueous solution 20 of potassium hydroxide is employed as an etching liquid and etching is performed by conditioning the concentration of KOH in the aqueous solution 20 of potassium hydroxide in the range of 40-50 wt% and the liquid temperature at 110°C or above.例文帳に追加

半導体基板としてｐ型にドープされたシリコンウェハ５０を用い、エッチング液として水酸化カリウム水溶液２０を用い、水酸化カリウム水溶液２０のＫＯＨ濃度を４０重量％以上５０重量％以下の範囲とし、液温度を１１０℃以上にて調整することにより、エッチング処理を行う。 - 特許庁

A first rejection device 100 is provided with a reflection type beam sensor 101 for detecting the Sushi plate P and a bar-shaped member 103 for changing the advancing direction of the Sushi plate of the rejecting object and guiding the Sushi plate to a second rejection device 200 by being rotated in a "B" direction at a prescribed timing and being in contact with the Sushi plate.例文帳に追加

第１の排除装置１００は、すし皿Ｐを検出する反射型ビームセンサ１０１と、所定のタイミングで“Ｂ”方向に回転し、排除対象のすし皿と接触することで、そのすし皿の進行方向を変化させ、第２の排除装置２００に向けてそのすし皿を誘導する棒状部材１０３とを備える。 - 特許庁

This vibration type conveyance device is provided with a trough 25 for loading an article M, a drive means DR connected with the trough 25, reciprocating the trough 25 forward and backward along a drive direction P having a variable inclination angle β to convey the article M forward, and a control means 28 controlling drive characteristics of the drive means DR.例文帳に追加

物品Ｍが載置されるトラフ２５と、このトラフ２５に連結されてトラフ２５を変更自在な傾斜角βを持つ駆動方向Ｐに沿って前後に往復動させることにより前記物品Ｍを前方に搬送する駆動手段ＤＲと、前記駆動手段ＤＲの駆動特性を制御する制御手段２８とを設ける。 - 特許庁

A conversion control LSI 28 converts a signal between the SATA interface of the hard disk drive 30 and the USB interface of the external device, and OFF-controls the P-type MOS-FET 52, upon detection of the idle state of the hard disk drive 30, to interrupt the power supply to the hard disk drive for power waving.例文帳に追加

変換制御ＬＳＩ２８は、ハードディスクドライブ３０のＳＡＴＡイスインタフェースと外部のＵＳＢインタフェースとの間で相互に信号変換すると共に、ハードディスクドライブ３０のアイドル状態を検出した際に、Ｐ型ＭＯＳ−ＦＥＴ５２をオフ制御してハードディスクドライブ３０に対する電源供給を遮断してパワーセーブする。 - 特許庁

The light spectrally split by a grating 53 forms two spectrum images of polarized light separation input light beams of the P polarized light and the S polarized light respectively on a first liquid crystal element array 61 and a second liquid crystal element array 62 of the reflection type liquid crystal element array device 6 by a spectroscopic camera optical system 54.例文帳に追加

グレーティング５３により分光された光は、分光器カメラ光学系５４によって、Ｐ偏光とＳ偏光の偏光分離入力光ビームの２つのスペクトラム像を、それぞれ、反射型液晶素子アレイデバイス６の第１液晶素子アレイ６１、第２液晶素子アレイ６２上に結像する。 - 特許庁

In a liquid crystal device, a MOSFET 30 for pixel switching and a MOSFET 80 for a peripheral circuit have the same P-conduction type of the inversion area of a semiconductor layer forming a channel area when the MOSFET is turned on, and respectively have channel semiconductor layer areas 1a and 2a whose film thicknesses are different from each other.例文帳に追加

液晶装置において、画素スイッチング用のＭＯＳＦＥＴ３０と周辺回路用のＭＯＳＦＥＴ８０とは、ＭＯＳＦＥＴがＯＮした時のチャンネル領域を形成する半導体層の反転領域の導電型が同じＰ型であるが、チャンネル半導体層領域１ａ、２ａの膜厚が異なる。 - 特許庁

The memory cell transistor MTr includes: a charge storage layer 23 provided above a P-type semiconductor substrate 10 and storing the electric charge: a semiconductor layer 25 formed on a top surface of the charge storage layer 23 via a block insulating layer 24; and a silicide layer 26 provided on the upper surface of the semiconductor layer 25.例文帳に追加

メモリセルトランジスタＭＴｒは、Ｐ型半導体基板１０の上方に形成され且つ電荷を蓄積する電荷蓄積層２３と、電荷蓄積層２３の上方にブロック絶縁層２４を介して形成された半導体層２５と、半導体層２５の上面に形成されたシリサイド層２６とを備える。 - 特許庁

A light-receiving element 70 is composed of a PDSOI transistor (MOS transistor) in which a gate electrode 72 is formed on the surface of a p-type silicon layer 15 used as a channel body via a gate insulation film 71, and a source diffusion layer 73 and a drain diffusion layer 74 are formed to a depth reaching the insulation film 14.例文帳に追加

受光素子７０は、ｐ型シリコン層１５をチャネルボディとして、その表面にゲート絶縁膜７１を介してゲート電極７２が形成され、絶縁膜１４に達する深さにソース拡散層７３およびドレイン拡散層７４が形成された、ＰＤＳＯＩトランジスタ（ＭＯＳトランジスタ）により構成されている。 - 特許庁

Elliptically polarized light emitted from the filter 55 is transformed into linearly polarized light without causing a light quantity loss by means of the total reflection type phase correction prism 56, thus the equalizer (light quantity adjustment device) which does not cause the light quantity loss is provided by eliminating the phase difference between the s-polarization light and the p-polarization light.例文帳に追加

全反射型位相補整プリズム５６の働きによって、フィルタ５５から射出された楕円偏光を、光量損失することなく直線偏光に変換できるので、ｓ偏光とｐ偏光の位相差をなくして、光量損失のないイコライザ（光量調整装置）を提供することができる。 - 特許庁

The hybrid type secondary power supply is composed of a positive electrode chiefly containing electric conductive high-polymers admitting p-doping (for example, one of the polythiophene, poly-3-(4-fluorophenyl)thiophene, and poly-3-methylthiophene), a negative electrode chiefly containing a carbonic substance capable of occluding and emitting lithium ions, and an organic electrolytic solution containing lithium salts.例文帳に追加

ｐ−ドーピング可能な導電性高分子（例えば、ポリチオフェン、ポリ−３−（４−フルオロフェニル）チオフェンまたはポリ−３−メチルチオフェンからなる群より選ばれる１種）を主体とする正極と、リチウムイオンを吸蔵、脱離しうる炭素材料を主体とする負極と、リチウム塩を含む有機電解液とを有するハイブリッド型二次電源。 - 特許庁

The number of C atoms per 1 cm^3 in an interface between the group III nitride substrate and the epitaxial layer is ≥2×10^16 and ≤5×10^17, and the number of atoms of a p-type metal element per 1 cm^3 in the interface is ≥2×10^16 and ≤1×10^17.例文帳に追加

III族窒化物基板とエピタキシャル層との界面における１ｃｍ^３当たりのＣ原子の個数が２×１０^１６個以上５×１０^１７個以下であり、当該界面における１ｃｍ^３当たりのｐ型金属元素の原子の個数が２×１０^１６個以上１×１０^１７個以下である。 - 特許庁

A plurality of low concentration impurity regions 30 which are formed of impurities of the same conductivity type as a drain region 21 and have impurity concentration lower than the drain region 21 are installed in a P well region 12 formed in a semiconductor substrate 11, so that they are brought into contact with an LDD region 17-2 and the drain region 21.例文帳に追加

半導体基板１１に形成されたＰウェル領域１２に、ドレイン領域２１と同じ導電型の不純物よりなり、ドレイン領域２１よりも不純物濃度が低い低濃度不純物領域３０をドレイン領域２１及びＬＤＤ領域１７−２と接触するように複数設けた。 - 特許庁

A crossing circuit 635 is separated from an inverted output 631, and a first node 635a and a second node 635b are connected to a power supply, thus making identical the voltages of the gate and source of respective p-channel type MOS transistors 636, 638 for constituting the crossing circuit 635 of a level shift circuit 142.例文帳に追加

襷がけ回路６３５は、反転出力部６３１から切り離されるとともに、第１ノード６３５ａおよび第２ノード６３５ｂが電源に接続されることで、レベルシフト部１４２の襷がけ回路６３５を構成する各Ｐｃｈ型ＭＯＳトランジスタ６３６，６３８のゲートおよびソースの電圧を同一とする。 - 特許庁

In the pigment-intensified photoelectric conversion element having a conductive support, a photosensitive layer containing semiconductor particles having adsorbed pigments, a charge transfer layer and a counter electrode, a p-type inorganic compound semiconductor and a nitrile compound are contained in the charge transfer layer to constitute a photoelectric conversion element and a solar cell.例文帳に追加

導電性支持体、色素を吸着した半導体微粒子を含む感光層、電荷移動層および対極を有する色素増感された光電変換素子において、該電荷移動層にｐ型無機化合物半導体およびニトリル化合物を含有させて光電変換素子および太陽電池を構成する。 - 特許庁

In the vertical organic thin-film transistor 1, active layers 30 and 50 are made of a p-type active organic semiconductor compound having a permittivity of 3.5 or more, and a source electrode 20 is made of a metal having a different work function from a metal for forming a drain electrode 60.例文帳に追加

垂直型有機薄膜トランジスタ１では、活性層３０，５０は、誘電率が３．５以上であるｐ型活性有機半導体化合物からなり、ソース電極２０は、ドレイン電極６０を形成する金属の仕事関数値と異なる仕事関数値を有する金属から形成されることを特徴とする。 - 特許庁

The reach through layer plug PL is formed in a reach through groove 15 which penetrates insulation films 20 and 14, a gate insulation film 4 and the epitaxial layer 2 and reaches the main surface of the semiconductor substrate 1, and it is electrically connected with a p^+-type diffused layer 16 formed on the semiconductor substrate 1 on the bottom of the reach through groove 15.例文帳に追加

このリーチスルー層プラグＰＬは、絶縁膜２０，１４、ゲート絶縁膜４およびエピタキシャル層２を貫通して半導体基板１の主面に達するリーチスルー溝１５内に形成されており、そのリーチスルー溝１５の底部の半導体基板１に形成されたｐ^＋型拡散層１６に電気的に接続されている。 - 特許庁

This film-forming method comprises the steps of: setting a target 2 containing In, Ga and Zn; sputtering the target 2 in an atmospheric gas containing oxygen gas, nitrogen gas and an inert gas, while applying pulse voltage alternately to a plurality of cathodes 3 and 4; and thereby introducing nitrogen into an In-Ga-Zn-O film to form the p-type In-Ga-Zn-O film.例文帳に追加

Ｉｎ，Ｇａ，及びＺｎを含むターゲット２を用い、酸素ガス，窒素ガス及び不活性ガスを含む雰囲気下で、複数のカソード３，４に交互にパルス電圧を印加してスパッタすることにより、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜中に窒素を導入し、ｐ型のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。 - 特許庁

In the sectional type tire mold wherein the sipe molding blades 6X extending up to a sector dividing position X are provided to the molding surfaces 4a of a plurality of divided sectors 4, reinforcing parts 7 each of which comprises a metal plate P are provided to the side surfaces of the sipe molding blades 6X so as to be adjacent to the sector deviding position X.例文帳に追加

複数に分割したセクター４の成形面４ａにセクター分割位置Ｘまで延在するサイプ成形刃６Ｘを備えたセクショナル型のタイヤ金型において、サイプ成形刃６Ｘの側面にセクター分割位置Ｘに隣接して金属板Ｐからなる補強部７が設けられている。 - 特許庁

This battery terminal comprises a terminal body 20 having an annular fastening ring 31, and a plurality of kinds of annular spacers 60 having thicknesses different from one another, and is so structured that each of the spacers 60 is selectively inserted between the inside surface of the fastening ring 31 and the peripheral surface of the battery post P according to the type of the battery post.例文帳に追加

バッテリターミナルは環状の締付環３１を有するターミナル本体２０と、厚さ寸法がそれぞれ異なる複数種の環状のスペーサ６０とからなり、締付環３１の内周面とバッテリポストＰの外周面との間にスペーサ６０をバッテリポストの種類に応じて選択的に介挿させるようになっている。 - 特許庁

The film processor is equipped with a drying control means G of placing a heater 15 and a blower 16 of the drying processing part C in operation for a time corresponding to a drying time inputted using a keyboard 19, if a photointerrupter type presence sensor S using infrared rays can not detect a photographic film sent by a conveying means P.例文帳に追加

搬送手段Ｐで送られる写真フィルムが赤外線を用いたフォトインタラプト型の存否センサＳで検出できない場合には、キーボード１９で入力した乾燥時間に対応した時間だけ乾燥処理部Ｃのヒータ１５とブロワ１６とを作動させる乾燥制御手段Ｇを備えた。 - 特許庁

The voltage conversion circuit is provided with an activation signal generating circuit 35 for generating an activation signal RSTH for forcibly driving the p-type transistor so that it is turned on during a predetermined period of the activation, and a switch control circuit 34 for selecting the activation signal RSTH instead of a pulse signal S1 from the circuit 32.例文帳に追加

起動時の予め定める期間には、前記Ｐ型トランジスタを強制的にオン駆動する起動信号ＲＳＴＨを作成する起動信号生成回路３５および前記出力パルス信号生成回路３２からのパルス信号Ｓ１に代えて、前記起動信号ＲＳＴＨを選択するスイッチ制御回路３４を設ける。 - 特許庁

A rectifier circuit consisting of a transistor Q4 to which the oscillation output is inputted, a capacitor C3 and a resistor R5, a comparator 26 for comparing the output of the rectifier circuit with a reference voltage, and a p type transistor M1 for changing states of the CMOS inverter 22 in accordance with the output of the comparator 26 are also provided.例文帳に追加

また、発振出力が入力されるトランジスタＱ４、コンデンサＣ３、及び抵抗Ｒ５からなる整流回路と、整流回路の出力を基準電圧と比較するコンパレータ２６と、コンパレータ２６の出力に応じてＣＭＯＳインバータ２２の状態を切り替えるｐ型トランジスタＭ１と、を設ける。 - 特許庁

The GaN-based semiconductor element 1 has the gate insulating film 17 formed between a channel layer 14 laminated over a substrate 11 via a buffer layer 13 and made of a p-type GaN-based compound semiconductor, and a gate electrode G, wherein the gate insulating film 17 is an SiO_2 film formed by a normal-pressure CVD method.例文帳に追加

基板１１上にバッファ層１３を介して積層されたｐ型のＧａＮ系化合物半導体からなるチャネル層１４とゲート電極Ｇとの間にゲート絶縁膜１７が形成されたＧａＮ系半導体素子１において、ゲート絶縁膜１７が、常圧ＣＶＤ法により成膜されたＳｉＯ_2膜である。 - 特許庁

This small type electronic equipment is provided with a backup part 1B supported by a support S when a flexible board 2 is soldered, and a positioning hole 1h, where a fixing pin P is inserted, is provided on the region where the flange 3F and the rib 3R of a shield case 3 comes in contact.例文帳に追加

本発明に関わる小型電子機器は、その基板１における、フレキシブル基板２をハンダ付けする際にサポートＳにより支持されるバックアップ部１Ｂ、およびフレキシブル基板２との位置決めを行うべく固定ピンＰの挿通される位置決め孔１ｈを、シールドケース３のフランジ３Ｆおよびリブ３Ｌが当接する領域に設けている。 - 特許庁

In a body region 30 of an insulated gate semiconductor device 20 which is constituted as a trench IGBT and in the body region 30 in a bonded part to an emitter region 32, a high concentration region 34 is formed by using P-type semiconductor whose impurity concentration is higher than that of the body region 30, so as not to be in contact with trench gates 28.例文帳に追加

トレンチＩＧＢＴとして構成された絶縁ゲート型半導体装置２０のボディ領域３０とエミッタ領域３２との接合部分のボディ領域３０内にトレンチゲート２８とは接触しないようボディ領域３０より不純物濃度が高いｐ型半導体により高濃度領域３４を形成する。 - 特許庁

When a prize P' pushed by a slide table 1012 abuts to a guide plate 312 and the box type container 302 is pushed and moved to above the prize outlet 1008, the support caster 310 is detached from an end of the fixed table 1010 and the door part 306 loses the support, so that the door part 306 is opened and the bonus prizes Q are put out.例文帳に追加

スライドテーブル１０１２によって押される景品Ｐ’がガイドプレート３１２に当たり、箱型コンテナ３０２が景品払出口１００８の上方にまで押されて移動すると、支持キャスター３１０が固定テーブル１０１０の端部からはずれて支えを失い、扉部３０６が開いてボーナス用景品Ｑが払い出される。 - 特許庁

To provide a compound semiconductor device including a FET in which a short-channel effect is suppressed and at the same time the gradation of pinch-off characteristics caused by the conduction of a p-type impurity in an area other than a channel is suppressed, and the leakage between adjacent elements is suppressed in the FET with a high-concentration and thin-layer active layer.例文帳に追加

高濃度で薄層の能動層を有するＦＥＴにおいて、ショートチャネル効果を抑制しつつ、チャネル以外のｐ型不純物伝導に起因するピンチオフ特性劣化の抑制及び隣接素子間のリークの抑制を実現したＦＥＴを含む化合物半導体装置を提供すること - 特許庁

The circuit 15 supplies the bias voltage VB by means of a current mirror circuit which uses a transistor M11 of the same p-channel type as that of the transistor M7 as a constant-current source and, at the same time, is set to have such a characteristic that the temperature characteristic of the bias voltage VB compensates the temperature characteristic of the threshold voltage VTP of the transistor M7.例文帳に追加

バイアス回路１５は、トランジスタＭ７と同じｐチャネル型のトランジスタＭ１１を定電流源とするカレントミラ−回路によってバイアス電圧ＶＢを供給するとともに、バイアス電圧ＶＢの温度特性がトランジスタＭ７のしきい値電圧ＶＴＰの温度特性を補償する特性に設定されている。 - 特許庁

Thus, the semiconductor region 8 containing nitrogen ions disposed between the element separation portion and the semiconductor substrate 1 can prevent diffusion of impurities (particularly, boron constituting the p-type well) constituting the wells and thus can prevent reduction in the impurities concentration in the vicinity of the element separation portion, thereby ensuring pressure resistance at the element separation portion.例文帳に追加

このように素子分離と半導体基板１との境界に窒素イオンを含有する半導体領域８を設けたので、ウエルを構成する不純物（特に、ｐ型ウエルを構成するホウ素）の拡散を防止し、素子分離近傍の不純物濃度の低下を防止することができ、分離耐圧を確保することができる。 - 特許庁

The p-type AlGaInP lower clad layer 17 has a relatively low threshold current and has improved reliability also at high temperature and in high output since Be concentration is 1.8×1018 cm-3 at the side end of the AlGaInP light guide layer 16, and 1.0×1018 cm-3 at the side end of the etching stop layer 18.例文帳に追加

ｐ型ＡｌＧａＩｎＰ下部クラッド層１７は、Ｂｅの濃度が、ＡｌＧａＩｎＰ光ガイド層１６側端が１．８×１０^18ｃｍ^-3であり、エッチングストップ層１８側端が１．０×１０^18ｃｍ^-3であるので、閾値電流が比較的低く、高温および高出力時においても良好な信頼性を有する。 - 特許庁

To provide a semiconductor device that stably exhibits a high reverse recovery withstand independently of the existence and nonexistence of the defects caused during the wafer process for manufacturing the semiconductor device, even if the semiconductor device is a pn-junction diode having a structure, in which an anode electrode is formed on an outer circumferential portion surface of a p-type anode diffusion region with an insulating film interposed.例文帳に追加

ｐ型アノード拡散領域の外周部表面に絶縁膜を介してアノード電極が設けられる構造を有するｐｎ接合ダイオードであっても、該ダイオードを製造する際のウエハプロセスに起因する欠陥の有無に依らず、安定的に高い逆回復耐量を有する半導体装置を提供すること。 - 特許庁

A P type impurity region 512 is provided in contact with a flank of the wall region 601, and a contact part 522 provided penetrating an inter-layer insulating film 4 to reach the impurity region 512 and a gate wiring 405 electrically connects the storage node SN2 to a gate electrode of a transistor T22.例文帳に追加

ウエル領域６０１の側面に接するようにＰ型の不純物領域５１２が設けられており、層間絶縁膜４を貫通して不純物領域５１２およびゲート配線４０５に達するように設けられたコンタクト部５２２により、ストレージノードＳＮ２はトランジスタＴ２２のゲート電極に電気的に接続される。 - 特許庁

The nitride system semiconductor light emitting diode has a light transmitting ohmic electrode 406 formed on a nitride semiconductor element layer comprising an active layer, a dielectric layer 407 formed on the light transmitting p-type ohmic electrode 406, and a light reflecting metallic layer 409 formed on the dielectric layer 407.例文帳に追加

窒化物系半導体発光ダイオードは、活性層を含む窒化物系半導体素子層上に形成された光透過性オーミック電極４０６と、光透過性ｐ型オーミック電極４０６上に形成された誘電体層４０７と、誘電体層４０７上に形成された光反射金属層４０９とを備える。 - 特許庁

To form the LDD regions with the concentration inclination of the impurity element, the gate electrode with a tapered part is provided, and the ionized N- or P-type impurity element is accelerated by an electric field, is allowed to pass through the gate electrode and a gate insulating film 142, and is added to a semiconductor layer.例文帳に追加

このような不純物元素の濃度勾配を有するＬＤＤ領域を形成するために、テーパー部を有するゲート電極を設け、イオン化したＮ又はＰ型不純物元素を、電界で加速してゲート電極とゲート絶縁膜１４２を通過させて半導体層に添加する方法を用いる。 - 特許庁

When the thin-film transistor is a P type, on the other hand, the precharge pulse has a voltage value which is higher than the common electrode voltage and lower than a voltage maximizing gradation variation when the display unit has the positive polarity or a voltage value which is lower than the common electrode voltage and maximize gradation variation when the display unit has the negative polarity.例文帳に追加

一方、薄膜トランジスターがＰ型の場合、表示ユニットが正極性のときは共通電極電圧より高く且つ階調変化を最大とさせる電圧より低い電圧値であり、負極性のときに共通電極電圧より低く且つ階調変化を最大とさせる電圧値である。 - 特許庁

This one-pack type liquid epoxy resin composition is used for subjecting a miniature electronic part or electrical part using a wholly aromatic polyester resin as part of a constituting material to hermetic sealing or insulation sealing, and comprises an epoxy resin, a curing agent, and a homopolymer of p-hydroxybenzoic acid.例文帳に追加

全芳香族ポリエステル樹脂を構成材料の一部として用いた小型電子部品又は電気部品を気密封止又は絶縁封止するために用いられる一液型エポキシ樹脂組成物であって、エポキシ樹脂、硬化剤、及びパラヒドロキシ安息香酸のホモポリマーを含有することを特徴とする一液型エポキシ樹脂組成物。 - 特許庁

The adhesive layer has a composition comprising (a) an acrylonitrile-butadiene copolymer, (b) a p-t-butylphenol type resol phenol, (c) a compound having ≥2 maleimide groups and (d) a diamine compound or a polysiloxane compound having amino groups on both ends and 200-7,000 weight average molecular weight.例文帳に追加

耐熱性フィルムの少なくとも片面に、（ａ）アクリロニトリル−ブタジエン共重合体、（ｂ）ｐ−ｔ−ブチルフェノール型レゾールフェノール、（ｃ）マレイミド基を２個以上含有する化合物、および（ｄ）ジアミン化合物又は両端末にアミノ基を有する重量平均２００〜７，０００のポリシロキサン化合物を含有している電子部品用接着テープ。 - 特許庁

To provide conductive paste that can uniformly form an Al-Si eutectic structure layer without clearance on the boundary between an back surface electrode and a p-type Si semiconductor substrate and can improve conversion efficiency of a solar battery, and provide the solar battery having an electrode formed using the conductive paste.例文帳に追加

裏面電極とｐ型Ｓｉ半導体基板の界面に、Ａｌ−Ｓｉ共晶組織層を隙間なく均一に形成させることが可能で、太陽電池の変換効率を向上させることが可能な導電性ペースト及び該導電性ペーストを用いて形成した電極を有する太陽電池を提供する。 - 特許庁

The photoelectric converter which is constituted by using a B doped p-type crystal silicon substrate is constituted of a bulk substrate region which is an optical active region, and the other portion except the bulk substrate region.例文帳に追加

Ｂドープｐ型結晶シリコン基板を用いて構成された光電変換装置であって、光活性領域であるバルク基板領域部分と、このバルク基板領域以外の部分とからなり、バルク基板領域部分を単独で取り出して、少数キャリア拡散長を光入射面側から測定したときに、０．５＜（Ｌ１／Ｌｐｅａｋ）とする。 - 特許庁

A heterojunction field effect semiconductor device includes an electron traveling layer 31; first and second electron supply layers 32, 33; a cap layer 34; a source electrode 8; a drain electrode 9; a gate electrode 10; an insulation film 11 made of a silicon oxide; and a p-type metal oxide semiconductor film 12.例文帳に追加

本発明に従うヘテロ接合型電界効果半導体装置は、電子走行層３１と、第１及び第２の電子供給層３２，３３と、キャップ層３４と、ソース電極８と、ドレイン電極９と、ゲート電極１０と、シリコン酸化物から成る絶縁膜１１と、ｐ型金属酸化物半導体膜１２とを有している。 - 特許庁

An MIS transistor includes: a gate insulating film 101 formed on the principal surface of an MIS semiconductor substrate 100; a gate electrode 102 formed on the gate insulating film 101; and a P-type channel doped layer 103 formed beneath the gate electrode 102 in the semiconductor substrate 100.例文帳に追加

ＭＩＳ型トランジスタは、ＭＩＳ型の半導体基板１００の主面に形成されたゲート絶縁膜１０１と、該ゲート絶縁膜１０１の上に形成されたゲート電極１０２と、半導体基板１００におけるゲート電極１０２の下方に形成されたＰ型のチャネル拡散層１０３とを有している。 - 特許庁

As a result, negative electric charges formed on the interface of the light oxide films 11a and 11b, the sidewall film 12 of the upper layer thereof and a sidewall spacer 16 can be reduced, the refresh characteristics of memory cells can be improved, and the occurrence of the kink phenomenon in the p-channel type MISFET of the peripheral circuit can be reduced.例文帳に追加

その結果、ライト酸化膜１１ａ、１１ｂとその上層のサイドウォール膜１２およびサイドウォールスペーサ１６との界面に形成される負電荷量を低減させることができ、メモリセルのリフレッシュ特性を向上させ、周辺回路のｐチャネル型ＭＩＳＦＥＴのキンク現象の発生の低減させることができる。 - 特許庁

A memory element 1 comprises a field effect transistor element which is composed of two impurity diffusion areas 11, a gate electrode 13, and a gate insulating layer 12 on a p-type silicon board 10; and a variable resistance element which is composed of a lower electrode 19, an upper electrode 21, and a variable resistance layer 20 interposed between the lower and upper electrodes 19, 21.例文帳に追加

メモリ素子１は、ｐ型シリコン基板１０に、２箇所の不純物拡散領域１１とゲート電極１３およびゲート絶縁層１２から構成される電界効果型トランジスタ素子部と、下部電極１９と上部電極２１とで可変抵抗層２０を挟み構成された可変抵抗素子部とからなる。 - 特許庁

With a pin threading plate 35 corresponding to a type of a printed board P set in frame wiring 41, and this frame wiring 41 position-fixed to a movable shoot 20 and fixable shoot 21 of a positioning section; back-up pins 30 are implanted to a back-up base 31 through multiple threading holes set up in the pin threading plate 35.例文帳に追加

プリント基板Ｐの種類に対応したピン挿通用板体３５を支持枠体４１にセットし、この支持枠体４１を位置決め部の可動シュート２０及び固定シュート２１に位置決め固定した状態で、ピン挿通用板体３５に開設された複数の挿通孔を介してバックアップピン３０をバックアップベース３１に植設する。 - 特許庁