「p- type」に関連した英語例文の一覧と使い方(183ページ目) - Weblio英語例文検索

The source electrode 31 extends on an internal wall surface of a groove 27, formed by digging a portion of the active layer 25 which forms the source electrode 31 from the top surface side of the active layer 25 to a depth reaching a P-type silicon substrate 21, from the top surface side to a position where it comes into contact with the silicon substrate 21.例文帳に追加

ソース電極３１は、能動層２５におけるソース電極３１を形成する部分を、能動層２５の表面側からＰ型のシリコン基板２１に達する深さまで掘った溝２７の内壁面に、その表面側からシリコン基板２１と接触する位置まで延びている。 - 特許庁

A DMOS (double diffused metal oxide semiconductor) transistor 23 and the pn junction diode 22a are formed on one SOI layer 13b surrounded by trench separation 15 in a shape that they are insulated electrically by a p-type diffusion layer 20 formed in a state of being levitated electrically on the SOI layer 13b surrounded by the trench separation 15.例文帳に追加

トレンチ分離１５で囲まれた１つのＳＯＩ層１３ｂには、ＤＭＯＳトランジスタ２３と温度検出用ＰＮ接合ダイオード２２ａとが、電気的に浮いた状態で形成されるＰ型拡散層２０によって電気的に絶縁される形で形成されている。 - 特許庁

A second light-emitting diode chip 3 is so directed that the light therefrom is extracted on the same side as the first light-emitting diode chip 2, and is laminated in the non-light-emitting region A wherein the p-type semiconductor layer 6 is removed on the light extracting surface in the first light-emitting diode chip 2.例文帳に追加

第２の発光ダイオードチップ３は、第１の発光ダイオードチップ２と同じ側に光を取出す向きに向けられ、第１の発光ダイオードチップ２において光を取出す面上でｐ型半導体層６が除去されている非発光領域Ａ内に積み重ねられている。 - 特許庁

In this case, the specific resistance of the nitride semiconductor substrate is 0.5 Ωcm or less, and the side of the p-type Al_xGa_1-xN layer 5 is mounted face-down, and the light is emitted from the second main surface 1a that is opposite to the first main surface of the nitride semiconductor substrate.例文帳に追加

この発光装置では、窒化物半導体基板の比抵抗が０．５Ω・ｃｍ以下であり、ｐ型Ａｌ_xＧａ_1-xＮ層５の側をダウン実装し、窒化物半導体基板の第１の主表面と反対側の主表面である第２の主表面１ａから光を放出する。 - 特許庁

The photoelectric conversion material has an impurity-diffused region with zinc and/or cadmium diffused formed in the surface layer portion of a semiconductor thin film, comprising a p-type chalcopyrite compound semiconductor containing sulfur and/or selenium, thereby forming a pn junction.例文帳に追加

光電変換材は、硫黄および／またはセレンを含有するｐ型カルコパイライト型化合物半導体よりなる半導体薄膜の表層部分に、亜鉛および／またはカドミウムが拡散された不純物拡散領域が形成されており、これによってｐｎ接合が形成されていることを特徴とする。 - 特許庁

To smoothly move electric charges between an optical electrode and a counter electrode by improving electric contact between p-type semiconductor particles forming a charge transfer film of a photoelectric converting element or an oxide semiconductor porous film and the charge transfer film.例文帳に追加

光電変換素子の電荷移送膜を構成するｐ型半導体粒子間あるいは酸化物半導体多孔質膜と電荷移送膜との間の電気的接触を良好にし、光電極と対極との間の電荷移動が円滑に行われるようにすることにある。 - 特許庁

Since a group including hydrogen formed by decomposition of the organic compound including carbon, hydrogen, and oxygen effectively dissociates hydrogen coupled with Mg of the nitride semiconductor layer 12 and activates Mg, the nitride semiconductor layer 12 shows the p-type electric characteristic of low resistivity.例文帳に追加

炭素、水素および酸素からなる有機化合物が分解してできた酸素を含む基が、窒化物半導体層１２のＭｇと結合した水素を効率よく解離させ、Ｍｇを活性化させるため、窒化物半導体層１２が低抵抗率のｐ型の電気特性を示す。 - 特許庁

An image recording apparatus 1 comprises a recording head 2 of an ink jet system, from which an ink of an ultraviolet-curing type is discharged onto a recording medium P to form an image, and an irradiation unit 6 that irradiates ultraviolet rays to cure and fix the ink on the recording medium.例文帳に追加

インクジェット方式の記録ヘッド２により、紫外線硬化型インクを記録媒体Ｐ上に吐出して画像を形成し、次いで照射装置６から紫外線を照射することにより、記録媒体上に着弾したインクを硬化、定着させる画像記録装置１である。 - 特許庁

Then, a p-type conductive diffusion preventing layer 31 for preventing the diffusion of a diffusion layer 23a is configured to be formed by CB Halo Ion Implantation process using the second interlayer film 35 as a mask while a first side wall insulation film exposed within the contact hole 25a is separated.例文帳に追加

そして、コンタクト孔２５ａ内に露出する第１の側壁絶縁膜を剥離した状態で、第２の層間膜３５をマスクに、ＣＢハロー・Ｉ／Ｉにより、拡散層２３ａの拡散を防止するためのｐ導電型の拡散防止層３１を形成する構成となっている。 - 特許庁

However, when a p-type AlGaAs layer 18 is interposed between the clad layer 17 and a GaAs contact layer 18, the recessed and projecting sections left on the upper surface of the layer 17 can be substantially planarized by means of layer 18.例文帳に追加

しかし、ｐ型ＡｌＧａＩｎＰ第２クラッド層１７とＧａＡｓコンタクト層１９との間にｐ型ＡｌＧａＡｓ層１８を介在させると、ｐ型ＡｌＧａＩｎＰ第２クラッド層１７の上面に残る凹凸をｐ型ＡｌＧａＡｓ層１８によりほぼ平坦化できる。 - 特許庁

By improving the planarity of the boundary between the silicon compound layer 12i and P-type source/drain diffused layer 12g in such a way, the increase in junction leakage current caused by the diffusion of Co atoms in the MOSFET against which the depth reduction of the diffused layer 12g is contrived is controlled.例文帳に追加

こうして、シリコン化合物層１２ｉの、Ｐ型ソース／ドレイン拡散層１２ｇとの界面の平坦性を向上することで、拡散層の深さの低減が図られるＭＯＳＦＥＴでの、Ｃｏ原子の拡散にともなう、接合リーク電流の増大を制御する構成となっている。 - 特許庁

Prior to crystal growth of a group III nitride-based compound semiconductor on a surface of a group III nitride-based compound semiconductor lower layer 6, magnesium and aluminum are both contained near a surface of the lower layer 6 within a range corresponding to the range wherein the p-type region 12 is to be formed.例文帳に追加

III族窒化物系化合物半導体下層６の表面にIII族窒化物系化合物半導体を結晶成長させるに先立って、ｐ型領域１２を形成したい範囲に相当する範囲内の下層６の表面近傍にマグネシウムとアルミニウムの双方を含ませておく。 - 特許庁

Disclosed is an n-type Mg intermetallic compound(Mg_2X) having an inverse fluorite structure and expressed by general formula: Mg_2X (X denotes one kind or a plurality of elements selected from the group 4 elements, Si, Ge and Sn, and includes at least either Si or Ge), and P is added as a donor additive.例文帳に追加

逆ホタル石構造を有する一般式：Ｍｇ_２Ｘ（Ｘは４族元素Ｓｉ及びＧｅ及びＳｎから選択される一種または複数の元素であって、少なくともＳｉとＧｅの一方を含む）であって、ドナー添加物として、Ｐを添加するようにした。 - 特許庁

To provide a fire detector such that a fire receiver can identify the fire detector outputting a fire signal when a P type fire alarm facility is used, whereupon the fire detector can be used for the identification or the like of a fire breaking site, and to provide the fire alarm facility.例文帳に追加

Ｐ型の火災報知設備を用いる場合に、火災信号を出力している火災感知器を、火災受信機が特定することができ、これに基づいて、火災発生場所の特定等に利用することができる火災感知器および火災報知設備を提供することを目的とするものである。 - 特許庁

The p-channel type field effect transistor comprises: a gate electrode GE2 arranged with a gate insulating film 3 interposed therebetween; and a source-drain region arranged inside a trench g2 provided in the silicon substrate 1 at both sides of the gate electrode GE2, and formed of SiGe having a larger lattice constant than that of Si.例文帳に追加

このｐチャネル型電界効果トランジスタは、ゲート絶縁膜３を介して配置されたゲート電極ＧＥ２と、ゲート電極ＧＥ２の両側のシリコン基板１中に設けられた溝ｇ２の内部に配置され、Ｓｉより格子定数が大きいＳｉＧｅよりなるソース・ドレイン領域と、を有する。 - 特許庁

The nonvolatile memory transistor has a p-type silicon substrate 11, a floating gate 13 formed on the substrate 11 via a first gate insulating film 12, a control gate 16 formed on the gate 13 via a second gate insulating film 14, and source drain diffused layers 16, 17.例文帳に追加

不揮発性メモリトランジスタは、ｐ型シリコン基板１１と、この上に第１のゲート絶縁膜１２を介して形成された浮遊ゲート１３、更にこの上に第２のゲート絶縁膜１４を介して形成された制御ゲート１５を有し、ソース、ドレイン拡散層１６，１７を有する。 - 特許庁

A p-type GaAs contact layer 9 of 20 μm or more is grown by the temperature difference liquid phase epitaxial growth (LPE) method at a Ga solution temperature stationarily higher than the substrate vicinity temperature on a semiconductor multilayer film, having an active layer 5 sandwiched between a pair of clad layers 4, 6.例文帳に追加

一対のクラッド層４、６で活性層５を挟んだ半導体多層膜上に、基板温度を一定温度とし、かつ、Ｇａ溶液の温度を基板近傍温度よりも定常的に高くした温度差ＬＰＥ法により厚さ２０μｍ以上のｐ型ＧａＡｓコンタクト層９を成長させる。 - 特許庁

In the semiconductor device, p-type regions on which a metal electrode is placed via an insulating film and which has high impurity concentration in a gate pad electrode region, are formed into a structure in which the regions are mutually connected on a surface by ion implantation and thermal diffusion from a plurality of isolated surface regions.例文帳に追加

ゲートパッド電極領域内であって、金属電極が絶縁膜を介して載置される高不純物濃度のｐ型領域が、複数の分離表面領域からのイオン注入と熱拡散とにより表面で相互に連結した構造にされている半導体装置とする。 - 特許庁

The optical power generation element has a substrate 2 made of p-type silicon, a plurality of substantially vertical grooves 3 arranged in slits on a surface of a light receiving surface 2a of the substrate 2, a non-groove-formation part 4 where the grooves 3 are not formed, and a metal film 5 formed on the opposite surface from the light receiving surface.例文帳に追加

光発電素子は、ｐ型シリコンからなる基板２と、基板２の受光面２ａの表面にスリット状に配置された実質的に垂直な複数の溝３と、該溝３が形成されていない非溝形成部４と、受光面の反対面に形成された金属膜５を有する。 - 特許庁

To provide a manufacturing method by which a GaN compound semiconductor light emitting element which can be improved further in light emitting efficiency by forming a light transmissive metallic film on the surface of, for example, a p-type layer in such a way that the film can get sufficient light transmittancy and no discontinuous portion is formed in the film.例文帳に追加

十分な光透過性が得られしかも不連続な部分もないように透光性の金属膜をたとえばｐ型層の表面に形成でき光取り出し効率を更に向上し得るＧａＮ系化合物半導体発光素子の製造方法の提供を目的とする。 - 特許庁

The VCO circuit 100 is equipped with: a bias circuit 101 composed of a buffer circuit B11, a P-type MOS transistor Q11, and a capacitor C11; an amplifier A11; and a resonant circuit 102 composed of an inductor L11, a variable capacitor C12, a capacitor C13 with a switch, C14, etc.例文帳に追加

上記課題を解決するために、ＶＣＯ回路１００に、バッファ回路Ｂ１１、Ｐ型ＭＯＳトランジスタＱ１１及びキャパシタＣ１１からなるバイアス回路１０１と、アンプＡ１１と、インダクタＬ１１、可変キャパシタＣ１２、及びスイッチ付きキャパシタＣ１３、Ｃ１４、・・・からなる共振回路１０２と、を備える。 - 特許庁

A trench non-existing part 9 where the trench part 10 does not exist is formed in at least one part of the periphery of each p type semiconductor layer 3, and sites 4c corresponding to the adjacent semiconductor layers 3 of the channel stopper layer 4 are continuously formed through each trench non-existing part 9.例文帳に追加

各ｐ型半導体層３の周囲の少なくとも一個所には、トレンチ部１０が存在しないトレンチ非存在部９が形成されており、これら各トレンチ非存在部９を介して、チャンネルストッパ層４の互いに隣り合う半導体層３に対応する部位４ｃ同士が連続している。 - 特許庁

When the clock signal stops at a low level, a node 114 is gradually charged and an N-type MOS transistor 119 is gradually turned on, but no through-current will flow, because a P-channel MOS transistor 117 is turned off causing a dynamic node 118 to be discharged.例文帳に追加

クロック信号がローレベルで停止した場合、節点１１４は徐々に充電され、Ｎチャネル型ＭＯＳトランジスタ１１９は徐々にオンしていくが、Ｐチャネル型ＭＯＳトランジスタ１１７はオフしており、ダイナミック節点１１８からの放電になるので貫通電流は流れない。 - 特許庁

In the diode, a semiconductor substrate and one surface are set to (111) crystal surface, an angle being formed by the horizontal surface of one surface of the semiconductor substrate and a surface where the pn junction between p- and n+-type semiconductor regions is exposed is set to 75 degrees or more and less than 90 degrees.例文帳に追加

半導体基体と一方表面は（１１１）結晶面であって、その半導体基体の一方表面の水平面と、ｐ型半導体領域とｎ^+ 型半導体領域とのｐｎ接合が露出する面とのなす角が、７５度以上，９０度未満であるダイオード。 - 特許庁

In this photovoltaic element, an intermediate layer 17 which is formed in an atmosphere containing hydrogen at a concentration of ≤15 vol.% is provided between a second transparent conductive film 12-2 and a P-type semiconductor layer 13 so as to cover first and second transparent conductive films 12-1 and 12-2.例文帳に追加

第２の透明導電膜１２−２とＰ型半導体層１３との間に、水素濃度１５体積％以下の雰囲気中において形成されてなる中間層１７を、第１の透明導電膜１２−１及び第２の透明導電膜１２−２を覆うようにして設ける。 - 特許庁

When the transistor having the annular gate electrode 25 is reset, a source-neighboring p-type area 27 is depleted completely, so that the reset noise due to the irregularity of the residual electric charge never occurs on reset.例文帳に追加

１画素がリング状ゲート電極２５を持つトランジスタと、ゲート電極３１を持つトランジスタの２個で構成でき、また、リング状ゲート電極２５を持つトランジスタをリセットするときは、ソース近傍ｐ型領域２７は完全に空乏化するので、リセット時の残留電荷量のばらつきによるリセット雑音が発生しない。 - 特許庁

A first insulating film 16a composed of a silicon oxide film, a charge-capturing film 16b composed of a silicon nitride film, and a second insulating film 16c composed of a silicon oxide film are then sequentially formed on the p-type silicon semiconductor substrate 15 thus forming a gate insulating film 16 of three layer structure.例文帳に追加

このようなｐ型シリコン半導体基板１５上に、シリコン酸化膜からなる第１絶縁膜１６ａ、シリコン窒化膜からなる電荷捕獲膜１６ｂ、およびシリコン酸化膜からなる第２絶縁膜１６ｃが順に積層された３層構造のゲート絶縁膜１６が形成される。 - 特許庁

To provide an epitaxial wafer for a light-emitting element in which Zn in a p-type cap layer, consisting of GaAs, is prevented from being diffused into a cladding layer and an active layer, and thereby to provide a light-emitting element by which stable high output operation and high temperature operation can be performed and high reliability LED and LD can be obtained.例文帳に追加

ＧａＡｓからなるｐ型キャップ層のＺｎをクラッド層や活性層に拡散させないようにした発光素子用エピタキシャルウェハ、従って、安定な高出力動作及び高温動作が可能で、且つ高信頼なＬＥＤ及びＬＤが得られる発光素子を提供すること。 - 特許庁

To provide a semiconductor ceramic composition having low ambient temperature resistivity of ≤50 Ω cm and having excellent jump characteristics, in the semiconductor ceramic composition in which a part of Ba of BaTiO_3 is substituted by Bi-Na and which has a P-type semiconductor in the grain boundary.例文帳に追加

ＢａＴｉＯ_３のＢａの一部がＢｉ−Ｎａで置換され、結晶粒界にＰ型半導体を有する半導体磁器組成物に関して、室温抵抗率が5０Ω・ｃｍ以下と低く、且つジャンプ特性に優れた半導体磁器組成物を提供することを目的とする。 - 特許庁

The surface of the substrate 2 is formed in irregularity by etching, the epitaxial layer 3 is formed with its surface formed by allowing epitaxial growth to be performed on the principal plane of the substrate 2, the pn-composition plane 6 of the layer 4a and the layer 5 formed by ion implanting n-type and p-type impurities from the surface of the layer 3 is formed into irregularity.例文帳に追加

エッチングにより半導体基板２の表面を凹凸状に形成し、半導体基板２の主面上でエピタキシャル成長することにより表面が凹凸状のエピタキシャル層３を形成し、Ｎ型およびＰ型の不純物をエピタキシャル層３の表面からイオン注入することにより形成された半導体層４ａおよび半導体層５のＰＮ接合面６を凹凸状に形成する。 - 特許庁

The thermoelement module is provided where conductive metal electrodes are jointed to the facing surfaces of a plurality of facing substrates, respectively, and a plurality of n-type thermoelectric semiconductor elements and p-type thermoelectric semiconductor elements are adjoined with the metal electrode in between.例文帳に追加

対向する複数枚の各基板の対向面にそれぞれ導電性の金属電極を接合し、該金属電極を介して複数のｎ型及びｐ型の熱電半導体素子を互に隣り合せて配設してなる熱電素子モジュールにおいて、各熱電半導体素子の電極との接続面以外の面に、下記（ａ）〜（ｄ）の被膜形成性成分から選ばれる被膜を施すと共に、隣り合う熱電素子同士を離間させて配設する。 - 特許庁

The electroconductive polymer thin film for the display element is produced by forming a complex from a p-type electroconductive polymer and an anionic amphipathic compound, or forming a complex from an n-type electroconductive polymer and a cationic amphipathic compound, preparing a solution of the complex, and forming the film by regulating the film thickness at the molecular level by a Langmuir-Blodgett method.例文帳に追加

ｐ型導電性高分子とアニオン性の両親媒性化合物とから複合体を形成させ、又はｎ型導電性高分子とカチオン性の両親媒性化合物とから複合体を形成させ、次いでかかる複合体の溶液を調製した後、ラングミュア−ブロジェット（ＬＢ）法により分子レベルで膜厚を制御して、成膜することにより、表示素子用導電性高分子薄膜を製造する。 - 特許庁

Furthermore, various materials for fabricating nanowires, thin films including p-type doping nanowires and n-type doping nanowires, nanowire heterostructures, light emitting nanowire heterostructures, flow masks for arranging nanowires on substrates, nanowire spraying techniques for forming nanowires as a film, techniques for reducing or eliminating phonon scattering of electrons in nanowires, and techniques for reducing surface levels in nanowires are described.例文帳に追加

さらに、ナノワイヤを製造するための様々な材料、ｐ型ドーピングナノワイヤおよびｎ型ドーピングナノワイヤを含む薄膜、ナノワイヤヘテロ構造、発光ナノワイヤヘテロ構造、ナノワイヤを基板上に配置するためのフローマスク、ナノワイヤを成膜するためのナノワイヤ噴霧技術、ナノワイヤにおける電子のフォノン散乱を減少または除去するための技術、および、ナノワイヤにおける表面準位を減少させるための技術が、説明される。 - 特許庁

As a photovoltaic element used is a photovoltaic element including as a component a laminate wherein an n-type impurity semiconductor silicon thin film and a p-type impurity semiconductor silicon thin film are bonded via an intrinsic semiconductor silicon thin film, and at least one of those silicon thin films is a silicon thin film containing chlorine atoms at a concentration of, for example, 0.005 to 5 atom.%.例文帳に追加

光起電力素子として、ｎ型不純物半導体であるシリコン系薄膜とｐ型不純物半導体であるシリコン系薄膜とが真性半導体であるシリコン系薄膜を介して接合され、且つこれらシリコン系薄膜の少なくとも１つが例えば０．００５原子％〜５原子％の濃度の塩素原子を含有するシリコン系薄膜である積層体を構成要素とする光起電力素子を使用する。 - 特許庁

The metal ions controlling the valence electron or forming the solid solution possess valence larger than or equal to that of the metal ions composing the metal oxide when an inorganic oxide for a carrier is an n-type semiconductor, and the metal ions controlling the valence electron or forming the solid solution possess valence smaller than or equal to that of the metal ions composing the metal oxide when the metal oxide is a p-type semiconductor.例文帳に追加

価電子制御あるいは固溶体形成を行う金属イオンは、担体無機酸化物がｎ型半導体である場合、金属酸化物を構成する金属イオンよりも大きな価数もしくは同等の価数を有し、前記金属酸化物がｐ型半導体である場合、金属酸化物を構成する金属イオンよりも小さな価数もしくは同等の価数を有するものが選択される。 - 特許庁

In the oscillation start detection circuit for detecting oscillation start when transmitting output from an oscillation inverter 1 to an internal circuit, a transmission gate 11 where output from the oscillation inverter 11 is inputted is provided, thus utilizing a dead zone voltage that is generated by applying middle potential to the gate of the P-channel type MOS transistor and the N-channel type MOS transistor of the transmission gate 11.例文帳に追加

本発明は、発振インバータ１からの出力を内部回路に伝達する際の発振開始を検知する発振開始検知回路において、前記発振インバータ１からの出力が入力されるトランスミッションゲート１１を設け、当該トランスミッションゲート１１のＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタのゲートに中間電位を印加することにより発生する不感帯電圧を利用するものである。 - 特許庁

In the thermoelectric module, p-type thermoelectric semiconductor elements and n-type thermoelectric semiconductor elements arranged in parallel are connected in series through electrodes on upper and lower end faces thereof and insulating substrates are secured to outer surfaces of upper and lower electrodes.例文帳に追加

並列に配置されたｐ型の熱電半導体素子とｎ型の熱電半導体素子とをそれらの上下両端面において電極により直列に接続するとともに、上下の電極の外面に絶縁性の基板を固定してなる熱電モジュールであって、前記熱電半導体素子間の空隙及び前記熱電半導体素子を介して対構造となっている基板の間に多孔体が充填されている熱電モジュール。 - 特許庁

The photovoltaic element is achieved by forming an n-type semiconductor layer 3 composed of a material containing basic dyes with an electron receptive inorganic compound as a main component, between two electrodes (2, 5) of which at least one has translucency; and a p-type semiconductor layer 4 composed of a material containing an electron receptive compound with an electron donor organic compound as a main component.例文帳に追加

少なくとも一方が透光性を有する２つの電極（２，５）の間に、電子受容性無機物を主成分とし、塩基性染料を含有する材料から構成されたｎ型半導体層３と、電子供与性有機物を主成分とし、電子受容性化合物を含有する材料から構成されたｐ型半導体層４とからなるヘテロ接合半導体膜を形成し、光起電力素子とする。 - 特許庁

When the divided clock signals are inputted into DFFs 1, 2, and 3 constituting in a dividing circuit, the gm of the N-type or P-type MOS transistor can be set higher than in the conventional cases, so that a single-phase clock drive dividing circuit can be improved much further in frequency characteristics than the conventional.例文帳に追加

単相クロックＣＬＫ０をそれぞれｎＭＯＳトランジスタ駆動用クロック信号ＣＬＫ１及びｐＭＯＳトランジスタ駆動用クロック信号ＣＬＫ２に分割し、分割されたクロック信号を分周回路を構成するＤＦＦ１、２、３回路に入力すると、ｎ型、ｐ型のＭＯＳトランジスタのそれぞれのｇｍを従来よりも大きく設定するので、分周の周波数特性を従来よりも大幅に伸ばすことが可能となる。 - 特許庁

The present invention relates to the nitride light-emitting element comprising an n-type clad layer 30, an active layer 40, a p-type clad layer 50 and a transparent conductive film layer 60 that are sequentially laminated on a substrate 10, wherein the transparent conductive film layer 60 including a surface patterned in nanometer scale using wet etching and post-thermal-treatment without a separate etching mask.例文帳に追加

基板１０上に順次積層されたｎ型クラッド層３０、活性層４０、ｐ型クラッド層５０及び透明導電性薄膜層６０を備え、ここで、透明導電性薄膜層６０は、内部で発生した光の外部発光効率を高めるために別途のエッチングマスクなしに湿式エッチング方式とポスト熱処理によるナノメートルスケールでパターニングされた表面を有する窒化物系発光素子である。 - 特許庁

The display device includes: a panel having a display region displaying an image and a peripheral region; a plurality of thin film transistors fabricated in the display region; p-type thin film transistors 120c, 141c and n-type thin film transistors 120b, 141b fabricated in the peripheral region; and at least one photodiode 500 having a horizontal structure fabricated in the display region or the peripheral region.例文帳に追加

画像を表示する表示領域と周辺領域を有するパネルと、前記表示領域に形成された複数の薄膜トランジスターと、前記周辺領域に形成されたｐ型薄膜トランジスター１２０ｃ、１４１ｃ及びｎ型薄膜トランジスター１２０ｂ、１４１ｂと、前記表示領域または前記周辺領域に形成された少なくとも１つの水平構造を有するフォトダイオード５００と、を備えることを特徴とする。 - 特許庁

A light emitting diode 10, having a semiconductor substrate 11 and a single hetero-structure formed thereon and having at least a p-type active layer 13 and an n-type clad layer 14, is formed by forming an absorption layer 12 for absorbing light emitted by a light emitting layer, and having secondary light emitting intensity lower than the semiconductor substrate 11 between the active layer 13 and the semiconductor substrate 11.例文帳に追加

半導体基板１１と、その上に形成された少なくともｐ型の活性層１３及とｎ型のクラッド層１４とを備えたシングルヘテロ構造の発光ダイオード１０において、活性層１３と半導体基板１１との間に、発光層で発光した光を吸収すると共に、半導体基板１１より二次発光強度が低い吸収層１２を形成することにより、発光ダイオード１０を構成した。 - 特許庁

An organic solar cell 1 includes: a first electrode 3 formed on a substrate; a photoelectric conversion layer 5 formed on the first electrode 3 and provided with a p-type semiconductor layer 5a whose material is a molybdenum oxide and an n-type semiconductor layer 5b whose material is an electron-accepting organic semiconductor; and a second electrode 7 formed on the photoelectric conversion layer 5 and paired with the first electrode 3.例文帳に追加

有機太陽電池１は、基板上に形成された第１電極３と、その第１電極３上に形成されており、モリブデン酸化物を材質とするｐ型半導体層５ａ及び、電子受容性有機半導体を材質とするｎ型半導体層５ｂを有する光電変換層５と、その光電変換層５上に形成されており第１電極３と対をなす第２電極７と、を有する。 - 特許庁

The semiconductor film, which is formed through the manufacturing method of the semiconductor film, is utilized, thus forming the p-type thin-film transistor having excellent characteristics on metal foil, such as glass, Si, and SUS, and a plastic substrate, and embodying a photoelectric element, such as an LED utilizing a pn junction.例文帳に追加

半導体膜の製造方法を通じて形成された半導体膜を利用して、ガラス、Ｓｉ、ＳＵＳなどの金属箔、プラスチック基板上に特性が優秀なｐ型の薄膜トランジスタを形成することができ、ＰＮ接合（ｊｕｎｃｔｉｏｎ）を利用したＬＥＤなどの光電素子を具現することができる。 - 特許庁

The temperature of the base material is kept at ≥200°C, the positive and negative or negative pulse voltage of ≥1 kV is applied to the base material to manufacture a p-type conduction DLC film on the surface of the base material.例文帳に追加

低分子量炭化水素ガスの高濃度プラズマを発生させ、該放電プラズマに接するように被加工基材を設置し、該被加工基材の温度を２００℃以上に保持し、該被加工基材に１ｋＶ以上の正負又は負のパルス電圧を印加して前記被加工基材表面にｐ形伝導ＤＬＣ膜を製膜する。 - 特許庁