「parallel data」に関連した英語例文の一覧と使い方(51ページ目) - Weblio英語例文検索

A data operation command is used to change a position of a 16-bit segment of a 32-bit operand to a position where partial products can be computed by a multimedia parallel multiplication command, and the partial products are added to form a result.例文帳に追加

３２ビット・オペランドの１６ビット・セグメントの位置を、マルチメディア並列乗算命令が部分積を計算できるようにする位置に変更するためにデータ操作命令を使用し、次に、部分積を加算して結果を形成する。 - 特許庁

By connecting a plurality of memory boards parallel to the voice control LSI 80 by the sound board 44, the voice control device 34 is constituted by a plurality of memory boards whose data bus width is smaller than that of the voice control LSI 80.例文帳に追加

この音基板４４により複数のメモリ基板を並列に音声制御ＬＳＩ８０へ接続することで、音声制御ＬＳＩ８０よりもデータバス幅が小さい複数のメモリ基板を用いて音声制御装置３４を構成する。 - 特許庁

To execute shared resource exclusive control of being conscious of order, while attaining low electric power consumption, by reducing a data communication quantity between processors, even by parallel communication processing in an existing environment of a plurality of processors.例文帳に追加

複数のプロセッサが存在する環境下での並列通信処理でも、プロセッサ間のデータ通信量を削減でき、低消費電力を達成しつつ、順序を意識した共有リソース排他制御を行うことができるようにする。 - 特許庁

When inputs D1, D2 are inputted to a digital comparator 1 in parallel, one-bit comparison flags E1, E2, F1, F2 corresponding to whether all the inputted bit data are the same are outputted from one-bit comparators 11, 12.例文帳に追加

デジタル比較器１では、入力Ｄ１，Ｄ２が並列に入力されると、１ビット比較器１１，１２によって、入力されたビットデータがすべて同一であるか否かに応じた１ビット比較フラグＥ１，Ｅ２，Ｆ１，Ｆ２が出力される。 - 特許庁

The controller converts a parallel command signal, address signal or write data signal into a first serial signal and outputs the converted signal through an optical transmission line to the storage device as a first optical signal of single wavelength.例文帳に追加

コントローラは、並列のコマンド信号、アドレス信号あるいは書き込みデータ信号を第１直列信号に変換し、変換した信号を単一波長の第１光信号として、光伝送路を介して記憶装置に出力する。 - 特許庁

When two resource-constrained instructions of the same precedence constraint ranking calculated and being under data dependency are not processed in parallel because of the resource constraint, a resource constraint ranking evaluation part 152 raises the precedence constraint ranking of the preceding instruction.例文帳に追加

資源制約評価部１５２は、データ依存関係にあってかつ同一の先行制約順位を算出された２命令が、資源制約のために並行処理されない場合、その先行命令の先行制約順位を繰上げる。 - 特許庁

A rate conversion part 111 simultaneously inputs stream data of contents inputted from an input part 110 in parallel to first and second encryption parts 113, 114 formed correspondingly to recording devices A101, B103.例文帳に追加

記録デバイスＡ１０１、記録デバイスＢ１０３に対応して設けた第１暗号部１１３，第２暗号部１１４に、入力部１１０から入力されたコンテンツのストリームデータをレート変換部１１１で同時に並列で入力するようにする。 - 特許庁

To provide an image information transmission apparatus for dividing encoded stream data at any optional position, transmitting or decoding them in parallel, and accelerating processing of image transmission and image decoding as a result.例文帳に追加

符号化ストリームデータを任意の位置で分割して並列伝送したり並列復号処理でき、結果として画像伝送及び画像復号の処理の高速化することが可能な画像情報伝送装置を提供することである。 - 特許庁

To provide an IC card capable of managing a session buffer so that a plurality of communication sessions can be processed in parallel and relatively large data can be processed by optimizing a session buffer configuration based upon the number of sessions which are already opened.例文帳に追加

開設済みセッション数を元にセッションバッファ構成を最適化することにより、複数の通信セッションを並行に処理可能，かつ，比較的大きなデータを処理可能なようにセッションバッファを管理できるＩＣカードを提供する。 - 特許庁

To reduce processing standby time in relation to DMA(Direct Memory access) transfer of a processor by efficiently executing the DMA transfer regarding a multichannel DMA controller to execute an arithmetic operation of a processor and data transfer in parallel.例文帳に追加

プロセッサの演算とデータの転送とを並列実行するための複数チャネルＤＭＡコントローラに関し，ＤＭＡ転送を効率良く実行させることによって，プロセッサのＤＭＡ転送に関係する処理待ち時間を削減する。 - 特許庁

A target having a vertical plane S_1 whose both right-and-left sides are parallel and vertical is scanned horizontally by the laser scanner 1 from a measuring origin O_m in front of the vertical plane S_1, to thereby obtained point group data to measuring points to the number of M.例文帳に追加

左右両側辺が平行かつ垂直な垂直平面Ｓ_１を有するターゲットを、垂直平面Ｓ_１の前方の計測原点Ｏ_ｍからレーザースキャナ１により水平走査し、Ｍ個の測点に対する点群データを得る。 - 特許庁

In a memory distribution type parallel computer for executing plural processes by plural processors connected through a communication network, each processor for executing at least one process out of plural processes has a scheduler for scheduling the data transfer of substitute data to respective processes and a data transfer means for executing data transfer through the communication network in accordance with the schedule.例文帳に追加

通信ネットワークにより接続された複数の処理装置により複数のプロセスを実行する分散メモリ型並列計算機においては、複数のプロセスのうちの少なくとも１のプロセスを実行する各処理装置が、複数のプロセスに対し重複割付けされた変数に当該プロセスがデータを代入する場合に、代入されるデータの各プロセスへのデータ転送をスケジューリングするスケジューラと、スケジューラに従って、通信ネットワークを介するデータ転送を行うデータ転送手段とを有する。 - 特許庁

Upon overlap input of a data input/output access operation period of an external command CMD and a refresh operation period of a refresh command RCMD, if access areas accessed by both commands are different, the commands are converted to control command signals SD_CMD and output parallel to enable a parallel conversion processing operation.例文帳に追加

また外部コマンドＣＭＤのデータ入出力アクセス動作期間とリフレッシュコマンドＲＣＭＤのリフレッシュ動作期間とが重複して入力される場合に、両コマンドによってアクセスされるアクセス領域が異なる場合には、各コマンドのそれぞれを並列して制御コマンド信号ＳＤ＿ＣＭＤへ変換して出力することで、並列変換処理動作を行うことができる。 - 特許庁

To provide a received frequency converting device and a frequency band switching method, with which accuracy in switching parallel connected band pass filters can be freely selected by changing the number of bits and positions of frequency setting data to be read and an image frequency band cab be attenuated for a fixed quantity in the frequency band of the band pass filters of the number of parallel connected band pass filters.例文帳に追加

並列接続した帯域通過フィルタの切り替え精度を、読み込む周波数設定データのビット数、位置を変えることで自由に選択可能とすると共に、並列接続した帯域通過フィルタの数×帯域通過フィルタの周波数帯域で一定量のイメージ周波数帯域の減衰を可能とした受信周波数変換装置及び周波数帯域切替方法を提供する。 - 特許庁

To extend the time until the automatic recovery of a memory is activated with respect to a thread scheduling method in a system for executing a thread, which is a unit of parallel processing in a process, plurally and in parallel, to increase the amount of data collected by automatic collection and reduce the amount of memory required for the system, and also to speed up execution time.例文帳に追加

本発明はプロセス内の並列処理の単位であるスレッドを複数並列に実行するシステムにおけるスレッドスケジューリング方式に関し，メモリの自動回収が起動するまでの時間を延ばすと共に自動回収により回収されるデータ量を増大させて，システムの必要メモリ量を少なくすると共に，実行時間を高速化することができることを目的とする。 - 特許庁

This component executing system is provided with plural task component 2, plural parallel distribution components 4 for changing the execution state of each task component 2 in accordance with an execution environment, a shared data component 6 for managing the data shared between the respective components 2, and a shared data distribution component 7 for accessing the component 6 from each component 2 straddling over a process.例文帳に追加

並列分散対応コンポーネント実行システムは、複数のタスクコンポーネント２と、各タスクコンポーネント２の実行状態を実行環境に応じて変更するための複数の並列分散コンポーネント４と、各タスクコンポーネント２間で共有されるデータを管理する共有データコンポーネント６と、共有データコンポーネント６に対してプロセスを跨って各タスクコンポーネント２からアクセスするための共有データ分散コンポーネント７とを備えている。 - 特許庁

In the information processing system for performing parallel processing while performing data communication between two or more computation nodes 1, 2 connected through an inter-node network 5, the computation node 1 includes communication control software for shifting the computation node 1 into a power-saving mode when the computation node 2 is yet to be ready for data reception although a running program on the computation node 1 is ready for data transmission.例文帳に追加

ノード間ネットワーク５で接続された複数の計算ノード１，２間でデータ通信を行いながら並列処理を行う情報処理システムにおいて、計算ノード１は、計算ノード１で動作中のプログラムがデータ送信の準備が完了したにもかかわらず、計算ノード２でデータ受信の準備が完了していない場合に、計算ノード１を省電力モードに移行させるための通信制御ソフトウェアを備える。 - 特許庁

The imaging apparatus is provided with: two imaging sensors capable of respectively acquiring time series image data; a setting means for respectively setting frame rates when the two imaging sensors acquire the image data; and a frequency detection means for detecting the flicker frequency of the light source on the basis of the plural image data acquired in parallel by the two imaging sensors at the frame rates different from each other.例文帳に追加

撮像装置は、時系列の画像データをそれぞれ取得することが可能な２つの撮像センサと、２つの撮像センサによる画像データ取得の際のフレームレートをそれぞれ設定する設定手段と、互いに異なるフレームレートで２つの撮像センサによって並行して取得される複数の画像データに基づいて光源のフリッカー周波数を検出する周波数検出手段とを備える。 - 特許庁

To provide an ultrasonic diagnosis device, capable of providing a high speed operation process without execution of a condition branching process represented by if-sentences in a case of using an SIMD type operation device in which a plurality of data can be processed in parallel.例文帳に追加

超音波診断装置において、複数のデータを並列処理することが可能なＳＩＭＤ方式の演算器を用いる場合に、ｉｆ文に代表されるような条件分岐処理を実行しないで、高速な演算処理を可能とする。 - 特許庁

To solve problems that a simultaneous write access to a number of memory cells connected in parallel in a data line direction, i.e. multiplex selection, is inhibited as a memory function, and in a memory array of the above constitution, a write access time is long and test time cannot be shortened.例文帳に追加

データ線方向に並列に多数接続されたメモリセルへの同時書込みアクセス、すなわち、セル多重選択は、メモリ機能的に禁止であり、前記のような構成のメモリアレイでは、書込みアクセスが長く、テスト時間の短縮が図れない。 - 特許庁

To provide a coaxial type spatial light interference tomographic image measuring instrument, utilizing a spatially correlated wave capable of effectively performing parallel detection of depth detection data due to space interference, using a low coherent light source at a high speed, using a simple constitution.例文帳に追加

低コヒーレント光源を用いた空間干渉による深さ方向情報の並列検出を、簡便な構成かつ高速でかつ有効に実行できる、空間相関波を利用した同軸型空間光干渉断層画像計測装置を提供する。 - 特許庁

A selector 504 sets the combination of the group of memories 505 and the memory control units 501-504, and image data subjected to parallel/serial conversion by the memory control units 501-504 are subjected to various image processing according to modes by an image editing processor 506.例文帳に追加

セレクタ５０４はメモリ群５０５とメモリコントロール部５０１〜５０４の組み合わせを設定し、メモリコントロール部５０１〜５０４でパラレル／シリアル変換された画像データは画像編集処理部５０６でモードに従って各種画像処理が実施される。 - 特許庁

To provide a semiconductor storage device having a memory cell array performing injection of source side channel hot electrons by which data can be written in plural memory transistors or can be read out from the transistors in parallel, and increasing operation speed of a program including verifying can be realized.例文帳に追加

複数のメモリトランジスタを並列に書き込むまたは読み出すことができ、ベリファイを含むプログラムの高速化を実現できるソースサイド・チャネルホットエレクトロン注入を行うメモリセルアレイを有する半導体記憶装置およびその駆動方法を提供する。 - 特許庁

To provide: an image processing apparatus by which array order information based on the order of records in variable data and post-processing information are imparted to a plurality of image information items generated in parallel; an image processing program; and a printing system.例文帳に追加

並列に生成された複数の画像情報に対して可変データにおけるレコード順に基づく配列順序情報及び後処理情報を付与することができる画像処理装置、画像処理プログラム及び印刷システムを提供する。 - 特許庁

To easily grasp a situation that the income and expenditure data of a game machine relies on game characteristics related to which jackpot state even when the game machine which is ready to get two or more jackpot states in parallel at the same time is a management target.例文帳に追加

２以上の大当たり状態が同時期に並行して可能な遊技機が管理対象であった場合でも、遊技機の収支データが、どちらの大当たり状態に係る遊技特性に依存しているかを容易に把握可能にすること。 - 特許庁

To simplify the processing at a receiver side and to attain high speed transmission of an encoded data sequence, transmission of a moving picture with ultrahigh resolution and errorless transmission in the image transmission by parallel processing employing a plurality of encoders and decoders.例文帳に追加

複数の符号化器と復号器を用いた並列処理による画像送受信に、受信側の処理を簡略化して符号化データ系列の高速な伝送と超高解像度の動画像の伝送およびエラーの少ない伝送を可能にする。 - 特許庁

In parallel to the recording control of adjustment patterns on the first and second surfaces of a continuous recording medium by an image recording timing control part 4, data analysis of the read adjustment patterns and calculation of a correction parameter are performed by a correction parameter calculation part 5.例文帳に追加

画像記録タイミング制御部４による連続記録媒体の第１面及び第２面への調整パターンの記録制御と並列に、読み込まれた調整パターンのデータの解析及び補正パラメータの算出を補正パラメータ算出部５が行う。 - 特許庁

To provide an image reading apparatus in which both of high-speed reading and low costs are achieved by performing time-dividing processing, in one image processing circuit, on serial image data corresponding to color components outputted simultaneously in parallel from a plurality of routes.例文帳に追加

複数経路で同時並行出力される各色成分に対応するシリアル画像データを、１つの画像処理回路で時分割処理することができる、読み取りの高速性と低コスト性とを両立した画像読取装置を提供すること。 - 特許庁

To provide an image processor in which a plurality of divided image data being subjected to identical image processing can be processed in parallel, and reduction in cost and power consumption can be attained by suppressing increase in circuit scale.例文帳に追加

同一の画像処理を行う複数の分割された画像データの処理を並行して行うことを可能とするとともに、回路規模の増加を抑えることで、コストアップ及び低消費電力化を達成可能な画像処理装置を提供する。 - 特許庁

A data processing part 40 specifies the job processes which can be executed by an operator in a random order and sets and changes the workflow so as to make the operator execute more job processes in parallel as the job skill of the operator is higher.例文帳に追加

データ処理部４０は、順不同にてオペレータに実行させることができる業務プロセスを特定して、当該オペレータの業務習熟度が高いほど、多くの業務プロセスをオペレータに並行して実行させるようにワークフローを設定変更する。 - 特許庁

A high-speed serial interface circuit includes a data receiver circuit 10, a clock receiver circuit 20, a logic circuit block 30 including at least a serial/parallel conversion circuit 40; a self-running clock generation circuit 70, a clock detection circuit 80, and an output mask circuit 90.例文帳に追加

高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０、出力マスク回路９０を含む。 - 特許庁

To forcibly eject a card with simple operation when the card is jammed in a card processor which houses and stores a plurality of cards in parallel in the direction of thickness and performs read/write of data to one card to be accessed.例文帳に追加

複数枚のカードを厚さ方向に並列させて収納、保管し、１枚のアクセス対象カードに対してのデータの読み書きを行うデータ処理装置において、カードが詰まった際に、カードを簡単な操作で強制的に排出できるようにする。 - 特許庁

The apparatus has a sorting processing apparatus 110 for performing parallel processing, a dither cycle detecting apparatus 111, a statistics processing apparatus 112, and sort processing apparatus 113, and sorts dither image data of a different plurality of dither cycle at a high speed utilizing statistical information.例文帳に追加

並列処理の並び換え処理装置１１０、ディザ周期検出装置１１１、統計処理装置１１２、ソート処理装置１１３を有し、異なった複数のディザ周期のディザ画像データに対し統計情報を利用した並び換えを高速に行う。 - 特許庁

The column decoder activates a column selection line specifying a column inputting and outputting parallel data pf 2N pieces by generating a pre-decoding signal of 2N pieces utilizing the prescribed numbers out of a plurality of bits constituting a column address.例文帳に追加

カラムデコーダは、カラムアドレスを構成する複数のビットのうち所定数のビットを利用して２Ｎ個のプリデコーディング信号を発生することによって、２Ｎ個の並列データを入／出力させるべきカラムを指定するカラム選択ラインを活性化する。 - 特許庁

The property is used to change a dither table for determining a screen angle of the parallel line tint screen for each toner color when the unevenness (jaggedness) of the segment is generated, and the image data are printed while the jaggedness is made inconspicuous.例文帳に追加

その性質を利用して、前記線分の凸凹（ジャギ）の発生が有る場合には、前記万線スクリーンのスクリーン角度を決定するディザテーブルをトナー色毎に入れ替えて、ジャギが目立たなくなるようにして印刷を行うことにより課題を解決した。 - 特許庁

When the transfer of data of an HTTP session 1 is required by parallel processing, a shared memory generation request is issued to a print processing part 13 from a communication processing part 12 of an image forming device 1, and placed in a buffer for shared memory management.例文帳に追加

並行処理によりＨＴＴＰセッション１のデータの転送が必要になった場合に、画像形成装置１の通信処理部１２から印刷処理部１３に対し、共有メモリ生成要求が発行され、共有メモリ管理用バッファに置かれる。 - 特許庁

During the cycle N of the latter half, the second input side is selected for all the selectors 12i, 12j and 12k and the parallel inputted data DI1-DI4 in the row direction are shifted from up of the figure to down and stored in the registers 13i and 13j.例文帳に追加

後半のＮ周期の間、すべてのセレクタ１２_ｉ，ｊ，１４_ｋは第２入力側が選択され、並列入力された行方向の入力データＤＩ１〜ＤＩ４は、図の下から上にシフトされてレジスタ１３_ｉ，ｊに格納される。 - 特許庁

The interpolation contents generating part generates pixel data on an object pixel located between a pixel of interest on an interpolation object line parallel to the X-axis or the Y-axis of the XY rectangular coordinate system and a corresponding pixel located on the same interpolation object line.例文帳に追加

補間内容生成部は、ＸＹ直交座標系のＸ軸又はＹ軸に平行な補間対象ライン上にある注目画素と、同一の補間対称ライン上にある対応画素と、の間に位置する対象画素の画素データを生成する。 - 特許庁

A data transmission-side computer 1 of connection-less communication includes a virtual physical layer 5 allowing label information to be dynamically changed in accordance with presence of parallel physical links of lines L1, L2, and virtually integrating network interfaces of the respective physical links.例文帳に追加

コネクションレス型通信のデータ送信側コンピュータ１は、回線Ｌ１．Ｌ２の並列物理リンクの有無に応じてラベル情報を動的に変更可能で、各物理リンクのネットワークインタフェースを仮想的に統合する仮想物理層５を備えている。 - 特許庁

A first step configuration configured on the reconfigurable circuit includes run-length compression circuits 102a and 102b of two ways for parallel processing and FIFOs 108a and 108b which hold the output data from the circuits, respectively.例文帳に追加

再構成可能回路に構成する第１段階のコンフィギュレーションには、並列処理のための２系統のランレングス圧縮回路１０２ａ及び１０２ｂと、それら各回路の出力データをそれぞれ保持するＦＩＦＯ１０８ａ及び１０８ｂとが含まれる。 - 特許庁

A tertiary _4C_3 encoding section 12 inputs parallel data of 5 bits, selects three non-zero coordinates from four coordinates, defines them as +√2d or -√2d and defines the remaining one as a zero coordinate to form four-dimensional symbol from combination thereof.例文帳に追加

３値_４Ｃ_３符号化部１２は５ビットの並列データを入力し、４個の座標から３個の非零座標を選んで＋√２ｄ又は−√２ｄとすると共に残りの１個を零座標として、その組み合わせによって４次元シンボルを形成する。 - 特許庁

To provide a timing transmission system which does not send independent timing information on a transmission side, but extracts the timing information on a reception side when constant-cycle timing information is needed on the reception side together with data in parallel transmission.例文帳に追加

並列伝送の場合に、受信側でデータと共に一定周期のタイミング情報とを必要とする時、送信側にて独立したタイミング情報を送信せずに、受信側でタイミング情報を抽出するタイミング伝送方式の提供をする。 - 特許庁

To provide a data backup method which has freedom of backup organization with respect to distributed and parallel databases, ranges a wide site, is less expensive, safe, and efficient by associating complicatedly connected management procedures with objects to be managed.例文帳に追加

複雑に絡み合った管理手順と管理対象とを関連付けることによって、分散・並列データベースに対して、よりバックアップ構成に自由度がある、広域のサイトを跨る安価で安全な効率の良いデータのバックアップ方法を提供する。 - 特許庁

An operation data processing unit 11B compares the pixel signal of a reading period of n lines with a reference signal RAMP, performs count processing at any of down and up modes in parallel to this comparing processing, and holds a count value at the time of completion of the comparing processing.例文帳に追加

演算データ処理部１１Ｂでは、ｎ行の読出期間の画素信号と参照信号RAMPとを比較するとともに、この比較処理と並行してダウン／アップの何れかのモードでカウント処理を行ない、比較処理が完了した時点のカウント値を保持する。 - 特許庁

To provide a semiconductor memory structure having a constitution of a memory cell array which can process many input/output data simultaneously in parallel and a redundant relieving circuit which can perform efficiently redundant relieving for the above.例文帳に追加

同時並列に多数の入出力データを取扱うことができるメモリセルアレイの構成と、これに対して効率的に冗長救済を行なうことのできる冗長救済回路とを併せ持つ半導体記憶装置の構成を提供する。 - 特許庁