「parallel data」に関連した英語例文の一覧と使い方(50ページ目) - Weblio英語例文検索

The long axis direction of the rectangular magnet is oriented in parallel to a straight line connecting the center of the inner circle of the circular coil in a state in which the actuator is positioned at the outermost circumference of a data area and the center of the inner circle of the circular coil in a state in which the actuator is positioned at the innermost circumference of the data area.例文帳に追加

アクチュエータがデータ領域の最外周に位置決めされた状態における円形コイルの内径円の中心、及び、データ領域の最内周に位置決めされた状態における円形コイルの内径円の中心の、２点を結ぶ直線に対して並行に、長方形マグネットの長軸方向を配置している。 - 特許庁

The bidirectional data transmission of the parallel signals requiring a higher speed than those from a control panel on a ground side and the serial signals requiring no high speed but handling a great mass of data is performed in a stacker crane or a moving carriage by using the pair of space optical transmission devices for reducing the wiring manhour and the installation space.例文帳に追加

スタッカクレーンや移動台車において、地上側の操作盤より高速性を必要とするパラレル信号と、高速性は必要としないが大量のデータを扱うシリアル信号を、一対の空間光伝送装置を使用してほぼ同時に双方向でデータ伝送を行い、配線工数、設置スペースを削減する。 - 特許庁

The non-volatile ferroelectric register is configured by connecting a plurality of the capacitors etc., in parallel in a ferroelectric capacitor unit for storing data, instead of using a single capacitor, to lower a data storage failure rate accompanying the abnormal state of the capacitors, thereby improving storage reliability and stability.例文帳に追加

本発明の不揮発性強誘電体レジスタは、データ格納のための強誘電体キャパシタ部のキャパシタ等を単一キャパシタでない複数のキャパシタ等が並列連結された構造にし、キャパシタの非正常状態に伴う データ格納失敗確率を低減することによりレジスタの格納信頼性及び安定性を高める。 - 特許庁

To realize fast error correction by effectively utilizing a code syndrome calculation circuit with a high correction capability so as to increase a parallel processing code word number for code syndrome calculation with a small correction capability in the data error correction device that corrects data errors by using a plurality of error correction codes.例文帳に追加

複数の誤り訂正符号によって、データの誤りを訂正するデータ誤り訂正装置において、訂正能力の大きい符号のシンドローム計算回路を有効に使用することで、訂正能力の小さな符号のシンドローム計算の並列処理符号語数を大きくして、誤り訂正処理の高速化を実現する。 - 特許庁

The device is provided with a voice converting part 20 for processing each kind of voice data in order to output the characters displayed on the respective windows as the voice, a volume deciding part 30 for deciding the reading volume of each window and an output part 40 for outputting each kind of voice data by voice in parallel by the respective kinds of decided reading volume.例文帳に追加

各ウインドウ上に表示される文字を音声として出力できるように各音声データに処理する音声変換部２０と、各ウインドウの読み上げ音量を決定する音量決定部３０と、各音声データを決定された各読み上げ音量で並行して音声出力する出力部４０とを備える。 - 特許庁

To provide a means capable of quickly updating and adding retrieval target data in parallel with retrieving and quickly performing a degeneration operation even when a retrieval processing fails about a full text retrieval system of a character string collation system for retrieving a large amount of data in a short period of time by using a plurality of processors.例文帳に追加

本発明は、複数処理装置を用いて大量データを短時間に検索する文字列照合方式の全文検索システムに関し、検索対象データの更新、追加を検索と並行して行うことが可能で、検索処理装置が故障しても、縮退運転を迅速に行える手段を提供することを課題とする。 - 特許庁

To provide a data transmitter-receiver equipped with a CRC coding/ decoding part capable of being realized in a small hardware scale without lowering the transfer efficiency of the data of a parallel form at the time of the generation of a CRC inspection bit and a CRC inspection in the CRC coding/ decoding part.例文帳に追加

ＣＲＣ符号／復号部におけるＣＲＣ検査ビットの生成やＣＲＣ検査の際に、パラレル形式のデータの転送効率を低下させることなく、さらに少ないハードウェア規模で実現できる前記ＣＲＣ符号／復号部を備えることを特徴としたデータ送受信装置を提供することを課題とする。 - 特許庁

In a MixColumn transformation circuit, the transformation results of MixColumn transformation or InvMixColumn transformation is obtained by disposing two operational circuits, each comprising four multipliers and an XOR circuit, in parallel and processing 32-bit data in two cycles, or by processing 32-bit data with a single operational circuit in four cycles.例文帳に追加

ＭｉｘＣｏｌｕｍｎ変換回路において、４つの乗算器とＸＯＲ回路から構成される演算回路を２個並列に設けて、３２ビットデータを２サイクルで処理するか、あるいは、単一の演算回路で３２ビットデータを４サイクルで処理することで、ＭｉｘＣｏｌｕｍｎ変換またはＩｎｖＭｉｘＣｏｌｕｍｎ変換の変換結果を得る。 - 特許庁

A packet data arrangement control circuit 1 is provided with FIFO memories 19-11-19-1M-19-N1-19-NM that store data bytes in M-byte width resulting from parallel processing applied to variable length packets in the unit of M sets without a gap by each logical channel in a state that pad bytes between user packet frames of the variable length packet are eliminated.例文帳に追加

パケットデータ配列制御回路１は、可変長パケットをパラレル化したＭバイト幅のデータバイトを可変長パケットのユーザパケットフレームの間のパッドバイトが取り除かれた状態で論理チャネル毎に隙間なくＭ個単位で保持するＦＩＦＯメモリ１９−１１〜１９−１Ｍ〜１９−Ｎ１〜１９−ＮＭを備えている。 - 特許庁

A microcomputer 1 including a CPU 2 in its inside is provided with a 1st data transfer device 4 for controlling direct memory access transfer on external buses EDBUSA, EABUS of the microcomputer 1 and parallel execution of an internal bus access by the CPU 2 or the like and external data transfer control by the device 4 is made possible.例文帳に追加

ＣＰＵ（２）を内蔵するマイクロコンピュータ（１）に、当該マイクロコンピュータの外部バス（ＥＤＢＵＳＡ，ＥＡＢＵＳ）上でのダイレクト・メモリ・アクセス転送を制御する第１のデータ転送装置（４）を設け、第１のデータ転送装置による外部データ転送制御に並行して、マイクロコンピュータ内部のＣＰＵなどによる内部バスアクセスを可能とする。 - 特許庁

The signal processing circuit is provided with a bus wiring DB for receiving digital video signals, and a data register 6 for sequentially sampling the digital video signals on this bus wiring DB and outputting them in parallel, and this data register 6 includes a plurality of sampling latches 10 for level-converting each signal voltage of the digital video signals in bit units.例文帳に追加

信号処理回路はデジタル映像信号を受け取るバス配線ＤＢと、このバス配線ＤＢ上のデジタル映像信号を順次サンプリングして並列的に出力するデータレジスタ６とを備え、このデータレジスタ６はデジタル映像信号の信号電圧をそれぞれビット単位にレベル変換する複数のサンプリングラッチ１０を含む。 - 特許庁

Plural recessed parts 3a for generating timing signals for sequentially reading in the direction of transmission plural data CGH 2a of the optical recording medium 1 on which the plural data CGH 2a presenting information are two-dimensionally arranged and formed, are formed on the surface of the medium in parallel with the transmission direction.例文帳に追加

情報を表す複数のデータＣＧＨ２ａが搬送方向に２次元的に配列されて形成された光記録媒体１の複数のデータＣＧＨ２ａを搬送方向に順次読み取るための読み取りタイミング信号を生成するための凹部３ａを搬送方向に並行して媒体表面に複数形成した。 - 特許庁

This free cell generating circuit is composed of a 53-octet timing counter 2 of 53 cycles for counting the timing of an asynchronous transfer mode(ATM) cell, a gate circuit 4 for generating four kinds of timing signals from the output of 6 bits from the 53-octet timing counter 2, and a shift register 3 for converting the free cell pattern of 8 bits from parallel data to serial data.例文帳に追加

空きセル生成回路は、ＡＴＭセルのタイミングカウントを行う５３周期の５３オクテットタイミングカウンタ２と、５３オクテットタイミングカウンタ２の６ビットの出力から４種類のタイミング信号を生成するゲート回路４と、８ビットの空きセルパターンをパラレルデータからシリアルデータに変換するシフトレジスタ３とにより構成する。 - 特許庁

To provide a decoder capable of completing decoding processing in a short time without increasing the scaling of a circuit too high, even when packets of code data are inputted continuously by configuring two decoding circuits in parallel.例文帳に追加

２つの復号回路を並列に構成することにより、符号データのパケットが連続して入力されるような場合でも、回路規模をあまり大きくすることなく、短時間で復号処理を終了できる復号装置を提供する。 - 特許庁

To enhance the probability that the recording material at the point of the time exposure is suspended is in a state before a change is given thereto when recording an image to the recording material by parallel processing of transfer of print data and transportation of the recording material.例文帳に追加

プリントデータの転送と、記録材料の搬送を並行処理して記録材料へ画像記録を行う際に、露光が中止された時点における記録材料が、変化がつけられる前の状態である確率を高くする。 - 特許庁

By this print controller, this method, and this program product, print stream data are received, analyzed to be divided into a local part and a global part, packaged for further raster image processing, and then, processed in parallel by means of a plurality of raster image processors.例文帳に追加

プリントストリーム・データを受け取り、解析してローカル部分とグローバル部分に分け、さらにラスタ画像処理を行うためにパッケージ化し、その後、複数のラスタ画像プロセッサによって並列に処理する、プリント・コントローラ、方法、およびプログラム製品。 - 特許庁

To attain background elimination with high accuracy and with a simple circuit configuration by eliminating occurrence of uneven gray levels caused by a conventional method that applies background elimination processing to an image based on analog data in a parallel processing process for an output of a plurality of sensor chips.例文帳に追加

複数のセンサチップ出力のパラレル処理過程のアナログデータにより画像の地肌除去処理を行う従来法で発生した濃度ムラの発生を無くし、地肌除去を精度良く簡単な回路構成で行う。 - 特許庁

In the automatic machine for transaction, the operation of the user is performed in advance when the existence of an IC is determined by information of MS adhered onto a cash card, and data of the IC is read in parallel with the operation of the user.例文帳に追加

キャッシュカードに貼付されたＭＳの情報からＩＣ有りと判断されたとき、利用者の操作を先行して行なわせると共にＩＣ内のデータ読み出しを利用者操作と並行させて取引を行なう自動機。 - 特許庁

To provide a testing technology of a semiconductor device, which restricts the overhead of an area to a minimum and can make a signal propagate in parallel to testing by a method, wherein the signal is bypassed by utilizing an existent data path in an IP core.例文帳に追加

ＩＰコア内の既存のデータパスを利用して信号をバイパスさせることで、面積のオーバーヘッドを最小限に抑えながら、パラレルに信号を伝播させてテストを行うことができる半導体装置のテスト技術を提供する。 - 特許庁

In an environment connecting a plurality of scanners, a slave scanner for reading out a document from one host scanner in parallel and a printer for printing out read image data are selected and picture quality information is acquired from the selected printer.例文帳に追加

複数台のスキャナが接続された環境で１台のホストスキャナから原稿を並列して読み取るスレーブスキャナと読み取った画像データを印刷出力するプリンタを選択し、選択したプリンタから画質情報を取得する。 - 特許庁

By connecting the plurality of memory boards to the VDP 80 in parallel by the performance control board 43, a performance controller 35 is configured using the plurality of memory boards whose data bus width is smaller than that of the performance control board 43.例文帳に追加

この演出制御基板４３により複数のメモリ基板を並列にＶＤＰ８０へ接続することで、演出制御基板４３よりもデータバス幅が小さい複数のメモリ基板を用いて演出制御装置３５を構成する。 - 特許庁

A plurality of feedback resisters 5-7 are connected in parallel, and a CPU 2 writes data in a control register 3 arbitrarily.例文帳に追加

複数の帰還抵抗５〜７を並列に接続し、ＣＰＵ２が制御レジスタ３に任意にデータを書き込むことにより、複数の帰還抵抗５〜７それぞれのＯＮ、ＯＦＦを任意に制御し、電圧が変動しても一定の帰還抵抗値を設定する。 - 特許庁

When it is determined that there is not enough time until the start of processing, transfer of the first job information to the print device 105 and transfer of developed image data to the print device are performed in parallel (S1107 to S1115).例文帳に追加

また、十分な時間がないと判断した場合に、第１のジョブ情報のプリントデバイス１０５に対する転送と、展開済みのイメージデータのプリントデバイスに対する転送とを並列的に行う（Ｓ１１０７〜Ｓ１１１５）特徴とする。 - 特許庁

To provide a method and device for recording/reproducing information with which optimum performance can be respectively realized when a format processing by a background, and a data recording or reproducing processing by a user request occur in parallel.例文帳に追加

バックグラウンドによるフォーマット処理と、ユーザ要求によるデータ記録又は再生処理とが並行して生じる場合に、各々最適なパフォーマンスを実現できる情報記録再生方法及び情報記録再生装置を提供する。 - 特許庁

In the DES computing unit 310, in parallel with decoding processing of encrypted text data 301 by an encryption core section 315, the next arithmetic operation use chaining value generating section 314 generates a next arithmetic operation use chaining value 330 and gives the result to the DES computing unit 320.例文帳に追加

ＤＥＳ演算器３１０では、暗号化コア部３１５での暗号文データ３０１の復号化処理と平行して、連鎖値生成部３１４において次演算用の連鎖値３３０を生成し、ＤＥＳ演算器３２０へ送る。 - 特許庁

In a passive matrix type display device 1, a driving current I is supplied while an energizing current is controlled to a data electrode A where a plurality of light emitting elements E arranged in a first direction CD (column direction) are connected in parallel.例文帳に追加

パッシブマトリックス型表示装置１において、第一方向ＣＤ（カラム方向）に配列す複数の発光素子Ｅを並列接続するデータ電極Ａに対し、通電電流量を制御しつつ駆動電流Ｉが供給される。 - 特許庁

The serial data transmitting and receiving apparatus is equipped with: a parallel/serial converter 1; an LDVS (low voltage differential signaling) signal transmitter 2; an LDVS signal receiver 3; a transmission line 4; a non-display detector 5 as a non-display period detector; and an output controller 6.例文帳に追加

この実施形態は、パラレル・シリアル変換器１とＬＶＤＳ信号送信器２とＬＶＤＳ信号受信器３と伝送路４と非表示期間検出部としての非表示検出器５と出力制御器６とを備える。 - 特許庁

When system environmental variations (temperature fluctuations and voltage fluctuations) exceed a particular thresholds, a delay-set value of parallel-operated clocks is readjusted, and only the changes caused by the readjustment are reflected to the number of delay stages of each data.例文帳に追加

システムの環境変動（温度変動、電圧変動）が特定の閾値を超えた場合に、並走クロックのディレイ設定値の再調整を実施し、前記再調整によって生じた変化分のみを各データのディレイ段数に反映させる。 - 特許庁

Further, in the game machine 1, image display is performed in relation to the game performance in a special symbol display device, and in parallel therewith, information display related to terminal output data is performed in an external display device.例文帳に追加

さらに遊技機１では、特別図柄表示装置において遊技演出に関する画像表示が行われ、これと並行して、外部表示装置において端末出力データに関する情報表示が行われるようになっている。 - 特許庁

In this virtual computer system for performing a distributed/parallel arithmetic operations by using the surplus power of a computer connected to a network, the computer is provided with a multi-functional copying machine having an information processing function and a data storing function.例文帳に追加

ネットワークに接続しているコンピュータの余剰パワーを用いて分散／並列演算を行う仮想コンピュータシステムにおいて、上記コンピュータには、情報処理機能およびデータ保管機能を有する多機能複写機を含むものである。 - 特許庁

To provide an image processing device capable of performing a variable power processing and a half tone processing in parallel at a high speed without interrupting the reading processing of image data and suppressing the memory cost to achieve a high speed processing.例文帳に追加

本発明は、画像データの読み込み処理を中断させることなく高速に変倍処理とハーフトーン処理を並列に行い、メモリコストを抑え高速化を実現できる画像処理装置を提供することを目的とする。 - 特許庁

A paratactic work flow is constituted to allow a plurality of executable subprocesses to be extracted from the classified minimum unit operation subprocesses based on common data, initiated simultaneously and executed in parallel.例文帳に追加

細分化された最小単位作業工程から、共通データに基づいて作業遂行可能な複数の工程を抽出し、これらを同時に作業開始でき、並行して遂行できるように並列的な作業フローを構築する。 - 特許庁

Then, the input parallel device transmits input with the same contents to the active server device and the verification server device, makes each of the server devices execute same applications to collate respective pieces of output data by an output collation device.例文帳に追加

そして、入力併走装置は、本番サーバ装置と検証サーバ装置とに同じ内容の入力を送信し、各々で同等の業務処理を実行させて、各々の出力データを出力照合装置により照合する。 - 特許庁

To provide a digital image reading and forming apparatus in which a plurality of functions can be operated in parallel by efficiently using a storage device as a shared resource relative to a large amount of image data to be processed by a digital multifunction machine.例文帳に追加

デジタル複合機で処理される大量の画像データに対して、共有リソースたる記憶装置を効果的に利用することによって、複数の機能を並列動作させることができるデジタル画像読取形成装置を提供する。 - 特許庁

To make easily and flexibly switchable whether or not the outputs of respective image processing blocks are to be composited in an image processor for parallel operating a plurality of image processing blocks with the different numbers of data required for processing.例文帳に追加

処理に必要なデータ数の異なる複数の画像処理ブロックを並列動作させる画像処理装置において、各画像処理ブロック間の出力を同期させるか否かを容易に且つ柔軟に切り換えられるようにする。 - 特許庁

To shorten processing time to run a data parallel program in distributed memory computer systems to combine more than one PE(processing element) varying with kinds and performance and change in load conditions during running of the program.例文帳に追加

種類や性能が異なる複数のPEを結合した分散メモリ型計算機システム、およびプログラムの実行中に負荷状況が変化する分散メモリ型計算機システムにおいて、データ並列プログラムを実行する際の処理時間を短縮する。 - 特許庁

In a mixing of horizontal and vertical picture elements reading mode, the four channel outputting parts are used to independently and parallel output mixed GRBG (green, red, blue and green) picture elements data at the same time with a group of picture elements on 2n rows and 2n columns as a second output unit.例文帳に追加

垂直水平画素混合読み出しモードは、２ｎ行２ｎ列の画素群を画素データの第２の出力単位として、４チャンネルの出力部を用いて同時にＧＲＢＧの混合画素データを独立並列で出力する。 - 特許庁

At that time, because the memory 85 for the data and the memory 82 for the header are cut off by a bridge 83, the CPU 81 generates the header of the next packet in parallel with the acquisition of the payload by the MAC 84, and makes it be recorded in the memory 82 for the header.例文帳に追加

このとき、データ用メモリ８５とヘッダ用メモリ８２とはブリッジ８３により切り離されているので、CPU８１は、MAC８４によるペイロードの取得と並行して、次のパケットのヘッダを生成してヘッダ用メモリ８２に記録させる。 - 特許庁

In the case of writing the resource data of a narrow band, switches 4-1 to 4-8 are operated so that the parallel connection of the NAND flash memories can be changed, and that the erasure unit of a video storage device can be operated.例文帳に追加

狭帯域の素材データを書き込む際にはスイッチ４−１〜４−８を操作することにより、ＮＡＮＤフラッシュメモリの並列接続を変えることができ、映像蓄積装置の消去単位を操作することが可能である。 - 特許庁

Further, a branch is formed on the gate line, a protective capacitor is formed by the branch and the data line, the protective capacitor is arranged in parallel with the parasitic capacitor, and the electric capacitance of the protective capacitor is less than that of the parasitic capacitor.例文帳に追加

ゲートラインには更に分岐部が設けられており、分岐部とデータラインとで保護容量を形成し、保護容量は浮遊容量と並列して配置され、且つ、保護容量の電気容量は浮遊容量の電気容量より小さい。 - 特許庁

To provide a simply-constructed device reducing cost even when image data are processed in parallel by a plurality of image processing means and the image processing results are combined to be output and even when image processing including shift processing is carried out.例文帳に追加

画像データを複数の画像処理手段で並行して処理し、その処理結果を結合して出力する場合、シフト処理を含む画像処理を行う場合であっても、簡単な構成で、低コストな装置を提供する。 - 特許庁

To provide a communication system for electrically connecting communication ports of a plurality of information processors to perform data communication, the system allowing parallel operation of a plurality of communications without increasing the number of communication hardware devices.例文帳に追加

複数の情報処理装置の各通信ポートを電気的に接続して互いにデータ通信を行う通信システムにおいて、複数の通信処理を並行して実行可能な構成を通信用のハードウェアを増加させることなく実現する。 - 特許庁

The signal shutter 10 is a liquid crystal panel in which a plurality of data electrodes 12 extended in parallel in the scanning direction (the direction from A to B in the drawing) with one pixel width and a counter electrode 14 which is a sheet of solid image electrode are disposed.例文帳に追加

信号シャッタ１０は、１画素幅で走査方向（図中のＡからＢへの方向）へ平行に延設された複数のデータ電極１２と、１枚のベタ電極である対向電極１４とが配設された液晶パネルである。 - 特許庁

A pixel 2 has a capacitor C, an organic EL element OLED with luminance set by flow of a drive current according to the data held in the capacitor C, and precharge transistors Tp 1 and Tp 2 disposed in parallel with a transistor T 3.例文帳に追加

画素２は、キャパシタＣと、キャパシタＣに保持されたデータに応じた駆動電流が流れることによって、輝度が設定される有機ＥＬ素子OLEDと、トランジスタＴ3と並列に設けられたプリチャージトランジスタＴｐ1，Ｔｐ2とを有する。 - 特許庁

The digitized camera shake signal is converted into serial data following an asynchronous communication system by a parallel/serial converter 122, and then frequency-modulated by an FM modulator 141, and transmitted on the radio from a transmission antenna 142.例文帳に追加

デジタル化された手ぶれ信号をパラレル・シリアル変換器１２２で調歩同期式の通信方式に則ったシリアルデータに変換し、次いでＦＭ変調器１４１で周波数変調し、送信アンテナ１４２より無線で送信する。 - 特許庁