「みだしせいぎょきこう」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

ヘッド毎に、ヘッド（２５）の動作によるエラー発生回数を累積するテーブル（４Ｂ）と、累積したエラー発生回数から１のヘッドの不良を予知し、不良予知されたヘッドにより、対応するディスク面のデータを読み出し、他のヘッドで、対応する他のディスク面に、読み出しデータを書き込む制御ユニット（３０）を設ける。例文帳に追加

Each head is provided with a table (4B) for accumulating the number of error occurrences caused by the operation of a head (25) and a control unit (30) for predicting failure of one head from the accumulated number of error occurrences, reading data of a corresponding disk surface by the head whose failure is predicted and writing the read data on the other corresponding disk plane by the other head. - 特許庁

本発明の書込み防止機能付き半導体メモリカードは、データの書込みを制御する書込み制御部の全体または一部が切り離せ、切り離されるとメモリカードへのデータの書込みができなくなるようにすることで、随時、メモリカードを読出し専用にしてデータの誤書込みを防ぐことができる。例文帳に追加

In this semiconductor memory card with a write protection function, a write control part for controlling the writing of data can be entirely or partially disconnected, and when it is disconnected, the writing of data into the memory card is disabled, so that erroneous writing of data can be prevented by setting the memory card read-only as needed. - 特許庁

本発明は、媒体に所定の情報を書き込み／読み出しをして、乗車券類を発行する乗車券類発行装置において、複数回の書き込み／読み出しを同一の媒体を用いて繰り返し、その結果、得られた複数のデータに基づいて装置のエンコード状態の良否を判断する発券メカ制御部４を有することを特徴とする。例文帳に追加

Concerning the train ticket issuing device for issuing train tickets by writing/reading prescribed information on a medium, this device has a ticket issue mechanism control part 4 for repeating write/read plural times while using the same medium and for judging the propriety of the encode state of the device on the basis of plural pieces of data provided as a result. - 特許庁

転送制御回路１５２は、選択図柄読出コマンドに応じてＣＧＲＯＭ１４２における選択図柄画像データエリアから画像要素データを読み出して、ＶＲＡＭ１５５の選択図柄データバッファ１５５Ａに書き込む一方で、共通図柄読出コマンドに応じてＣＧＲＯＭ１４２における共通図柄画像データエリアから画像要素データを読み出して、図柄配列データバッファ１５５Ｂに書き込む。例文帳に追加

A transfer control circuit 152 reads image element data from a selected pattern image data area in a CGROM 142 according to a selected pattern read command, writes them in the selected pattern data buffer 155A of a VRAM 155, also reads image element data from a common pattern image data area in the CGROM 142 according to a common pattern read command and writes them in a pattern array data buffer 155B. - 特許庁

読み出し／書き込み制御回路３は、同一のワード線ＷＬ１に接続された複数のメモリセルＭＣ１−０〜ＭＣ１−３に情報を書き込む際、複数のメモリセルＭＣ１−０〜ＭＣ１−３に対応するビット線ＢＬ０〜ＢＬ３に、書き込もうとする情報によって異なる電圧を印加する。例文帳に追加

The read/write control circuit 3 applies different voltages depending on the information to be written in the bit lines BL0 to BL3 corresponding to a plurality of memory cells MC1-0 to MC1-3 when writing the information into a plurality of the memory cells MC1-0 to MC1-3 connected to the same word line WL1. - 特許庁

計測装置は、書き替え可能な不揮発性メモリ３と、この不揮発性メモリ３に格納されたプログラムを読み出して動作するＣＰＵ１と、このＣＰＵ１から出力される制御信号に従って動作する装置要素４、５４、５７、５８と、ＣＰＵ１の動作異常を検出すると不揮発性メモリ３への書き込みを禁止する書き込み制御部２とを備えている。例文帳に追加

This measuring instrument is provided with a reloadable nonvolatile memory 3, a CPU 1 reading out a program stored in the memory 3 to be operated, instrument elements 4, 54, 57, 58 operated according to a control signal output from the CPU, and a writing control part 2 for prohibit writing on the memory 3 when operation abnormality of the CPU 1 is detected. - 特許庁

この発明は、ディスク状記録媒体に発生した不良領域に対して代替領域を設定して対処する際に、情報の書き込み及び読み出し動作を高速でかつ高い信頼性を持って実現することができるようにした情報記録装置及びその制御方法を提供することを目的としている。例文帳に追加

To provide an information recorder which speedily and reliably realizes writing and reading operation of information in the case of setting an alternative area of a defective area occurring in a disk-like recording medium to take a measure and to provide a method of controlling thereof. - 特許庁

書込み、消去、及び読み出しの各動作においてそれぞれ所定電圧が供給されるコントロールゲート電極及びメモリゲート電極を含む不揮発性メモリセル（ｍｍ０〜ｍｍ１５）が形成された半導体記憶装置において、上記不揮発性メモリセルからデータ読み出しが行われるときに、上記コントロールゲート電極と上記メモリゲート電極との間のカップリングによりメモリゲート電極の電位を上げることでメモリセルからの読出し電流を増大させるための制御回路を設ける。例文帳に追加

The semiconductor memory device where nonvolatile memory cells (mm0 to mm15) including control gate and memory gate electrodes to which predetermined voltages are supplied in writing, erasing and reading operations are formed, is provided with a control circuit for increasing reading currents from the memory cells by increasing the potential of the memory gate electrode by coupling the control gate and memory gate electrodes when data are read from the nonvolatile memory cells. - 特許庁

演算制御回路１２は、第１記憶領域１１ａに記憶される表示データを書き換える場合には、１サイクルの期間中に、１フレーム前の表示データを第１記憶領域１１ａから読み出し、この読み出した表示データに代えて新しい表示データを第１記憶領域１１ｂに書き込み、さらにオーバードライブデータを第２記憶領域１１ｂへ書き込むようになっている。例文帳に追加

In the arithmetic control circuit 12, when rewriting the display data stored in the first storage area 11a, the display data of one preceding frame is read from the first storage area 11a during a single period of cycle, and a new display data is written in the first storage area 11a by replacing the read display data, and then, the overdrive data is written in the second storage area 11b. - 特許庁

アドレス情報に応じてメモリアレイに対してデータの書き込み及び読み出しが行われる半導体集積回路において、テスト用制御信号に応じて、アドレス情報の一部又は全てに一定の変更を施して新たなアドレス情報を生成するアドレス変換回路２３を設ける。例文帳に追加

In a semiconductor memory device in which write-in and read- out of data are performed for a memory array in accordance with address information, the device is provided with an address converting circuit 23 generating new address information by performing some change for one part or all of the address information in accordance with a control signal for test. - 特許庁

ホスト装置からキャッシュメモリ１４を使用した記憶メディア１３に対するデータの書き込みまたはデータの読み出しを行うためのコマンドパケットを受信した際に、データ転送制御部１２４によりこのコマンドパケット及びキャッシュメモリ管理テーブル１２１ａに基づいて、記憶メディア１３及びキャッシュメモリ１４に対するデータの書き込みまたはデータの読み出しを行うようにしている。例文帳に追加

When a command packet to write or read data in/from the storage medium 13 is received from a host device by using the cache memory 14, a data transfer control part 124 writes or reads the data in/from the storage medium 13 and the cache memory 14 on the basis of the command packet and a cache memory management table 121a. - 特許庁

また、メモリ２４には、第１の不揮発性半導体メモリ２５に対する、読み出し又は書き込み制御に関するトレース情報を格納するトレース情報格納部２４２を備え、トレース情報を第２の不揮発性半導体メモリ２６へメモリダンプできるようにした。例文帳に追加

Also, the memory 24 includes a trace information storage part 242 for storing trace information about the control of reading or writing to the first nonvolatile semiconductor memory 25, so that memory damp of the trace information can be performed to a second nonvolatile semiconductor memory 26. - 特許庁

ガイドローラがテープの走行に追従できるようにテープの走行速度の制御を行うことでテープのブレを抑制することを目的とし、磁気テープに対してデータの書込み／読み出しが正常に行われる磁気テープ装置を提供する。例文帳に追加

To provide a magnetic tape device in which movement of a tape is suppressed by controlling running speed of the tape so that a guide roller can follow running of the tape, write-in/ read-out of data are performed normally for a magnetic tape. - 特許庁

メディアセッション終端手段３０は、ファイル作成手段３１およびファイル削除手段３２を、セッション制御プロトコルにおけるセッション接続および切断に対応させ、ファイルへの書き込み手段３３およびファイルからの読み出し手段３４をメディアストリーム制御プロトコルにおけるメディアストリームの制御に対応させる。例文帳に追加

A media session termination means 30 makes a file creation means 31 and a file deletion means 32 correspond to session connection and disconnection in the session control protocol, and makes a writing means 33 to a file and a reading means 34 from the file correspond to control of a media stream in the media stream control protocol. - 特許庁

光ディスク１０に記録されたデータを読み出し可能および／または光ディスク１０へデータ書込み可能な光ディスク装置３０において、データ読み出しの異常および／またはデータ書込みの異常の有無を、ホストコンピュータ等の他の機器とは独立して単独で診断可能な制御手段２８を具備する。例文帳に追加

The optical disk unit 30 which can read data recorded on an optical disk 10 and/or write data on the optical disk 10 is provided with a control means 28 which can diagnose the presence or absence of a malfunction of data read and/or data write independently from other instruments such as a host computer. - 特許庁

読み出し時には、制御部１２は、アドレス信号、書き込みデータ信号２０を出力し、エラー検出訂正コード発生器１３が、エラー検出訂正コード２１を生成し、合成器１４が書き込みデータ信号２０とエラー検出訂正コード２１とを結合し、メモリ１５は、エラー検出訂正コード付きデータを内部に書き込む。例文帳に追加

At the time of reading, a control part 12 outputs an address signal and a write data signal 20, an error detection correction code generator 13 generates an error detection correction code 21, a composer 14 couples the write data signal 20 with the error detection correction code 21, and a memory 15 writes data with error detection correction code in the inner part. - 特許庁

このメモリは、外部アクセス動作に基づいて、内部アクセス動作を行うアクセス制御回路２５と、リフレッシュ動作を行うリフレッシュ制御回路２２と、リフレッシュ動作を、読出し動作ＲＦＲＤと再書込み動作ＲＦＲＳ１およびＲＦＲＳ２とに分割するリフレッシュ分割制御回路２３とを備えている。例文帳に追加

This memory includes an access control circuit 25 which performs internal access operation, based on an external access operation; a refresh control circuit 22 which performs refresh operation; and a refresh split control circuit 23 which splits the refresh operation into a read operation RFRD and rewrite operations RFRS1 and RFRS2. - 特許庁

読み出しまたは書き込み動作が行われない場合、グローバル入出力ラインを所定電圧でプリチャージする入出力ラインプリチャージ部と、複数のＭＯＳトランジスタで構成され、読み出し動作が行われる場合、ローカル入出力ライン及び反転ローカル入出力ラインのデータを受信してグローバル入出力ラインを駆動するドライバと、を含むデータ制御回路を備える。例文帳に追加

The data control circuit includes: an input/output line precharge unit for precharging a global input/output line when a reading or writing operation is not performed; and a driver that includes a plurality of MOS transistors, and receives, when the reading operation is performed, data of a local input/output line and a reverse local input/output line to drive the global input/output line. - 特許庁

数値制御発振器４０は、シフトレジスタ３６において時系列デジタルオーディオ信号が書き込まれている段数が所定段数よりも多いとき速いタイミングで時系列デジタルオーディオ信号を読み出し、所定段数よりも少ないとき遅いタイミングで時系列デジタルオーディオ信号を読み出すように制御部４２によって制御される。例文帳に追加

The numeric control oscillator 40 is controlled by a control section 42 to read out the time series digital audio signals at a quick timing if the number of writing stages of the time series digital audio signals in the shift register 36 is larger than a specified value otherwise read out the time series digital audio signals at a slow timing. - 特許庁

このディスク制御装置２は、ホスト１からの書き込みデータ及びＨＤＤアレイ３からの読み出しデータをキャッシュするキャッシュ用メモリ２３と、ホスト１からのデータの入出力を監視すると共にキャッシュ用メモリ２３とＨＤＤアレイ３とのデータの送受信を監視し、当該監視結果に基づき、キャッシュ用メモリ２３の電力状態を制御するＲＡＩＤ制御部２２とを有する。例文帳に追加

The disk controller 2 has: a cache memory 23 which caches writing data from the host 1 and read data from the HDD array 3; and a RAID controller 22 which monitors input/output data from the host 1 and transmission and reception of data between the cache memory 23 and the HDD array 3, and controls an electric power state of the cache memory 23 on the basis of the monitoring results. - 特許庁

コネクション制御情報３２１〜３２５をバーストアクセスメモリ３２に記憶しておき、バーストメモリコントローラ２７によるメモリの連続アクセスによって、受信セルと対応するコネクション制御情報を一括してメモリバッファ２８に読み出し、受信セルに必要なプロトコル処理を実行した後、コネクション制御情報を一括してバーストメモリに書き込む。例文帳に追加

Connection control information 321-325 is prestored in a burst access memory 32 and a memory controller 27 collectively reads out the connection control information corresponding to a received cell to a memory buffer 28 by continuously performing access to the memory 32 and collectively writes the information in the burst access memory 32 after protocol processing needed for the received cell. - 特許庁

制御回路６は、選択ワード線に書き込みパルス電圧を印加することにより選択ワード線に沿った１ページのメモリセルに対する書き込み動作を実行した後、データ書き込みが完了したか否かを確認するベリファイ読み出し動作を実行する。例文帳に追加

A control circuit 6 performs verifying readout operation for confirming whether data writing is completed after writing one page along a selection word line to memory cells by applying a write pulse voltage to the selection word line. - 特許庁

制御回路は、選択ワード線に書き込みパルス電圧を印加することにより選択ワード線に沿った１ページのメモリセルに対する書き込み動作を実行した後、１ページのメモリセルに対するデータ書き込みが完了したか否かを確認するベリファイ読み出し動作を実行する。例文帳に追加

A control circuit performs writing operation to memory cells of one page along a selection word line by applying a write pulse voltage to the selection word line, and then performs verification reading operation to confirm whether the data writing to the memory cells of the one page is completed. - 特許庁

情報読出制御部３０２のパケット番号算出部３３３は、読出しを完了したパケットのパケット番号をストリームテーブル生成部３０７に通知し、入力されたパケット番号に該当するパケットテーブル３１２のパケット番号の書込みフラグを「０」に設定する（Ｓ３１０）。例文帳に追加

A packet number calculation unit 333 of an information readout control unit 302 reports the packet number of a packet having been read out to a stream table generating unit 307, and sets a write flag of a packet number of the packet table 312 corresponding to the input packet number to "0" (S310). - 特許庁

セレクタ３８は、１ポートＳＲＡＭ２２および２３への映像データの書き込みと、１ポートＳＲＡＭ２２および２３からの映像データの読み出しとが同時に発生した場合に、遅延回路３５によって遅延された書き込み制御信号を選択して出力する。例文帳に追加

When writing video data in the 1 port SRAMs 22, 23 and reading out video data from the 1 port SRAMs 22, 23 simultaneously are performed, a selector 38 selects and outputs a write control signal delayed by a delay circuit 35. - 特許庁

システムロード開始信号により記憶装置４に格納されたパラメータを自動的に読み出しエンコーダ信号処理回路３の初期設定を行う制御信号生成回路５と、制御信号生成回路が初期設定中に設定する書き込みデータについてサム値の計算を行うサム値計算回路６を備えるようにした。例文帳に追加

The encoder device includes a control signal generation circuit 5 which automatically reads the parameters stored in the storage 4 by a system load start signal and performs initial setting in the encoder signal processing circuit 3, and a sum value calculation circuit 6 for calculating a sum value concerning writing data to be set during the initial setting in the control signal generation circuit. - 特許庁

本ＤＭＡＣ４０は発信元バスを介してデータ発信元１０からデータを受信し、宛先バスを介してデータ宛先２０に受信したデータを出力するように動作可能な読み出し／書き込みポート４７を含み、所定の数のクロック・パルスに応答して読み出し／書き込みポートを制御し、前記所定の数のクロック・パルスを受信すると受信したデータをデータ宛先に対して出力する。例文帳に追加

This DMAC 40 comprises a read/write port 47 operable to receive data from said data source 10 via a source bus and to output said received data to said data destination 20 via a destination bus, wherein said direct memory access controller is operable in response to a predetermined number of clock pulses, to control said read/write port to output said received data to said data destination after receiving it. - 特許庁

プリンタコントローラに搭載し、画素ごとに階調値を持つ入力画像データを出力画像データに変換する画像処理回路１１１において、入力ラスタバッファ２０１と、セル切り出し制御部２０２と、セルバッファ２０３と、セルスクリーン処理部２０４と、ラスタバッファ書き込み制御部２１１と、ラスタバッファ読み出し制御部２１２と、出力ラスタバッファ２１３と、を有する。例文帳に追加

An image processing circuit 111 which is mounted on a printer controller and converts input image data having grayscale values by pixels into output image data, includes an input raster buffer 102, a cell segmentation control unit 202, a cell buffer 203, a cell screen processing unit 204, a raster buffer write control unit 211, a raster buffer readout control unit 212, and an output raster buffer 213. - 特許庁

複数の着信回線が接続されたネットワークインターフェイス１１が接続される、制御回路１２には、表示制御プログラムが格納されたプログラムメモリ１６が接続され、着信回線情報や発信者関連情報等を記憶する記憶回路１４の読み出しと書き込みを制御する。例文帳に追加

A program memory 16 for storing a display control program is connected to a control circuit 12 to which a network interface 11 is connected, a plurality of incoming call lines being connected to the network interface 11, and the control circuit 12 controls read / write of a storage circuit 14 for storing incoming line information and caller related information or the like. - 特許庁

情報記録ディスクから読み出す情報の情報読み出し長又は情報記録ディスクへ書き込む情報の情報書き込み長に基づいて情報記録ディスクの回転速度を制御することで、低消費電力化、低騒音化、低振動化を図ることが出来る。例文帳に追加

To reduce power consumption, noise, and vibration by controlling the revolving speed of an information recording disk based on the information read length of the information read from the information recording disk or the information write length of the information written on the information recording disk. - 特許庁

演奏制御部４は、数字キー２が操作されたとき、コードテーブル１０から、操作された数字キー２に割り当てられたダイアトニックコードを構成する複数のコード構成音のノートナンバを読み出して、音高データを含む複数の発音指示データを音源５に出力する。例文帳に追加

When the numerical keypad 2 is operated, a play control section 4 reads a note number of a plurality of chord constituting tones for composing the diatonic chord assigned to the operated numerical keypad 2 from a chord table 10, and outputs a plurality of sound production indication data including a pitch data to a sound source 5. - 特許庁

情報書込制御部３０１のパケット位置算出部３２３は、書込みを完了したパケットのパケット番号をストリームテーブル生成部３０７に通知し、入力されたパケット番号に該当するパケットテーブル３１２のパケット番号の読出しフラグを「０」に設定する（Ｓ３１０）。例文帳に追加

A packet position calculation unit 323 of the information write control unit 301 reports the packet number of a packet having been written to the stream table generating unit 307, and sets a readout flag of a packet number of the packet table 312 corresponding to the input packet number to "0" (S310). - 特許庁

読み出し制御部は、メモリ初期化処理において、第１のＳＰＤ情報と第２のＳＰＤ情報とが一致するか否か判定して、一致しない不一致メモリモジュールを特定すると、不一致メモリモジュールの第１のＳＰＤ情報を読み出して不揮発性メモリへ第２のＳＰＤ情報として書き込む。例文帳に追加

A readout control part determines whether the first SPD information coincides with the second SPD information in the memory initialization processing, and on specifying a noncoincident misnatch memory module, reads first SPD information of the mismatch memory module and writes the first SPD information as second SPD information in the nonvolatile memory. - 特許庁

バッファ監視部３６は、フレームバッファ３５に対するデータの書き込みと読み出しのタイミングを監視しフレーム送信アンダーランが発生した場合、フレーム送信制御部３１にアボートの送出を指示した後、フレームバッファ３５から通断したフレームの先頭データから再度順次読み出し端末へフレームの再送を行うことを特徴とする。例文帳に追加

A buffer monitor section 36 monitors write/read timing of data to/from the frame buffer 3, instructs transmission of an abort to the frame transmission control section 31 on the occurrence of a frame transmission under-run, sequentially re-reads head data of the interrupted frame from the frame buffer 35 and retransmits the frames to the terminals. - 特許庁

ディスクアレイ装置は、データを蓄積するディスクモジュール群１６、ディスクモジュール群に対してデータの書き込み又は読み出し動作を行う際データを一旦蓄える第１乃至第４のメモリモジュール１１乃至１４、書き込み又は読み出し動作を制御するディレクタモジュール群１５を備えている。例文帳に追加

A disk array device is provided with a disk module group 16 for storing data, first to fourth memory modules 11 to 14 for temporarily storing data in operating the write or read operation of data in the disk module group, and a director module group 15 for controlling the write or read operation. - 特許庁

複数のラインセンサカメラと、複数のＡ／Ｄ変換回路と複数の書き込み回路とメモリ部と読み出し回路とアドレス制御部と中央処理装置とタイム発生器と文字発生器とを備える画像記録部と、ビデオモニタとを有する。例文帳に追加

The device includes: the plurality of line sensor cameras; the image recording part having a plurality of A/D converting circuits, a plurality of writing circuits, a memory part, a reading circuit, an address control part, a central processor, a time generator, and a character generator; and the video monitor. - 特許庁

複数のラインセンサカメラと、複数のＡ／Ｄ変換回路と複数の書き込み回路とメモリ部と読み出し回路とアドレス制御部と中央処理装置とタイム発生器と文字発生器とを備える画像記録部と、ビデオモニタとを有する。例文帳に追加

An arriving order and time judging device is equipped with a plurality of line sensor cameras, an image recording unit provided with A/D conversion circuits, write circuits, a memory unit, a read circuit, an address control unit, a center processing unit, a time generator, and a character generator, and a video monitor. - 特許庁

不揮発性の記憶装置ＥＥＰＲＯＭ２１７にデータ書き込みまたは読み出しを行う記憶制御装置において、電源インターフェース２１８より供給された電源電圧１３Ｖから電源電圧３．３Ｖを発生して、ＥＥＰＲＯＭ２１７およびＣＰＵ２０３に供給する。例文帳に追加

In this storage controller for writing or reading data to/from a nonvolatile storage device EEPROM 217, power supply voltage 3.3 V is generated from power supply voltage 13 V fed by a power supply interface 218 and fed to the EEPROM 217 and a CPU 203. - 特許庁

画像読取部による画像読み取り条件を参照し、画像メモリへの書き込みラインを画像メモリからの読み出しラインが追い越さない条件下で画像読み取り動作と第一色目の作像動作とが並行して実行されるように書き込み開始可能信号の出力タイミングを制御する。例文帳に追加

By referring to an image reading condition by the image reading part, the output timing of the write-in start enable signal is controlled so as to perform the image reading operation and image forming operation for a first color concurrently on a condition that a read-out line from the image memory does not overtake a write-in line in the image memory. - 特許庁

第２制御部により上記ストレージインターフェースを通したアクセスに応答して上記第１記憶情報とは異なる第２記憶情報を上記記録部に対して書き込み／読み出しを行い、上記第１記憶情報のうち予め決められた記憶情報部分について予め決められた方法又は上記第１記憶情報に含まれた方法に従って読み出しを行う。例文帳に追加

A second control part performs, in response to the access through the storage interface, writing/reading of second storage information different from the first storage information to a recording part, and reads a predetermined storage information part of the first storage information according to a predetermined method or a method contained in the first storage information. - 特許庁

書き込み制御回路が、レジスタ回路１に対する新しいデータの書き込み時、レジスタ回路１に記憶されたデータを読み出し、先にラッチ回路３に保持されたデータと一致検出回路２で一致が検出されたときのみその書き込みを許可して、狭パルス状のノイズに対するプロテクトを行う。例文帳に追加

A write control circuit reads the data stored in a register circuit 1 when writing a new data in the register circuit 1, and permits writing only if an agreement detection circuit 2 detects agreement with the data held in a latch circuit 3 in advance, protecting against narrow pulse noises. - 特許庁

イメージセンサ２２によって読み取られた各色の画像データに対して所定の画像処理を施す入力画像処理部５３と、入力画像処理部５３によって画像処理された画像データを蓄積する画像蓄積メモリ５７と、画像蓄積メモリ５７の書き込み読み出しの制御を行うメモリ制御部５５とを備え、前記メモリ制御部５５は、イメージセンサ２２から入力される各色の画像データを前記画像蓄積メモリ５７に蓄積し、画像蓄積メモリ５７から同一走査ラインの各色の画像データを、同一の時刻で読み出して入力画像処理部５３に供給する。例文帳に追加

The memory control part 55 stores the image data in the respective colors inputted from the image sensor 22 on the image storage memory 57, reads the image data in the respective colors from the same scan line from the image storage memory 57 at the same time and supplies the image data to the input image processing part 53. - 特許庁

本体側システム制御部は、メモリからＹＣデータを読み出し、信号処理部によりリサイズすることによりサムネイル画像を生成し、このサムネイル画像とリサイズしていない主画像とをＪＰＥＧ圧縮し、Ｔａｇ情報と一緒に１個の画像ファイルとしてメモリカードに書き込む。例文帳に追加

A main body side system control section reads the YC data from the memory, a signal processing section resizes the YC data to produce thumbnail pictures, applies JPEG compression to the thumbnail pictures and main pictures not resized, and writes the result to a memory card as one image file together with Tag information. - 特許庁

制御回路１２４は、インタフェース１０との間で制御コマンドおよび画像データの授受、メモリセルアレイ１１の画像データの読出し／書込み、ＹＵＶ−ＲＧＢ変換回路１２１およびαブレンド回路１２２における画像データのフォーマット変換、並びにブレンディングおよびそれらにかかわる画像データの転送を制御する。例文帳に追加

The control circuit 124 controls a control command and transfer of image data between itself and the interface 10, writing/reading of image data of the memory cell array 11, format conversion of image data in the YUV-RGB conversion circuit 121 and in the α blend circuit 122, and blending and transfer of image data relative thereto. - 特許庁

イベントごとに形成される固有のイベント情報と関連付けられてイベントへの参加権限を認証する，複数の前記電子チケット情報を格納可能な情報記憶チップに対する電子チケット情報の書き込み／読み出し動作を制御可能な電子チケット情報分配装置である。例文帳に追加

The system is an electronic ticket information distribution device capable of controlling a write/readout operation of an electronic ticket information on an information storage chip capable of storing a plurality of pieces of the electronic ticket information which authenticates a right to participate in an event related to the unique event information created for each event. - 特許庁