「配線板」に関連した英語例文の一覧と使い方(762ページ目) - Weblio英語例文検索

提案する基板モデル作成プログラムによれば、ＬＳＩ部品１８４のピンとビア１８６、１８７との間に設けられたバイパスコンデンサ１８５の近くに新たなバイパスコンデンサ１８８を追加した場合のシミュレーションを、バイパスコンデンサ特性のモデルを追加し、配線部分のエレメントの特性値に乗算または除算する係数パラメータの値を変更するだけで実行することができる。例文帳に追加

According to the circuit board creation program, a simulation assuming a case in which addition of a bypass capacitor 188 near another bypass capacitor 185 provided between a pin and via 186 of an LSI part 183 can be performed, simply by adding a bypass capacitor property model and changing the value of a coefficient parameter by which the property value of an element of a line part is to be multiplied or divided. - 特許庁

表面に少なくとも印刷配線が形成されている基板の表面処理を行なう際に、水に溶解し且つ水中で分解しない界面活性剤（アニオン系、カチオン系、ノニオン系等の界面活性剤）及び、水溶性であり且つ残留性すなわち揮発性の少ない有機珪素化合物が含まれる水系洗浄剤を用いる。例文帳に追加

When the surface treatment of a board on the surface of which at least printed wiring is formed is performed, an aqueous cleaning agent containing a surface-active agent (anionic, cationic or nonionic surface active agent) that dissolves in water and does not decompose in water, and an organic silicon compound that is water-soluble and having residual property, that is, hard to volatilize is used. - 特許庁

接続部Ｃの、コネクタへの接続時に端子１３・・・の位置合わせとして機能させる両側辺Ｆ１、Ｆ１に、当該両側辺Ｆ１、Ｆ１の輪郭に対応した形状を有する、ベースフィルム１１をレーザー加工するためのマスクとして用いるダミーパターンＤＰ、ＤＰを、金属薄膜にて、端子１３・・・と同時に形成したフレキシブルプリント配線用基板１である。例文帳に追加

In the flexible printed wiring substrate 1, dummy patterns DP, DP used for a mask for performing laser processing for a base film 11 with a shape corresponding to contours of both sides F1, F1 are formed of a metal thin film at both the sides F1, F1 which are functioned as the positioning of terminals 13 in the connection of a connection part C to a connector simultaneously with the terminals 13. - 特許庁

多層プリント配線板１０では、エクスターナルパッド４１はビルドアップ層３０の第２の導体層３５の略平坦な部分に形成され、インターナルパッド４３はビルドアップ層３０の第２の導体層３５に形成されたビアホールを銅めっきで充填したフィルドビア３６の上面部分に形成されている。例文帳に追加

The multilayer printed wiring board (10) is arranged such that an external pad 41 is formed on a substantially flat part of the second conductor layer 35 in a built-up layer 30, and an internal pad 43 is formed on the upper surface part of a field via 36 produced by filling a via hole formed in the second conductor layer 35 of the built-up layer 30 with copper plating. - 特許庁

２個のチップ型固体電解コンデンサー１、２を積み上げ、夫々対応する接続用端子12、22、13、23を溶接により接続して構成された積み重ねコンデンサー５がプリント配線基板４に半田付けされ、上段のコンデンサー２の接続用端子22、23の先端部に開設した切欠24に溶融半田が侵入して固化している。例文帳に追加

A stacked capacitor 5 configured by piling up two chip type solid electrolytic capacitors 1 and 2 and connecting respectively, correspondent terminals 12, 22, 13 and 23 for connection through welding is soldered on a printed wiring board 4; and a fused solder is solidified, while entering notches 24 are opened on the top ends of the terminals 22 and 23 for connection of the capacitor 2 on the upper stage. - 特許庁

基板上に微小タイル状素子を貼り付けて薄膜デバイス（半導体装置）を構成する場合に、製造コストを抑えながら、その薄膜デバイスについての配線が短絡すること及び寄生容量が増大することを低減できることができる半導体素子、半導体装置、半導体素子の製造方法、半導体装置の製造方法及び電子機器を提供する。例文帳に追加

To provide a semiconductor element, a semiconductor device, a manufacturing method of the semiconductor element, a manufacturing method of the semiconductor device and an electronic device capable of reducing the short-circuiting of a wiring and an increase of parasitic capacity with regard to the thin film device while keeping manufacturing costs low if the thin film device (the semiconductor device) is constructed by affixing micro tile-shaped devices onto a substrate. - 特許庁

導光板３５が、キーボタン３３の反視認側まで延在するように形成され、この延在部分３５ａの上に、前記キーボタン３３が保持部３６を介して保持され、前記延在部分３５ａにおける前記キーボタン３３に対応する位置に、前記キーボタン３３と配線部２１との接触を許容する貫通孔３８が形成されている。例文帳に追加

A light guide plate 35 is formed so as to be extended to an anti-visual confirmation side of key buttons 33, the key buttons 33 are held on an extended part 35a via a holding parts 36 and through holes 38 permitting contact of the key buttons 33 with a wiring part 21 are formed in positions corresponding to the key buttons 33 in the extended part 35a. - 特許庁

半導体基板１００上に形成された層間絶縁膜１２１に形成された溝内に埋め込まれ、表面が当該層間絶縁膜の表面と同一面に形成されたノード配線Ｎ１（下部容量電極）と、層間絶縁膜１２１の表面上に平坦に形成された容量絶縁膜１３１と、その上に平坦に形成された上部容量電極１３２とで構成されるキャパシタＣ１（Ｃ２）を備える。例文帳に追加

The semiconductor integrated circuit comprises a capacitor C1 (C2) consisting of a node interconnection N1 (lower capacitor electrode) buried in a trench made in an interlayer insulation film 121 formed on a semiconductor substrate 100 and having surface flush with the surface of the interlayer insulation film, a capacitor insulation film 131 formed planarly on the surface of the interlayer insulation film 121, an upper capacitor electrode 132 formed planarly thereon. - 特許庁

感光性絶縁樹脂フィルムを用いてプリント配線板上にソルダーレジストを形成する工程において、キャリアーフィルムが付いた感光性絶縁樹脂フィルムをラミネートした後、キャリアーフィルムが付いた状態でパターニング前に加熱処理をすることを特徴とするソルダーレジスト形成方法である。例文帳に追加

In this solder resist forming method, the photosensitive insulating resin film fitted with a carrier film is laminated and heated before being patterned while fitted with the carrier film, in a process wherein the solder resist if formed on a printed wiring board by using the photosensitive insulating resin film. - 特許庁

電子部品１０は熱硬化性を有する非導電性樹脂上から配線基板に実装されるものであり、複数の部品電極を有する部品本体１１と、部品電極上に形成された接続用バンプ１２と、接続用バンプ１２が形成された面の四隅に形成された４個のダミーバンプ１３とを備える。例文帳に追加

The electronic component 10 to be mounted on a wiring board through a nonconductive resin having a thermosetting property comprises a component body 11 having a plurality of component electrodes, connecting bumps 12 formed on the component electrodes, and four dummy bumps 13 formed on the four corners of the surface with the connecting bumps 12 formed thereon. - 特許庁

複数の画素電極駆動用トランジスタＴＦＴを含む回路を表面部に形成した基板４０と、画素電極駆動用トランジスタＴＦＴに対応する画素電極６８を少なくとも有する表示部４２との間に、少なくとも画素電極駆動用トランジスタＴＦＴと画素電極６８との対応するもの同士の間を電気的に接続する中間配線体４２を介在させる。例文帳に追加

An intermediate wiring body 42 for electrically connecting the corresponding ones between the pixel electrode driving transistor TFT and the pixel electrode 68 is interposed between the substrate 40 having the circuit including the plurality of pixel electrode driving transistors TFT on the surface part thereof and the display part 60 having at least the pixel electrodes 68 corresponding to the pixel electrode driving transistors TFT. - 特許庁

（ａ）ポリイミド樹脂プレポリマー；（ｂ）水酸化アルミニウム；および（ｃ）末端に水酸基と反応する官能基を１個以上有し、かつ炭化水素基として炭素数６〜１２のアリール基を少なくとも１個以上有する有機シランを含む、ハロゲン元素を含有しない熱硬化性樹脂ワニスから得られた、プリント配線板用のガラス基材ポリイミド樹脂プリプレグである。例文帳に追加

The glass basic material polyimide resin prepreg for printed wiring board is produced of thermosetting resin varnish not containing halogen element but containing (a) polyimide resin prepolymer, (b) aluminium hydroxide, and (c) organic silane having one or more functional group reacting on a hydroxy group at the terminal and having one or more aryl group of 6-12C as a hydrocarbon group. - 特許庁

半導体素子、モジュール基板、表示素子等の電子部品とシート上にパターニングされた配線導体との間の接続実装を簡単なプロセスで接続信頼性を向上させて実現して高歩留まりで、且つ低コストで製造することができるようにした電子部品実装構造体およびその製造方法並びに無線ＩＣカードおよびその製造方法を提供することにある。例文帳に追加

To realize in a simple process connection and mounting between electronic components of semiconductor elements, module boards, indication elements, etc., and a wiring conductor patterned on a sheet with a raised connection reliability to manufacture with a high yield a low cost. - 特許庁

無電解メッキ法を用いた配線基板等の製造時における触媒残渣の除去等、本来必要でない部位に存在する貴金属系触媒を効率よく完全に除去することができ、しかも無電解メッキ種等の適用対象物を制限することがない貴金属系触媒除去液を提供することを課題とする。例文帳に追加

To obtain a noble metal-base catalyst removing liquid which is capable of executing the efficient and complete removal of noble metal-base catalysts existing intrinsically unnecessary parts, such as the removal of catalyst residues in manufacturing of wiring boards using an electroless plating method and does not limit application objects, such as electroless plating species, or the like. - 特許庁

本発明の一構成例では、表示データを伝達する複数の信号線と制御信号を伝達する複数の走査線とが縦横に配線され、各信号線と各走査線との交差部にスイッチング素子を介して画素電極を配置した液晶パネルＡと、液晶パネルＡに対向して配置された導光板７２と、導光板７２の一端に配置され、該導光板内に走査線の走査方向に沿って光を供給するバックライトＦ５とを備え、導光板７２は、導入された光を集光制御し液晶パネルＡに向けて照射する複数の照射領域７４ａ〜７４ｅを前記走査線の走査方向に沿って備える。例文帳に追加

The light guide plate 72 includes a plurality of irradiation regions 74a-74e along the scanning direction of the scanlines for controlling the guided light to condense and radiating it toward the liquid crystal panel A. - 特許庁

絶縁基板１と、該絶縁基板１の表面または内部のうち少なくとも一方に形成された配線層３と、前記絶縁基板１の一方の主面１ａに形成された電気素子搭載部５と、前記絶縁基板１の他方の主面１ｂの周縁部７よりも内側に配置された頂部に平坦面９ａを有する凸状の突起部９と、前記周縁部７に形成された外部端子１１と、前記突起部９の平坦面９ａに形成された導体パターン１５とを具備してなり、前記外部端子１１の総面積よりも前記導体パターン１５の総面積が大きいことを特徴とする。例文帳に追加

Thus, the gross area of the conductive pattern 15 is made larger than that of the external terminal 11. - 特許庁

フォトダイオードや読み出し回路（ｎ型領域７５０、ｎ＋型領域７６０）等を設けたエピタキシャル基板７１０の第１面（表面）に配線層７２０を設け、第２面（裏面）に受光面を設けた裏面入射型のＣＭＯＳイメージセンサにおいて、フォトダイオード及びその周囲のＰ型ウェル領域７４０を基板裏面（受光面）に到達しない層構造で配置し、かつ、基板７１０中に電場を形成して基板裏面（受光面）から入射した電子をフォトダイオードに適正に誘導するようにした。例文帳に追加

In the backside incident CMOS image sensor; a wiring layer 720 is disposed on a first face (surface) of an epitaxial substrate 710 where a photodiode, reading circuits (n-type region 750 and n+region 760) and the like are arranged; and a light receiving face is disposed at a second face (backside). - 特許庁

小型化、高密度化に優れ、かつ、パッケージクラックを防止し信頼性に優れる小型の半導体パッケ−ジに用いることのできる半導体搭載用基板と、並びに効率に優れたその半導体搭載用基板の製造方法と半導体パッケージとその製造方法と、リフロー時のパッケージクラック、及び温度サイクル試験時の配線導体の断線やショートを防止し、信頼性に優れる小型の半導体パッケ−ジに用いることのできる半導体搭載用基板と、並びに効率に優れたその半導体搭載用基板の製造方法と半導体パッケージとその製造方法を提供する。例文帳に追加

To provide a substrate for mounting a semiconductor excellent in miniaturization and densification, preventing package crack or breakage of wiring, and applicable to a highly reliable small semiconductor package, and to provide a method for producing the substrate for mounting a semiconductor excellent in efficiency, a semiconductor package using it and a method for producing the semiconductor package. - 特許庁

本発明は、（Ａ）基板の内部にベアチップを電極パッドが露出されるように内蔵する段階と、（Ｂ）電極パッド表面に電極バンプを形成する段階とを含むベアチップ内蔵型印刷回路基板の製造方法は、既存のベアチップの状態で進行された再配線工程が印刷回路基板の一般製造工程中で可能となり工程の単純化及び低費用のベアチップ内蔵型印刷回路基板の量産体制を構築することができる。例文帳に追加

A bare chip embedded printed circuit board characterized by including an insulating substrate in which a through hole is formed, a filler material with which the inside of the through hole is filled, a bare chip embedded in the filler material so that an electrode pad formed on one plane is exposed to the surface of the filler material, and an electrode bump attached to the surface of the electrode pad. - 特許庁

本発明の半導体装置１Ａ（１）は、一面側に半導体デバイスが配された半導体基板１０と、前記半導体基板の一面側において、前記半導体デバイスと整合する領域に配された絶縁層１１及び再配線層１２を有する半導体パッケージ構造体と、前記半導体基板の一面側において、少なくとも前記半導体パッケージ構造体を覆うように配された補強層２０と、を備えたことを特徴とする。例文帳に追加

The semiconductor device 1A (1) includes: a semiconductor substrate 10 arranged with a semiconductor device on one surface side; a semiconductor package structure having an insulating layer 11 arranged in a region matching the semiconductor device on the one surface side of the semiconductor substrate, and a rewiring layer 12; and a reinforcing layer 20 arranged to cover at least the semiconductor package structure on the one surface side of the semiconductor substrate. - 特許庁

単一のフレキシブルプリント基板を採用して、複数の可動装飾体を各対応の電飾作動素子と共に遊技盤の盤面に沿い移動可能とするように、上記フレキシブルプリント基板を構成することで、従来必須とされてきた基板点数、各電飾作動素子の電飾作動のための配線等の部品点数や組み立て作業工数を軽減させるようにしたパチンコ遊技機のための可動演出装置を提供する。例文帳に追加

To provide a movable presentation device for a Pachinko game machine which is capable of reducing the number of substrates traditionally considered indispensable, the number of components such as wiring for the illumination operation of illumination operating elements and the man-hours for assembly work by adopting a single flexible printed board configured to make a plurality of movable ornament bodies movable together with corresponding illumination operating elements along the board surface of a game board. - 特許庁

絶縁性基板４の表面に対して張り合わされて用いられるように設定されたプリント配線板用銅箔であって、前記絶縁性基板４に対して張り合わされるように設定された面のＪＩＳ Ｂ０６０１−２００１で定義される粗さ曲線のクルトシスＲｋｕを４以下にすると共にＪＩＳ Ｂ０６０１−２００１で定義される粗さ曲線のスキューネスＲｓｋを０以下にする平坦化銅めっき層２を、原箔１上に設ける。例文帳に追加

The copper foil for the printed wiring board is set to be used while stuck on a surface of the insulating substrate 4, and a flattening copper plating layer 2 which gives a kurtosis Rku of ≤4 and a skewness Rsk of ≤0 to a roughness curve, defined by JIS B0601-2001, of a surface set to be stuck on the insulating substrate 4 is provided on an original foil 1. - 特許庁

ウェーハ４と対向する第１の面上で、且つ各パッド電極４ａと対向する位置に設けられた複数のバンプ電極３ａ及び容量性結合又は誘導性結合によりパッド電極と電気的に接続される非接触パターン３ｂを有する薄膜基板３と、薄膜基板の反対側に配置され、バンプ裏面電極と対向する位置に設けられた複数の電極２１ａを有する配線基板２とを備えている。例文帳に追加

The probe card includes: a thin film substrate 3 having a plurality of bump electrodes 3a provided on a first surface facing a wafer 4 at positions facing respective pad electrodes 4a and a non-contact pattern 3b electrically connected with the pad electrodes by capacitive coupling or inductive coupling; and a wiring board 2 arranged on the opposite side of the thin film substrate and provided with a plurality of electrodes 21a on positions facing bump back electrodes. - 特許庁

クレジットカードのような非接触ＩＣカードに接着にて内蔵され、固有情報を格納するメモリや情報処理を行うマイクロプロセッサを含むＩＣチップと、外部機器と固有情報の送受信を行うためのアンテナ回路を含む配線が、フィルム状の基板に備えられたＩＣモジュールにおいて、このフィルム状の基板が、変造や偽造等の不正目的で引き剥がされるとき、いずれの方向からでも、剥がしのときに加わる作用によってフィルム状の基板が破断される切り込みを、その切り込み形状とその向きに特徴をもたせたものである。例文帳に追加

To provide an IC module for use in a contactless IC card such as a credit card by adhesion having on a film substrate an IC chip including a memory storing unique information and a microprocessor for information processing, and wiring including an antenna circuit for transmitting the unique information to an external apparatus which has a slit shaped and directed to break the film substrate in whatever direction the film substrate is peeled for an illicit purpose such as alteration or forgery. - 特許庁

導電性を持つシリコン層と、その上に積層された酸化シリコン膜と、を備えた基板に対して電子線を照射し、当該基板から放出される２次電子の数を検出すると共に、基板を水平方向に移動させることにより、酸化シリコン膜内のコンタクトホールに埋め込まれた金属配線と前記シリコン層とが電気的に接続されているか否かを検査するにあたり、酸化シリコン膜のチャージアップを抑えることのできる技術を提供する。例文帳に追加

To provide a technology capable of suppressing charge-up of a silicon oxide film when inspecting whether metal wires embedded in contact holes in a silicon oxide film are electrically connected to a conductive silicon layer by irradiating electron beams to a substrate equipped with the conductive silicon layer and a silicon oxide film placed on it, detecting the number of secondary electrons emitted from the substrate, and horizontally moving the substrate. - 特許庁

実施例のイメージセンサーは、シーモス回路が形成された半導体基板と、該半導体基板上に形成されたトレンチを含む層間絶縁膜と、該層間絶縁膜のトレンチ内部に形成された金属配線及び第１導電型伝導層と、該第１導電型伝導層及び層間絶縁膜を含む半導体基板上に形成された真性層と、及び前記真性層上に形成された第２導電型伝導層を含む。例文帳に追加

This image sensor comprises: a semiconductor substrate in which a CMOS circuit is formed; an interlayer insulating film containing a trench formed on the semiconductor substrate; metal wiring and a first conductive-type conductive layer which are formed in the trench of the interlayer insulating film; an intrinsic layer formed on the substrate containing the first conductive-type conductive layer and the interlayer insulating film; and a second conductive-type conductive layer. - 特許庁

半導体装置の製造方法は、電極４２を有する半導体チップ４０を、前記電極４２の形成された面を対向させて、配線パターン２０が形成された屈曲可能な基板１０に搭載する半導体装置の製造方法であって、前記半導体チップ４０と前記基板１０との間隔を、前記半導体チップ４０の端部においてその中央部よりも広くするように、前記基板１０を屈曲させる工程を含む。例文帳に追加

The manufacturing method of the semiconductor device wherein the semiconductor chip 40 having an electrode 42 is opposed to a face formed on the electrode 42 and mounted on a bendable board 10 forming the wiring pattern 10 includes a step for bending the board 10 so that an interval between the semiconductor chip 40 and the board 10 is wider than the center part on the end of the semiconductor chip 40. - 特許庁

少なくとも基板上に第１の電極と１層または２層以上の有機層と第２の電極とを順次形成する有機ＥＬ素子の製造方法であって、少なくとも前記基板２上に配線電極を形成した後、有機層成膜までのいずれかの工程で、ドライアイス供給手段３から供給されるドライアイス粒子を移送流体と共に基板２上に吹き付けて洗浄を行う有機ＥＬ素子の製造方法および装置とした。例文帳に追加

In this method for manufacturing the organic EL element by forming a first electrode, one or more organic layers and a second electrode in order on a substrate, in any process before the film formation of the organic layer after forming a wiring electrode on the substrate, dry ice particles supplied from a dry ice supply means 3 are sprayed onto the substrate 2 together with a transport fluid to clean the substrate 2. - 特許庁

鋼板コンクリートの壁９に設けられる配管、機器配線等を上下方向に貫通させる貫通部１７は、壁９のコンクリート部１５内に貫通孔１８を介して埋設される部分を有する筒状のスリーブ２０と、このスリーブ２０の外周に設けられかつ壁９のコンクリート部１５内に埋設されるアンカー部２１、２６と、壁９の鋼板１４の貫通部１７の周囲にて鋼板１４を補強する補強部１９と、この補強部１９とスリーブ２０とを接合する接合部材２７とを備え、接合部材２７の厚さを、スリーブ２０の厚さおよび補強部１９の厚さのいずれよりも薄い構成とする。例文帳に追加

The thickness of the connection member 27 is set smaller than the thickness of the sleeve 20 and the thickness of the reinforcement part 19. - 特許庁

ＣＭＰによる半導体基板の平坦化において、半導体基板表面の凹凸の凸部を選択的に研磨することでグローバル段差が速く解消でき、また、金属配線やＳＴＩにおける研磨においてもディッシングやシンニングなどの凹み量が少なく、かつスクラッチ傷や残存ダストが少ない高品位な半導体基板を得ることが可能な研磨パッドおよび研磨装置および研磨方法を提供するものである。例文帳に追加

To provide a polishing pad and an apparatus and method for polishing capable of speedily eliminating global steps by selectively polishing protrusion of concavity and convexity on the surface of semiconductor wafer in planarization of semiconductor wafer with CPM and obtaining a high quality semiconductor wafer with less concavity such as dishing or thinning and scratch mark or residual dust in the polishing of metal wiring or STI. - 特許庁

本発明に係る色素増感太陽電池は、透光性基板と；前記透光性基板に選択的に埋め込まれた微細金属配線からなる第１の電極と；前記電極を覆うように前記透光性基板上に形成された酸化物半導体層と；前記酸化物半導体層に対向して形成された第２の電極層と；前記酸化物半導体層と前記第２の電極層との間に充填された電解溶液とを備えたことを特徴とする。例文帳に追加

The dye-sensitized solar battery includes a translucent substrate, a first electrode made of a micro metal wiring selectively buried in the translucent substrate, an oxide semiconductor layer formed on the translucent substrate so as to cover the electrode, a second electrode layer formed opposite to the oxide semiconductor layer, and electrolyte solution filled between the oxide semiconductor layer and the second electrode layer. - 特許庁

本発明による半導体素子は、ソース／ドレーン領域を有する半導体基板、前記半導体基板上に形成されたゲート電極、前記半導体基板上に形成されて，第１ダマシンパターンを有する第１のＩＭＤ、前記ダマシンパターン内に形成される第１バリア層、前記第１バリア層上に形成される第１金属配線、前記第１ダマシンパターン内に形成される第１メタルキャップ層、が含まれる。例文帳に追加

The semiconductor element comprises a semiconductor substrate, having a source/drain region, a gate electrode formed on the semiconductor substrate, a first IMD formed on the semiconductor substrate and having a first damascine pattern, a first barrier layer formed inside the damascine pattern, a first metal wiring formed on the first barrier layer, and a first metal cap layer formed inside the first damascine pattern. - 特許庁

本発明の一実施形態による無接点電力伝送装置は、柔軟性基板と、当該柔軟性基板に形成され配線パターン状に形成されて多数のコイルストランドが並列に連結されて一つのコイルパターンを形成するコイル部を含む無接点電力伝送用コイルユニットと、上記柔軟性基板に形成され上記コイルユニットと電気的に連結される無接点電力伝送用回路ユニットと、を含むことができる。例文帳に追加

A contactless power transmission device can include: a flexible substrate; a coil unit for contactless power transmission which is formed in the flexible substrate and includes a coil part formed to have a wiring pattern form and having a plurality of coil strands connected in parallel to thereby form a single coil pattern; and a circuit unit for contactless power transmission formed in the flexible substrate and electrically connected to the coil unit. - 特許庁

上記の課題を解決した半導体装置は、半導体基板の表面領域に形成された電界効果型トランジスタと、前記電界効果型トランジスタの一方のソース／ドレイン内の前記半導体基板内に形成され、一方の電極が前記ソース／ドレインに接続されたトレンチ型強誘電体キャパシタと、前記半導体基板中に形成され、前記トレンチ型強誘電体キャパシタの他方の電極に接続された配線とを具備する。例文帳に追加

The semiconductor device which solves the problem has a field effect transistor formed in the surface region of a semiconductor substrate, a trench-type ferrodielectric capacitor formed inside the semiconductor substrate in one source/drain of the field effect type transistor and one electrode thereof is connected to the source/drain, and a wiring which is formed in the semiconductor substrate and is connected to the other electrode of the trench-type ferrodielectric capacitor. - 特許庁

バインダーポリマー、エチレン性不飽和基を有する光重合性不飽和化合物、光重合開始剤下記一般式（Ｉ）で表わされる芳香族リン酸エステル及びテトラゾール化合物を含有してなる感光性樹脂組成物、この組成物を、支持体上に塗布、乾燥してなる感光性エレメント、フレキシブルプリント配線板用基板の表面にこの感光性樹脂組成物層を有する感光性積層体、この積層体に活性光線を照射し、露光部を光硬化させ、未露光部を現像除去してレジストパターンを形成し、その上に部品を実装する。例文帳に追加

The photosensitive resin composition contains (A) a binder polymer, (B) a photopolymerizable unsaturated compound having an ethylenically unsaturated group, (C) a photopolymerization initiator, (D) an aromatic phosphoric ester of the formula and (E) a tetrazole compound. - 特許庁

本発明の課題は、工程汚染がない、熱プレス時に貼りつきが発生しない、柔軟性に富む、白色度および反射率が高い、ハンダ耐熱性、耐有機溶剤性、難燃性に優れる、硬化後の基板の反りが小さい、高温熱履歴又は光照射後の反射率・色相変化が少ないなどの少なくとも１以上の効果を奏する白色樹脂絶縁膜付きカバーレイフィルム及びプリント配線板を提供することにある。例文帳に追加

To provide a cover-lay film with a white resin insulating film which obtains at least one or more effects including no process contamination, no occurrence of sticking during hot pressing, rich flexibility, high whiteness and reflectance, excellent solder heat resistance, organic solvent resistance, and flame retardancy, reduced warpage of a substrate after being cured, and reduced reflectance-hue change after high temperature heat history or irradiation and a printed wiring board. - 特許庁

表面上に半導体集積回路２２が形成された半導体基板１０と、半導体集積回路２２の周囲に配置され、半導体集積回路２２の内部配線と接続されたパッド電極２６と、アクリル樹脂層５０を介して半導体基板１０に固着された上部支持基体１４とを備え、アクリル樹脂層５０がパッド電極２６の端部まで延伸して配置されている半導体集積装置によって上記課題を解決できる。例文帳に追加

The semiconductor integrated device comprises a semiconductor substrate 10 having a semiconductor integrated circuit 22 formed on the surface, pad electrodes 26 arranged around the semiconductor integrated circuit 22 and connected with internal wiring thereof, and an upper supporting substrate 14 bonded to the semiconductor substrate 10 through an acryl resin layer 50 wherein the acryl resin layer 50 extends up to the end part of the pad electrodes 26. - 特許庁

基板上に塗布されたフォトレジスト膜、または基板上に塗布されたフォトレジスト膜をエッチング後に残存するフォトレジスト層、あるいはフォトレジスト層をエッチング後にアッシングを行い残存するフォトレジスト残査物等を低温でかつ短時間で容易に剥離でき、その際種々の材料を全く腐食せずに微細加工が可能であり、高精度の回路配線を製造できるフォトレジスト剥離剤を提供すること。例文帳に追加

To provide a resist stripper which can rapidly and easily strip a photoresist membrane applied on a substrate, a photoresist layer remaining after etching of the photoresist membrane applied on the substrate or the photoresist residues etc., remaining by performing ashing after etching of the photoresist film at a low temperature, permits microfabrication of various kinds of the materials and permits manufacturing of circuit wiring of high accuracy. - 特許庁

１）半導体素子を実装するための実装面を有する基材と、前記基材に配置された導線とを有するプリント回路基板１であって、前記導線は、基材に実装される半導体素子と連結されるためのインナーリード１−２と、外部の配線と連結されるためのアウターリードとを含むプリント回路基板１と、２）前記実装面を囲む樹脂製枠２とを有し、前記樹脂製枠２で囲まれた領域の、前記基材の表面または内部に配置された水分不透過膜をさらに有する、半導体素子実装用パッケージ。例文帳に追加

The package for semiconductor element mounting further has a water-impermeable film disposed in a region enclosed with the resin-made frame 2 on a surface or inside of the base. - 特許庁

光信号伝送用光路が形成されるとともに、一の面に光学素子が実装されたＩＣチップ実装用基板と、少なくとも光導波路が形成された多層プリント配線板とからなる光通信用デバイスであって、上記光導波路と、上記光学素子とが上記光信号伝送用光路を介して光信号を伝達することができるように構成されていることを特徴とする光通信用デバイス。例文帳に追加

The device for the optical communications is constituted of the printed board for packaging the IC chip where an optical path for transmitting an optical signal is formed and also the optical device is packaged on one surface and the multilayer printed wiring board where at least the optical waveguide is formed, and the optical signal is transmitted by the optical waveguide and the optical device through the optical path for transmitting the optical signal. - 特許庁

電気回路基板の配線パターンに対応する凹凸形状が形成されている原版上に、高分子を剥離するための犠牲層を形成した金型を作製し、該金型上に溶融状態または溶液状態の高分子を塗布し、該高分子を紫外線あるいは熱によって硬化させたのち、該犠牲層を除去、剥離することにより凹凸転写の高分子樹脂を得る工程を含むことを特徴とする電気回路基板の製造方法。例文帳に追加

The method of manufacturing an electric circuit board comprises steps of fabricating a die having a formed victim layer for stripping polymers on an original plate having a formed shaped with irregularities corresponding to wiring patterns on the electric circuit board, coating the die with a molten or solution-like polymer, hardening the polymer with UV rays or heat, and removing/stripping the sacrifice layer to obtain an irregularities-transferred polymer resin. - 特許庁

基板表面に一様に突起を形成したカラーフィルタを有する液晶表示装置の場合、画素領域とシール領域及びその近傍領域に同じ高さの突起が形成されているが、画素領域とシール領域及びその近傍領域とでは、基板表面に形成されている配線、ブラックマトリクス等のパターンが異なり、突起と重なる領域のパターンの膜厚が異なるため、画素領域とシール領域及びその近傍領域とのセルギャップに差が生じる。例文帳に追加

To provide a liquid crystal display device wherein cell gaps at a pixel area, a sealing area and its peripheral area can be equalized to one another, and to provide a manufacturing method therefor. - 特許庁

基板上に塗布されたフォトレジスト膜、または基板に塗布されたフォトレジスト膜をエッチング後に残存するフォトレジスト層、あるいはフォトレジスト層をエッチング後にアッシングを行い残存するフォトレジスト残査物等を短時間で容易に剥離でき、その際種々の材料を腐食せず、特にシリコンを腐蝕しにくい高精度の回路配線を製造できるフォトレジスト剥離液組成物を提供することである。例文帳に追加

To provide a photoresist release liquid composition for easily releasing a photoresist film applied on a substrate, a photoresist layer remaining after etching the photoresist film applied to the substrate, a photoresist residue remaining after ashing subsequent to the etching of the photoresist layer or the like in a short period of time, not corroding various materials, in particular scarcely corroding silicon and manufacturing highly accurate circuit wiring. - 特許庁

本発明に係る有機ＥＬディスプレイ素子は、行側の電極と、有機ＥＬ膜と、列側の電極と、絶縁膜とが透明な基板上に積層された有機ＥＬディスプレイ素子であって、該透明な基板面上の対向する両縁にそれぞれ配置された両側の電極端子の一方と前記行側の電極とが接続され、該両側の電極端子の他方と前記列側の電極とは前記絶縁膜上の配線で接続されていることを特徴とする。例文帳に追加

This device is characterized in that one of both-side electrode terminals disposed on the opposed both edges on the transparent substrate surface is connected to the line side electrode and the other of the both-side electrode terminals is connected to the row side electrode by the wire on the insulating film. - 特許庁

（Ａ）少なくとも酸二無水物残基とジアミン残基を含み、ジアミン残基がフルオレン系ジアミンの残基を含むポリイミド系樹脂、（Ｂ）１分子中に２個以上のエポキシ基を有するエポキシ化合物、（Ｃ）エポキシ基と反応可能な活性水素を有する化合物を含む樹脂組成物からなり、液晶配向膜、封止剤、保護膜、多層基板用接着剤、フレキシブルプリント配線基板（ＦＰＣ）用接着剤などの電子工業分野で広く使用可能である。例文帳に追加

The resin composition can be widely used in the electronic industrial field such as liquid crystal oriented films, sealants, protective films, adhesives for multilayer substrates, and adhesives for flexible printed wiring boards (FPC). - 特許庁