「Bit data」に関連した英語例文の一覧と使い方(115ページ目) - Weblio英語例文検索

For example, a dxf file format (1) is employed and passed to a DXF data conversion module 2-1 in a converter 2 to convert a coating shape into a bit map file.例文帳に追加

例えばユーザー側で使用しているＣＡＤシステムで所望の塗布形状を作成し、例えばｄｘｆファイルフォーマットとし（１）、これをコンバータ２内のＤＸＦデータ変換モジュール２−１へ受け渡し、塗布形状をビットマップファイルへ変換する。 - 特許庁

Next, based on the carry signal c14 generated and the bit signals (a15, b15) of the sixteenth digit of the input data, a carry signal c15 from the sixteenth digit to the seventeenth digit is generated and outputted from a CIA 205.例文帳に追加

次いで、この生成されたキャリー信号ｃ１４と、入力データの第１６桁のビット信号（ａ１５，ｂ１５）とに基づいて、第１６桁から第１７桁へのキャリー信号ｃ１５が生成され、ＣＩＡ２０５より出力される。 - 特許庁

A wireless base station device performs bit interleaving after performing the channel coding, for a plurality of PDCCH data destined to a mobile wireless terminal device of clssification-y of a wide band, then the interleave in whole size of PDCCH is performed in size of CCE unit.例文帳に追加

無線基地局装置は、広帯域の種別ｙの移動無線端末装置に宛てた複数のPDCCHデータについては、チャネルコーディングを行った後、ビットインターリーブを行い、そして、CCE単位のサイズでPDCCH全体サイズのインターリーブを行う。 - 特許庁

To measure a band of a transmission path on each occasion so as to be made effective in the case of revising a bit rate corresponding to the band of the transmission path only by adding some configurations to a real time transmission system for video audio data.例文帳に追加

映像音声データのリアルタイム伝送システムに若干の構成を付加するだけで、その時々の伝送路の帯域を測定することができ、伝送路の帯域に合わせてビットレートを変更する場合などに有効となるようにする。 - 特許庁

The write time of the signal line can be shortened, since the signal line is precharged on the basis of the reference voltage selected according to the bit string of the higher 3 bits of the digital pixel data before the signal line is written on the substrate.例文帳に追加

信号線の書き込みを行う前に、デジタル画素データの上位３ビットのビット列に応じて選択された基準電圧に基づいて信号線のプリチャージを行うため、信号線の書き込み時間を短縮することができる。 - 特許庁

In this semiconductor memory, read-out of data is performed by conducting selectively nodes of memory cells MC (MC11-MCij) to bit lines (B1-Bi) and /B (/B1-/Bi) by activation of word lines (W1-Wj).例文帳に追加

この半導体メモリは、ワード線Ｗ（Ｗ１〜Ｗｊ）の活性によってメモリセルＭＣ（ＭＣ１１〜ＭＣｉｊ）のノードが選択的にビット線Ｂ（Ｂ１〜Ｂｉ）及び／Ｂ（／Ｂ１〜／Ｂｉ）に導通されることでデータの読み出しが行われる。 - 特許庁

During processing of the first decoding processing by the decoding part, a decoding table creating part stores in a decoding table memory the bit position of encoded data of the (P×n+1)th ((n) is an integer of ≥1) pixel block in the horizontal direction and a DC prediction value.例文帳に追加

復号テーブル作成部は、復号部の第１復号処理ステージの処理中、水平方向Ｐ×ｎ＋１（ｎは１以上の整数）個目の画素ブロックの符号化データのビット位置とＤＣ予測値を復号テーブルメモリに格納する。 - 特許庁

To provide a stamp making device which can make available the unique stamping surface and imprint peculiar to a stamp making device, based on bit data representing a similar imprint image and prevent the imprint and a stamp from being forged, as well as a stamp making method, a printer and a printing method.例文帳に追加

同じ印影画像を表すビットデータに基づいて装置独自の印面・印影が得られ、印影偽造やスタンプ偽造を防止しうるスタンプ作成装置、スタンプ作成方法及び印刷装置、印刷方法を提供する。 - 特許庁

A bit data converter 313 specifies a first pixel, where an image is projected by applying a drive current which is not higher than the threshold current to LDs (laser diodes) 361, 362, and a second pixel where an image is projected by applying a drive current over the threshold current.例文帳に追加

ビットデータ変換器３１３は、ＬＤ３６１，３６２に閾値電流以下の駆動電流が与えられて投影される第１の画素と、閾値電流を超える駆動電流が与えられて投影される第２の画素と、に特定する。 - 特許庁

A command superposing block configured to superpose, at an analog level, each bit of command data for commanding the imaging apparatus in other than a section in which a synchronous signal component of the reference signal is included is provided in the processing apparatus to perform transmission via the analog transmission path.例文帳に追加

処理装置内に、リファレンス信号の同期信号成分が含まれる区間以外に、撮像装置に対して指示するコマンドデータの各ビットをアナログレベルで重畳するコマンド重畳部を設けて、アナログ伝送路で伝送する。 - 特許庁

Memory cells are arranged so that data of one bit is stored by memory cells (MC1, MC2) of two bits, a plate electrode (CP) of a memory cell capacitor and a gate electrode (WL0-WL3) of a memory cell transistor are formed by the same manufacturing process.例文帳に追加

２ビットのメモリセル（ＭＣ１，ＭＣ２）で１ビットのデータを記憶するようにメモリセルを配置し、メモリセルキャパシタのセルプレート電極（ＣＰ）とメモリセルトランジスタのゲート電極（ＷＬ０−ＷＬ３）を同一製造工程で形成する。 - 特許庁

When higher n-bits in an m-bit address signal output from a data processor 2 such as a CPU match a value preset in a register 12A, a match detection signal EQ is output from a comparator 13A.例文帳に追加

ＣＰＵ等のデータ処理装置２から出力されるｍビットのアドレス信号の内の上位ｎビットが、レジスタ１２Ａに予め設定された値に一致すると、比較器１３Ａから一致検出信号ＥＱが出力される。 - 特許庁

To provide a flash memory cell in which a peripheral circuit is designed easily, a plane area occupied by a memory cell is reduced and memory density can be improved effectively in the flash memory cell in which double bit data are conserved and its operating method.例文帳に追加

ダブルビットデータを保存するフラッシュメモリセルであって、周辺回路の設計が容易で、記憶セルの占める平面面積を縮小して記憶密度を効果的に高めることができるフラッシュメモリセルとその操作方法を提供する。 - 特許庁

To provide a DMA controller and a method thereof, which can be easily applied to right and left scanning and double-sided printing only by parameter setting for bit map data of ring buffer specification stored in a forward direction.例文帳に追加

順方向に格納されたリングバッファ仕様のビットマップデータに対して、パラメータ設定のみで左右スキャン及び表裏面印刷の何れの場合にも簡易に対応することができるＤＭＡ制御装置及びその方法を提供する。 - 特許庁

To reduce the necessay program capacity and to enhance real time characteristics of an arithmetic processing when a program is arranged in an external memory in a microcomputer to perform a real number arithmetic processing, an integer division processing and a bit data processing by subroutines.例文帳に追加

サブルーチンによって実数演算処理と整数除算処理とビットデータ処理とを行うマイクロコンピュータにて、プログラム容量を低減すると共に、外部メモリにプログラムを配置した場合の演算処理のリアルタイム性を向上させる。 - 特許庁

To attain digital signal transmission with high quality by suppressing an audio signal band component of a transmission signal while suppressing a transmission rate when transmitting a 1-bit digital signal subjected to ΔΣmodulation and information data altogether.例文帳に追加

ΔΣ変調された１ビットディジタル信号、並びに情報データを合わせて伝送するとき、伝送レートを抑えたまま伝送信号のオーディオ信号帯域成分を抑制して高品質なディジタル信号伝送を可能とする。 - 特許庁

To reduce an average difference between the brightness of a plurality of pixels before transformation and the brightness after the transformation to zero even if a change in brightness occurs in gradation transformation in the three-dimensional bit map data obtained by a CT apparatus.例文帳に追加

ＣＴ装置で得られる３次元ビットマップデータについて、階調変換で輝度変化を生じても、複数の画素についてみた場合に変換前の輝度と変換後の輝度で平均的な差を０とすることができるようにする。 - 特許庁

Thus, even when the length of one cycle of the control signals tx and ty in an output circuit is turned to be equivalent to one clock of the external clock CLK, parallelly inputted 2-bit data are successively and serially outputted.例文帳に追加

従って、出力回路における制御信号ｔ_x及びｔ_yの１周期の長さを外部クロックＣＬＫの１クロック分に相当させても、パラレルに入力された２ビットのデータを順次シリアルに出力することができる。 - 特許庁

The data write current flows by turning on the drive switch of the intermediate node and one of the drive switches on both ends according to positional relation of a selected memory cell and the middle node in the bit line of the selected column.例文帳に追加

選択列のビット線において、選択メモリセルと中間ノードとの位置関係に応じて、中間ノードの駆動スイッチと、一端側および他端側の一方の駆動スイッチとがオンすることによって、データ書込電流が流される。 - 特許庁

The memory cell array 4 stores and holds data in a plurality of magnetoresistive elements connected to a word line WLy (y=0, 1, ..., 2n, 2n+1, ...), and a bit line BLix, and a source line SLix (i=0, 1, ..., m, ..., M; x=0, 1).例文帳に追加

メモリセルアレイ４は、それぞれワード線ＷＬｙ（ｙ＝０，１，…２ｎ，２ｎ＋１，…）、ビット線ＢＬｉｘ及びソース線ＳＬｉｘ（ｉ＝０，１，…，ｍ，…，Ｍ；ｘ＝０，１）に接続された複数の磁気抵抗素子に対してデータを記憶保持する。 - 特許庁

The hash unit outputs a result, in which the key K, the first padding P_1, the data M, the second padding P_2, the key K, the third padding P_3 and the additional bit π are combined in this order and are converted by the hash function, as a message authenticator τ.例文帳に追加

ハッシュ部は、 鍵Ｋ、第１パディングＰ_１、データＭ、第２パディングＰ_２、鍵Ｋ、第３パディングＰ_３、付加ビットπの順番で結合されたビット列をハッシュ関数で変換した結果を、メッセージ認証子τとして出力する。 - 特許庁

As dummy circuits, the SRAM10 is provided with dummy word lines DWL and a plurality of dummy cells 22 connected to the dummy word lines DWL and dummy bit lines DBL and XDBL which are used to read data from a dummy cell 22a.例文帳に追加

ＳＲＡＭ１０には、ダミー回路として、ダミーワード線ＤＷＬと、該ダミーワード線ＤＷＬに接続される複数のダミーセル２２と、ダミーセル２２ａからデータを読み出すためのダミービット線ＤＢＬ，ＸＤＢＬとが設けられている。 - 特許庁

A system 100 that carries out this bit array conversion method includes the 1st and 2nd registers 21 and 22 which store the 1st and 2nd data having same number of bits, a register part 20 having a 3rd register 23 and an array conversion control part 40.例文帳に追加

この発明の方法を実施するためのシステム１００は、同数ビットの第１，第２のデータを格納する第１，第２のレジスタ２１，２２と、第３のレジスタ２３とを具備するレジスタ部２０と、配列変換制御部４０とを有する。 - 特許庁

All bit lines BL in one word line WL are opened by logical combination of a column activation signal CAS and a test mode signal TM, a test data pattern is written simultaneously in all cells in the word line ML.例文帳に追加

本発明では、１つのワード線ＷＬにおける全ビット線ＢＬを、カラム活性化信号ＣＡＳと試験モード信号ＴＭとの論理的な組み合わせにより開いて、該ワード線ＷＬにおける全セルにテストデータパターンを同時に書き込む。 - 特許庁

To provide a multi-rate compatible clock data recovery (CDR) circuit which requires one CDR circuit for a dual-rate PON system and includes an interface connected with a higher layer in a system that uses different bit rates.例文帳に追加

デュアルレートＰＯＮシステムにおけるクロック・データリカバリ回路を１つのクロック・データリカバリ回路の構成で実現し、かつ、双方のビットレートのシステムにおける上位層との接続インターフェースを備えたマルチレート対応のクロック・データリカバリ回路を提供する。 - 特許庁

To provide an optical disk reproducing apparatus that warns a user about the occurrence of abnormal conditions of reproduction when a bit rate of video data recorded in an optical disk is higher than a maximum transfer rate of an optical disk reading apparatus.例文帳に追加

光ディスクに記録された映像データのビットレートが光ディスク読取り装置の最大転送速度より高い場合に、再生の異常発生についてユーザに警告することが可能となる光ディスク再生装置を提供する。 - 特許庁

Since big winning judging processing is performed based on the referring result, processing (big winning judging processing) for deciding a game state is simplified by processing of referring to the bit data, threby processing efficiency is improved.例文帳に追加

そして、その参照結果に基づいて大当たり判定処理を行うので、ビットデータを参照するという処理で、遊技状態を決定する処理（大当たり判定処理）を簡易にして、処理効率を改善することができる。 - 特許庁

The semiconductor device 1 also includes an address controller 44 controlling so as to use the repair register 51 during writing or reading of data of the address of the defective bit, based on the address retained in the eFuse macro 13 at the time of power-on-reset.例文帳に追加

また、半導体装置１は、パワーオンリセット時にeFuseマクロ１３に保持されたアドレスに基づいて、ビット不良のアドレスへのデータの書き込みまたは読み出し時にリペアレジスタ５１を使用するように制御するアドレスコントローラ４４とを有する。 - 特許庁

The synthesis mode data indicating the changed over synthesis mode is optically recorded by an imprinting LED 58 in the optical information region in an upper part on the outer side of a photographic region for one frame component of the film in the form of information bit.例文帳に追加

そして、切換えられた合成モードを示す合成モードデータを情報ビットの形態でフィルムの１コマ分の撮影領域の外側で上部の光学情報領域に、写し込みＬＥＤ５８により光学的に記録する。 - 特許庁

A timing control circuit 110 being a group of the X control circuit, the Y control circuit, and the data bit supply circuit is provided along the X direction so as to face the sample-and-hold circuit 130 with the X address decoder 120 between them.例文帳に追加

Ｘ制御回路、Ｙ制御回路およびデータビット供給回路の一群であるタイミング制御回路１１０を、サンプル・ホールド回路１３０に対し、Ｘアドレスデコーダ１２０を挟んで対向するように、かつ、Ｘ方向に沿って設ける。 - 特許庁

Each BS selects a power level and a modulation coding scheme (MCS) level for transmitting the data to each MS on the downlink channels on the basis of the CSI and ICI, such that a bit rate is maximized and the ICI is minimized.例文帳に追加

各ＢＳは、ＣＳＩ及びＩＣＩに基づいて、ビットレートを最大にし、かつＩＣＩを最小にするように、データをダウンリンクチャネル上で各ＭＳに送信するための電力レベル及び変調符号化方式（ＭＣＳ）レベルを選択する。 - 特許庁

To provide a chapter position setting method and a disk recording apparatus capable of automatically properly setting chapter positions at an equal interval independently of various standards and bit rates during recording of contents data on a disk.例文帳に追加

ディスクにコンテンツデータを記録中に、各種規格およびビットレートによらずに、自動的に適切な等間隔のチャプタ位置を設定することができるチャプタ位置設定方法およびディスク記録装置を提案することを目的とする。 - 特許庁

The optional data are recorded on at least one track adjacent to the test track repetitively by an adjacent track recording frequency obtained based on the disk circumferential temperature measured by the thermistor 60 to acquire a second bit error rate.例文帳に追加

サーミスタ６０によって測定されたディスク周辺の温度に基づいて得られた隣接トラック記録回数だけ反復してテストトラックに隣接した少なくとも一つのトラックに任意のデータを記録して第２ビットエラー率を獲得する。 - 特許庁

The multiplex processing section has in advance a multiplex frame set by assuming a maximum transmission capacity to be required, and stores bit data on an input digital signal in a time slot set by the multiplex frame to generate a multiple signal.例文帳に追加

多重処理部は、要求される最大の伝送容量を想定して設定される多重フレームを予め有し、入力されるデジタル信号のビットデータを多重フレームで設定されるタイムスロットへ格納して多重信号を作成する。 - 特許庁

The control circuit 1 measures how many times the specific bits are inserted and controls a selector 10 to use data before the processing by the specific bit inserting means 9 if the compressibility is possibly exceeded in the worst case.例文帳に追加

制御回路１にて特定ビット挿入の回数を計測し、最悪ケースでの圧縮率をオーバーする可能性がある場合に、特定ビット挿入手段９の処理前のデータを使用するようにセレクタ１０を制御する。 - 特許庁

A control device 100 predicts temperature (viscosity) of liquid droplet of a functional liquid at drawing ending time, from a cumulative total of the drive times of respective piezoelectric elements PZ at the respective liquid droplet discharge heads 40 based on a bit map data BD.例文帳に追加

制御装置１００は、ビットマップデータＢＤに基づいて、各液滴吐出ヘッド４０における各圧電素子ＰＺの駆動回数の累計から、描画終了時における機能液の液滴の温度（粘性）を予測する。 - 特許庁

Using a coding format using data having a narrow bit width in UTC protocols enables a long propagation delay without generating errors due to interference, and the length of the transmitting medium in a system is prolonged.例文帳に追加

ＵＴＣプロトコルでビット幅の狭いデータを用いた符号化形式を使用すれば、干渉による誤りを生じさせずにより長い伝搬遅延を可能にでき、システムにおいて使用可能な伝送媒体の長さが延長される。 - 特許庁

Upon receiving the command, each light source emits light base on data read out from a bit map memory and performs partition exposure on a photosensitive part 2 arranged oppositely to the optical head with a spot having a quantity of light within a predetermined value thus obtaining one writing image.例文帳に追加

指令を受けた各光源はビットマップメモリから読み出したデータに基づいて発光し、一定値内の光量によるスポットで光学ヘッドと対向する位置に設置される感材部２上を分割露光し、１つの描画像を得る。 - 特許庁

To provide a two-dimensional code generating device and program capable of avoiding erroneous recognition of data bit of a two-dimensional code and stably performing code recognition processing even when a slender-structured two-dimensional code is scanned for recognition.例文帳に追加

細長く構成された二次元コードをスキャンして認識する場合でも、二次元コードのデータビットの誤認識を回避し安定的にコード認識処理を行えるような二次元コード生成装置とプログラムを提供することにある。 - 特許庁

When data of "Low" are stored in a first storage node ND1, as a transistor Tr2 is made an "on" state, electric charges are extracted from bit lines BL to a ground potential through transistors Tr1 to Tr3 in this order.例文帳に追加

第１の記憶ノードＮＤ１にＬｏｗのデータが記憶されている場合は、トランジスタＴｒ２はオン状態となるため、ビットラインＢＬからトランジスタＴｒ１〜Ｔｒ３をこの順に介して、接地電位に電荷が引き抜かれる。 - 特許庁

The pseudo-random number pattern generating circuit is formed in an integrated circuit, and generates binary sequence pattern data of 2^7-1 pseudo-random numbers having a plurality of output bit widths by using not an exclusive-OR gate but shift resistors 20 interconnected like a ring.例文帳に追加

集積回路に形成され、排他的論理和ゲートを使用せずに、リング状に接続されたシフトレジスタ20を用いることにより、複数の出力ビット幅を有する２^7 -1擬似乱数２進シーケンスパターンデータを発生させる。 - 特許庁

Whether or not the composition area shape of an extracted image is specified is judged, and in the case that the composition area shape is specified (S13;Y), the data of the shape are written in a bit map memory and an extracted image area is prepared (S14).例文帳に追加

抽出画像の合成エリア形状の指定がされたか否かの判断を行い、合成エリア形状が指定された場合（Ｓ１３；Ｙ）、形状のデータをビットマップメモリに書き込み、抽出画像エリアを作成する（Ｓ１４）。 - 特許庁

The magnetic memory device includes a magnetic memory element MM capable of holding data based on a magnetized state thereof, and a digit line DL and a bit line BL which are capable of changing the magnetized state of the magnetic memory element by a generated magnetic field.例文帳に追加

磁気記憶装置は、磁化状態に基づいたデータを保持可能な磁気記憶素子ＭＭと、発生する磁界により磁気記憶素子の磁化状態を変化させることが可能なディジット線ＤＬおよびビット線ＢＬとを備えている。 - 特許庁

A CPU 22 checks a copyright display bit of the control information CR for a minute delay time applied to the memory 23 by a memory control signal MC, and determines whether or not the data AD stored in the memory is to be recorded on a disk 27.例文帳に追加

ＣＰＵ２２は、メモリ制御信号ＭＣによりメモリ２３にかけた微少遅延時間の間に、制御情報ＣＲの著作権表示ビットをチェックし、メモリに格納されたデータＡＤをディスク２７に記録するか否かを決定する。 - 特許庁

When it is determined that the barcode font is included, bit map image data in which the barcode font is developed are rewritten by pixel to correct a bar width on the basis of a predetermined correction value (S15).例文帳に追加

バーコードフォントが含まれることが判別された場合、バーコードフォントを展開したビットマップ画像データに対して、画素単位でビットマップ画像データを書き替えることにより、予め定められた補正値に基づいてバー幅を補正する（Ｓ１５）。 - 特許庁