「Bit data」に関連した英語例文の一覧と使い方(118ページ目) - Weblio英語例文検索

The tap number control circuit 16 estimates a time variation amount in the frequency characteristic of the transmission channel on the basis of a bit error rate of data that are demodulated and then outputted and controls number of the taps of the IIR filter on the basis of the estimated time variation amount.例文帳に追加

タップ数制御回路１６は、復調されて出力されるデータのビットエラーレートに基づき上記伝送路の周波数特性の時間変動量を推定し、この推定した時間変動量に基づきＩＩＲフィルタのタップ数を制御する。 - 特許庁

A program information acquisition section 4 acquires a program bit rate and a program broadcast start/end time from the transport packets and a recording and reproduction control section 5 controls data transfer start timing from the disk recording and reproducing section 2 to the tape recording and reproducing section 3.例文帳に追加

番組情報取得部４はトランスポートパケットから番組のビットレート、番組の放送開始・終了時間を取得し、記録再生制御部５がディスク記録再生部２からテープ記録再生部３へのデータ転送開始タイミングを制御する。 - 特許庁

A color palette is referred to on a reference table 55 in the display device 45 using a color number code in a serial LVDS signal as a reference key, and the color number code is converted into a 24-bit RGB888 data to display it on a liquid crystal display panel 57.例文帳に追加

ディスプレイ装置４５内の参照テーブル５５で、シリアルＬＶＤＳ信号中の色番号コードを参照キーとしてカラーパレットを参照し、この色番号コードを２４ビットのＲＧＢ８８８データに変換して液晶表示パネル５７に表示する。 - 特許庁

A display device is arranged so that a timing selection system D-A converter processes only predetermined m bits of an n-bit digital video data by D-A conversion, and a voltage selection system D-A converter processes the residual (n-m) bits by D-A conversion.例文帳に追加

ｎビットのデジタル映像データのうち、所定のｍビットについてだけ、タイミング選択方式のＤＡ変換器でＤＡ変換するとともに、残余の（ｎ−ｍ）ビットについては、電圧選択方式のＤＡ変換器によりＤＡ変換するようにした。 - 特許庁

To realize a semiconductor memory of which area can be reduced more by reducing the number of transistors of a memory cell storing one data, and enabling an interval to be as short as possible between bit lines without causing failure of operation.例文帳に追加

一つのデータを記憶するメモリセルのトランジスタ数を削減し、動作の不具合を生じることなくビット線の間隔を可能な限り短くすることを可能にすることにより、小面積化を図ることができる半導体記憶装置を実現する。 - 特許庁

A dynamic image analysis section 12 detects an image pattern changing point, at which a video image is greatly changed by analyzing moving picture data and records a decoded image corresponding to the image pattern changing point to a still image storage memory 13 as a still image of a bit map form.例文帳に追加

動画解析部１２は、動画像データを解析することによって映像が大きく変化する画面変化点を検出し、その画面変化点に対応する復号画像をビットマップ形式の静止画として静止画保存メモリ１３に記録する。 - 特許庁

A simple address comparison circuit 6 compares the own address information in the specified number of bits with data one by one bit each and a 3-error discrimination section 7 compares the number of error bits being the result of comparison with a predetermined number.例文帳に追加

簡易アドレス比較回路６は、これらの規定ビット数の自アドレス情報と、データとを、簡易アドレス比較回路６が１ビットずつ比較し、比較結果の誤りビット数を予め定められた所定数と３誤り判定部７が比較判定する。 - 特許庁

The property of the signal, the level of which is made variable by the level variable part 13, becomes the nonlinearly processed property by giving the nonlinear gain curve in the level calculation part 12, resulting to bring it close to the property such that one bit digital data are subjected to D/A conversion.例文帳に追加

レベル演算部１２で非線形のゲインカーブを与えることにより、レベル可変部１３でレベルが可変される信号の特性は、非線形処理された特性となり、１ビットデジタルデータをＤ／Ａ変換したような特性に近づけることになる。 - 特許庁

Thus, the load current from the power source to a MRAM device is supplied at the time of charge of a digit line capacitor 60 and a bit line capacitor 65, and is not consumed at the time of making the data write-in current Ip, Iw(0), IW(1) to flow.例文帳に追加

したがって、電源からＭＲＡＭデバイスへの負荷電流は、ディジット線容量６０およびビット線容量６５の充電時に供給され、データ書込電流ＩｐおよびＩｗ（０），Ｉｗ（１）を流す際には消費されない。 - 特許庁

To provide a transmitter, a receiver, and a transmitting/receiving system and method, which gather sound data to be transmitted for each bit and perform error correction processing according to a degree of effect on sound quality, thereby effectively reducing deterioration in sound quality during communication.例文帳に追加

伝送する音声データをビット毎にまとめ、音声品質への影響度に対応させて誤り訂正処理を行うことにより、通信時の音質劣化を効果的に軽減可能な送信機、受信機及び送受信システム及び方法を提供する。 - 特許庁

A magnetic element has a magnetically responsive lamination structure with a ferromagnetic free layer separated from a synthetic antiferromagnetic (SAF) layer by a spacer layer and from a sensed data bit stored in an adjacent medium by an air bearing surface (ABS).例文帳に追加

磁気素子は、強磁性自由層が、スペーサ層によって合成反強磁性（ＳＡＦ）層から分離され、かつ空気軸受面（ＡＢＳ）によって隣接する媒体に格納された検知済みデータビットから分離されている磁気反応積層構造を備える。 - 特許庁

When data of '001' is written in memory cells S1-S3 on the same word line WLn, a current is made to flow from one side of a word line WLn and bit lines BLn-1 to BLn+1 to the other side, and '0' is written in M cells S1-S3.例文帳に追加

同一のワード線ＷＬｎ上のメモリセルＳ１〜Ｓ３に’００１’のデータを書き込む場合、ワード線ＷＬｎ、およびビット線ＢＬｎ−１〜ＢＬｎ＋１の一方から他方にかけて電流を流し、メモリセルＳ１〜Ｓ３に’０’をそれぞれ書き込む。 - 特許庁

A reception quality discrimination section 105 evaluates the reliability of a received signal by taking into account the overflow information and excludes the received signal whose reliability is discriminated low from the base data from producing a TPC bit (Transmission Power Control information).例文帳に追加

受信品質判定部１０５にて、このオーバーフロー情報を考慮した受信信号の信頼性を評価し、信頼性が低いと判断されるものについては、ＴＰＣビット（送信電力制御情報）の生成の基礎データから除外する。 - 特許庁

To provide a synchronizing signal detector, a receiver and a transmission and reception system, capable of detecting a synchronizing signal on the receiving side and extracting data information, based on a receiving signal which is sample by sampling frequency higher than the bit rate frequency.例文帳に追加

ビットレート周波数よりも高いサンプリング周波数でサンプリングされている受信信号をもとに、受信側で同期信号を検出してデータ情報を抽出できる同期信号検出装置および受信装置ならびに送受信システムとする。 - 特許庁

To solve the problem that since image data have to be transmitted in every frame in a one-bit mode with a conventional liquid crystal display device, the control of a liquid crystal panel cannot be separated from equipment mounting a liquid crystal display device, a system performance cannot be improved.例文帳に追加

従来の液晶表示装置では、１ビットモード時に毎フレーム、画像データを転送する必要があり、それにより液晶表示装置搭載機器から液晶パネルの制御を分離することができないため、システム性能が向上しない。 - 特許庁

If there is a bit different in logic (a meaning of "1" or "0") between the input data of the input port 1 and the buffer contents of the input port 1 formed in the RAM, the arithmetic result of the exclusive OR of 8 bits is not 00(H).例文帳に追加

入力ポート１の入力データとＲＡＭに形成されている入力ポート１バッファの内容との間で、論理（「１」または「０」の意味）が異なっているビットがあれば、８ビットの排他的論理和の演算結果は００（Ｈ）にはならない。 - 特許庁

To provide a tuner device and a receiver capable of respectively outputting the 1st and 2nd transport stream data of two systems having a high bit error rate characteristic even though a 1st tuner part and a 2nd tuner part are provided on one board.例文帳に追加

第１チューナー部及び第２チューナー部を１枚の基板に設けても、ビットエラーレート特性の良い２系統の第１トランスポートストリームデータ及び第２トランスポートストリームデータをそれぞれ出力することができるチューナー装置及び受信装置を提供すること。 - 特許庁

An encoded code is multiplexed with information indicating whether the signal has been scrambled, authentication data and a quantization parameter obtained by the conversion of a quantization parameter used in the quantizer 102, in the case of scrambling and is outputted as a bit stream.例文帳に追加

この符号化されたコードは、スクランブルの有無を示す情報と、認証データ及び、スクランブル有りの場合には、量子化器１０２で使用される量子化パラメータを変換した量子化パラメータともに多重化されてビットストリームで出力される。 - 特許庁

Electronic watermark data is effectively placed in at least one of bit positions, e.g., of an integer portion, of the average value of selected at least one of chrominance portions of up to each block, on up to a frame-by-frame basis.例文帳に追加

電子透かしデータが、フレーム単位までの、各ブロックまでの複数のクロミナンス部分の少なくとも１つの選択されたクロミナンス部分の平均値の、例えば整数部分などの、複数のビット位置の少なくとも１つのビット位置に効果的に入れられる。 - 特許庁

The quantized bit stream is then re-quantized using a first quantization step to generate a first description of compressed data, wherein the first quantization step is determined based on a first required scaling of the reference quantization step.例文帳に追加

前記量子化されたビットストリームは、次に、圧縮データの第１の記述を生成するために第１の量子化ステップを使用して再量子化され、前記第１の量子化ステップは前記基準量子化ステップの第１の必須スケーリングに基づいている。 - 特許庁

Thus, when the signal lines for transmitting the data are arrayed similarly to the bit array of D4-D0, in the case that the respective signal lines are disconnected or short- circuited the start mark 31 and the end mark 35 can not be normally received on the sub substrate.例文帳に追加

よって、かかるデータを送信する信号線がＤ４〜Ｄ０のビット配列と同様に配列されていれば、各信号線に断線や短絡がある場合、サブ基板ではスタートマーク３１及びエンドマーク３５を正常に受信することができない。 - 特許庁

A first state transition section shifts 3-bit signals N154 to N156 in a direction depending on a value of data 112 in response to the leading of the clock, and outputs the signal subjected to holding and inversion by using the clock to first latch outputs N134 to N136.例文帳に追加

第１の状態遷移部は、クロックの立ち上がりに対応して、３ビット信号Ｎ１５４〜Ｎ１５６をデータ１１２の値で決まる方向に遷移し、クロックでホールドして反転した結果を第１のラッチ出力Ｎ１３４〜Ｎ１３６へ出力する。 - 特許庁

A memory LSI is tested, the number of defect bits are counted for bit map data for each address coordinate, a histogram of the number of defect is made, and wavelet analysis making harl function a base function is performed by assuming the made histogram of the number of defect as a discrete signal.例文帳に追加

メモリＬＳＩを試験し、ビットマップデータに対してアドレス座標毎に不良ビット数をカウントし、不良数ヒストグラムを作成し、作成した不良数ヒストグラムを離散信号とみなして、ハール関数を基底関数としたウェーブレット解析を行う。 - 特許庁

Using the image data of a document read out by means of an image reader 50, emission time of each LED in each exposing unit 33 is evaluated in sixty-four stages and a 6-bit control signal is delivered from a controller 60 to the exposing unit 33.例文帳に追加

画像読取装置５０で読み取った原稿の画像データを用いて、各露光装置３３の各ＬＥＤごとの発光時間を６４段階に評価し、制御装置６０から露光装置３３に６ビットの制御信号として出力する。 - 特許庁

According to the image processor, when the ROP processing is carried out by an image plotting section 12, tag information indicating that the ROP processing has been carried out in an ROP processed area, is added to data, and a bit map image subjected to rendering processing by a rendering section 13 is transferred to a screen processing section 21.例文帳に追加

描画部１２でＲＯＰ処理を行った場合、そのＲＯＰ処理領域についてはＲＯＰ処理を行った旨のタグ情報を付加し、レンダリング部１３でレンダリング処理されたビットマップ画像をスクリーン処理部２１へ渡す。 - 特許庁

Multiple gradations may be realized by allocating three kinds of analog voltages (1st voltage V41, 2nd voltage V42, and 3rd voltage level V43) which are different in voltage level to the respective bits of the two-bit driving data as shown in Fig. (b).例文帳に追加

図４（ｂ）に示したように，２ビット駆動データの各ビットに対して，電圧レベルの異なる３種類のアナログ電圧（第１電圧レベルＶ４１，第２電圧レベルＶ４２，第３電圧レベルＶ４３）を割り当てて，多階調を実現するようにしてもよい。 - 特許庁

The error detection unit 102 investigates whether the CRC bit value included in the received data matches with the read-out CRC value or not, and determines the situation as normal reception if they do, and determines that a communication error occurred if they do not.例文帳に追加

エラー検出部１０２は、受信データに含まれていたＣＲＣビットの値と、読み出したＣＲＣの値とが一致するか否かを調べ、一致するときには正常に受信したと判定し、一致しないときには通信エラーが発生したと判定する。 - 特許庁

The transistors both are transistors having MFMIS structure, at the time of writing data, voltage is applied directly to a floating gate electrode FG of the transistor from a pair of bit line BLP1 through a pair of selecting transistor WTP11 for write-in.例文帳に追加

該トランジスタは、ともにＭＦＭＩＳ構造のトランジスタであり、データ書き込み時には、該トランジスタのフローティングゲート電極ＦＧに対し、書込み用セレクトトランジスタ対ＷＴＰ１１を介して、ビットライン対ＢＬＰ１から、直接的に電圧を印加する。 - 特許庁

The CPU 143 of a control section 14 selects an LUT corresponding to bit rates of electric signals S[IN+], S[IN-] output by a data output section 22, and acquires a drive voltage Vdrv corresponding to the temperature of the LD 211 acquired from a temperature sensor 142.例文帳に追加

制御部１４のＣＰＵ１４３は、データ出力部２２が出力する電気信号Ｓ[IN+]，Ｓ[IN-]のビットレートに対応するＬＵＴを選択し、温度センサ１４２から取得したＬＤ２１１の温度に対応する駆動電圧Ｖdrvを取得する。 - 特許庁

In addition, the control clock signal is delayed for over signal delay time generated by multiplex division processing on the transmitting side and the receiving side and synchronization between each bit constituting the control data signal and a clock pulse of the control clock signal is collateralized.例文帳に追加

また、制御クロック信号を送信側と受信側における多重分割処理によって生じる信号遅延時間以上に遅延させて、制御データ信号を構成する各ビットと制御クロック信号のクロックパルスとの同期を担保する。 - 特許庁

Frames with incorrectly determined data rates are detected by checking illegal rate transitions, reserved bits, validating unused filter type bit combinations and analyzing relationships between fixed code-book gains and linear prediction coefficient gains.例文帳に追加

不正確に決定されたデータレートを有するフレームは、非合法なレート遷移、予約ビットをチェックし、未使用のフィルタタイプビットの組合せを正当であると確認し、固定コードビット利得と線形予測係数利得との間の関係を解析することにより検出される。 - 特許庁

An HMI processing part 21, when the switch part operated on a displayed screen becomes effective, changes the state of the corresponding bit address, and treats this as an event, outputs the output audio data stored in the memory from a speaker 29.例文帳に追加

ＨＭＩ処理部２１は、表示した画面上で操作されるスイッチ部品が有効になると、対応するビットアドレスの状態を変化させ、これをイベントとしてとらえて、メモリに記憶された出力音声データをスピーカ２９から出力する。 - 特許庁

A rasterizer 10 prepares the bit map data of a character image by reference to a character font file 20 and an element font file 30 according to a character code inputted from host software such as an application 60 and outputs them to a display means 70.例文帳に追加

ラスタライザ１０が、アプリケーション６０等の上位のソフトウェアから入力された文字コードに基づいて文字フォントファイル２０及びエレメントフォントファイル３０を参照して文字イメージのビットマップデータを作成して、これを表示手段７０へ出力する。 - 特許庁

This method writes the same data in all or some of the memory cells in the memory cell array by applying the predetermined row voltage to the word lines WL0-3, and the predetermined column voltage to the bit lines BL0-3, respectively at the same time.例文帳に追加

複数のワード線ＷＬ０〜３に所定の行電圧を、複数のビット線ＢＬ０〜３に所定の列電圧を、夫々同時に印加することにより、メモリセルアレイ中の全てまたは一部の複数メモリセルに対して同じデータを同時に書き込む。 - 特許庁

The semiconductor memory testing apparatus constructed to allow fail bit map display for every wafer based on fail data taken from a fail memory is provided with a section for setting a chip retrieving condition for arbitrarily setting the fail chip retrieving condition.例文帳に追加

フェイルメモリから取り込んだフェイルデータに基づきウェハ単位でフェイルビットマップ表示するように構成された半導体メモリ検査装置において、フェイルチップ検索条件を任意に設定できるチップ検索条件設定部を設けたことを特徴とするもの。 - 特許庁

An encoding part 12 generates a peculiar bit string as the encoding key by performing a prescribed arithmetic operation on the basis of the identification information of at least the host equipment H or its CPU and encodes the data to be written by the encoding key.例文帳に追加

符号化部１２は、少なくともホスト機器Ｈ又はそのＣＰＵの識別情報に基いて、所定の演算を行うことにより特有のビット列を符号化キーとして生成するとともに、書き込もうとするデータをその符号化キーにより符号化する。 - 特許庁

The semiconductor memory apparatus includes a unit cell constituted of a transistor of which the body is floating and a capacitor for storing electric charges; a word line for activating the unit cell; and a bit line for transmitting data to the unit cell.例文帳に追加

本発明の一実施形態に係る半導体記憶装置は、ボディーがフローティングされたトランジスタと電荷を格納するためのキャパシタで構成された単位セル、単位セルを活性化するためのワードライン、及び単位セルにデータを伝達するビットラインを含む。 - 特許庁

After that, SBD and meta-data/bit-map/file are recorded in the partition, while LVIS is recorded based on information such as the number of sectors consumed by recording ICB and FIDs of all directories, and the total number of directories recorded.例文帳に追加

その後、ＳＢＤやメタデータ・ビットマッフ・ファイルをパーティション内に記録するとともに、すべてのディレクトリのＩＣＢ及びＦＩＤｓを記録したことによって消費したセクタ数や、記録したディレクトリ総数などの情報を基にＬＶＩＳを記録する。 - 特許庁

Bit information in specific digits of the display data stored in the memory cells can be read by selectively supplying a potential to each of these plural pre-charge lines PC, and power consumption of the display driving device can be reduced.例文帳に追加

この複数のプリチャージ線ＰＣの各々に選択的に電位を供給することで、メモリセルに記憶された表示データの特定の位のビット情報を読み出すことができるようになり、表示駆動装置の低消費電力化が図れる。 - 特許庁

A delta sigma conversion circuit converts a focus error signal or a tracking error signal to 1-bit data, and a notch filter attenuates a high order resonance frequency component of a focus actuator or a tracking actuator from an output from the delta sigma conversion circuit.例文帳に追加

ΔΣ変換回路によりフォーカスエラー信号又はトラッキングエラー信号を１ビットデータに変換し、ノッチフィルタによりΔΣ変換回路の出力からフォーカスアクチュエータ又はトラッキングアクチュエータの高次共振周波数成分を減衰させる。 - 特許庁

A control signal generator 16 inputs a select signal showing the number of bit to be selected into each selector circuit 18, and inputs a signal showing whether the data inputted from the selector circuit 18 is effective or ineffective into each AND circuit 20.例文帳に追加

制御信号生成器１６は各セレクタ回路１８に、選択すべきビットの番号を示すセレクト信号を入力するとともに、各アンド回路２０に、セレクタ回路１８から入力されたデータが有効か無効かを示す信号を入力する。 - 特許庁

To provide a recording and reproducing apparatus capable of recording information by a different bit rate depending on features and contents of the information to be recorded in a program or emphasizing the quality of particular data even in the case of one recording object information item.例文帳に追加

１つの記録対象情報においても、その番組内で記録すべき情報の特徴や内容に従う異なるビットレートにより、あるいは特定のデータの品質を重視して、情報を記録可能な記録再生装置を提供する。 - 特許庁

To provide a content distribution system of simple configuration in which distribution of content data can be sustained at an optimal bit rate, even if switching is made to the line of a different communication band during distribution of content from a content distribution server to a client terminal.例文帳に追加

コンテンツ配信サーバからクライアント端末へのコンテンツの配信中に異なる通信帯域の回線に切り替わった際にも、最適なビットレートでコンテンツデータの配信を継続することができ、構成が簡易なコンテンツ配信システムを提供する。 - 特許庁

A multiplier 3 re-inverts bits (at every other bit) inverted at the time of Manchester encoding in transmission signals by a clock signal reproduced by a clock reproduction circuit 2, and a signal whose polarity is identical with the original data signal of a transmission side is obtained.例文帳に追加

クロック再生回路２によって再生されたクロック信号によって、掛け算器３が、伝送信号のうち、マンチェスタ化する時に反転されているビット（１つおき）を再反転して、送信側の元のデータ信号と同じ極性の信号を得る。 - 特許庁

A sequence of layers of metallic lines includes a layer of bit lines 4 running in a second direction substantially orthogonal to the first direction followed by data lines 6 running in the second direction, and then word lines 8 running in the first direction.例文帳に追加

金属ラインの一連の層は、第１の方向と実質的に直交する第２の方向に走るビット・ライン４の層を含み、その後に、第２の方向に走るデータ・ライン６を含み、そして、次に、第１の方向に走るワード・ライン８を含んで、提供される。 - 特許庁