「Bit data」に関連した英語例文の一覧と使い方(121ページ目) - Weblio英語例文検索

To provide a duplex device capable of promptly correcting an error irrespective of capacity of a main storage device even when the error is caused in data bit in the main storage device and maintaining synchronization of access to the main storage device in both processors.例文帳に追加

主記憶装置内のデータビットにエラーが発生したとしても主記憶装置の容量に関らず迅速にそのエラー修正ができるとともに、双方の処理装置における主記憶装置に対するアクセスの同期を保つことができる二重化装置を提供する。 - 特許庁

To enable a reproducing device to reproduce audio data, which are recorded under non-compression, reversible compression or high bit rate to be reproduced in a high quality, in a high quality mode without the need for confirming file information thereof, each time, by the user.例文帳に追加

再生装置において、高音質で再生したいために非圧縮や可逆圧縮又は高ビットレートで記録されているオーディオデータについては、そのファイル情報をユーザがいちいち確認する必要なく、高音質モードで再生することができるようにする。 - 特許庁

For example, in the case of using text information as the mask image, the image processing apparatus applies no scalar quantization but applies the post quantization to the mask data to reduce only low-bit planes to eliminate noise, and applies no post quantization but applies the scaler quantization to the other foreground and background images.例文帳に追加

例えば、マスク画像としてテキスト情報を用いる場合に、マスクデータに対しては、スカラー量子化をせずにポスト量子化によって低ビットプレーンのみ削減し、ノイズを除去し、その他の前景及び背景画像については、ポスト量子化をせずにスカラー量子化する。 - 特許庁

At reading, a precharge circuit precharges a read bit line, and the NMOS transistor 11 performs on-operation by a read address selection circuit 3 at the n address selected by an RWS and an RBS to read data bits stored in the storage node.例文帳に追加

リード時では、プリチャージ回路によってリードビット線をプリチャージしておき、ＲＷＳとＲＢＳとによって選択されたｎ番地のリード番地選択回路３によってＮＭＯＳトランジスタ１１がオン動作を行い、蓄積ノードに保持されるデータビットがリードされる。 - 特許庁

In this bit reverse access circuit for rearranging plural data stored in the memory 2, plural address lines for accessing the memory from a CPU 1 are provided with address bus selecting means 3 for reconnecting address lines to one another.例文帳に追加

メモリ２に格納された複数のデータの並び替えを行うビットリバースアクセス回路において、ＣＰＵ１から前記メモリに対するアクセスを行う複数のアドレス線に、アドレス線相互を接続替えするアドレスバス切替手段３を設けたことを特徴とするビットリバースアクセス回路。 - 特許庁

The IC card is provided with a demodulation stopping means 39 for stopping demodulation operation at an NRZ point of variation corresponding to bit delimitation of transmission data among points of variation of a reception signal, and the decoding part performs decoding based on the stop of demodulation operation by the demodulating stopping means.例文帳に追加

受信信号の変化点のうち、送信データのビットの区切りに対応するＮＲＺ変化点において復調動作を停止させる復調停止手段３９を備え、復号部は、復調停止手段による復調動作の停止に基づいた復号化を行う。 - 特許庁

To provide a collective data copying method between memory cells, the method performing transition from a normal mode to a highly reliable mode at high speed and with a low voltage operation in a semiconductor memory capable of dynamically changing a bit reliability QoB of the memory cells in accordance with an application and a memory state.例文帳に追加

アプリケーションやメモリ状況に応じてメモリセルのビット信頼性ＱｏＢを動的に変化させ得る半導体メモリにおいて、通常モードから高信頼モードへの移行を、高速、かつ、低電圧動作で行えるメモリセル間の一括データコピー方法を提供する。 - 特許庁

A mode having the buffer patterns on both sides in the circumferential direction of the servo patterns between the data track patterns and the servo patterns, a mode that a width in the circumferential direction of the buffer patterns is wider than a servo basic bit length within the circumferential direction of the servo patterns, and the like are preferred.例文帳に追加

該データトラックパターンとサーボパターンとの間であって、かつ該サーボパターンの周方向の両側に緩衝パターンを有する態様、緩衝パターンの周方向幅が、サーボパターンの周方向内でのサーボ基本ビット長より広い態様、などが好ましい。 - 特許庁

A decoding apparatus 10 includes a means 12 for producing image data by decoding a bit stream, a means 12 for producing encoding parameters for each hierarchy, and a means 12 for producing an error flag that indicates whether the encoding parameters can be used effectively or not.例文帳に追加

復号装置１０は、ビットストリームを復号して画像データを生成する手段１２、各階層についての符号化パラメータを生成する手段１２、符号化パラメータを有効に用いることができるか否かを示すエラーフラグを生成する手段１２を備える。 - 特許庁

To solve such problems that an effective data quantity included in the minimum recording unit is reduced due to a skip processing of skipping defective blocks and continuous reproduction cannot be performed, and that a large recording unit is required excessively when a bit rate is small.例文帳に追加

不良ブロックをスキップする処理のため、最小記録単位に含まれる実効データ量が減少し、連続再生ができなくなる問題、ビットレートが小さい場合は必要以上に大きな記録単位が要求されるという問題を解決することにある。 - 特許庁

To provide a vehicle surroundings monitoring device which prevents the difficulty of detecting an image of a monitoring object due to a deterioration in contrast when converting luminance data (signal) output from an infrared camera into a digital value of a prescribed bit length to generate a captured image.例文帳に追加

赤外線カメラから出力される輝度データを、所定ビット長のデジタル値に変換して撮像画像を生成する際に、コントラストの低下により監視対象物の画像の検知が困難になることを抑制した車両周辺監視装置を提供する。 - 特許庁

To obtain a scalability concept which provides, on one hand, a maximum flexibility for the calculation of motion data of different layers and, on the other hand, allows a lower bit rate in scalable video coding in connection with motion compensation both in a base layer and in an enhancement layer.例文帳に追加

スケーラブルビデオ符号化において、ベースレイヤおよび拡張レイヤの双方における動き補償に関連して、一方でいろいろなレイヤの動きデータの計算に対する最大の柔軟性を提供し、他方ではより低いビットレートを可能にするスケーラビリティ概念を得る。 - 特許庁

Continuous reproduction is guaranteed with the optimum minimum recording unit by varying dynamically the minimum recording unit of animation and a voice recorded on a disk type recording medium in accordance with a bit rate of data and the number of defective blocks or a defective block rate of the disk.例文帳に追加

ディスク状記録媒体上に記録する動画および音声の最小記録単位を、データのビットレートおよびディスクの不良ブロック数あるいは不良ブロック率に応じて動的に変化させることにより、最適な最小記録単位で、連続再生を保証する。 - 特許庁

On the receiving side, the chirp signals are separated by a plurality of predetermined band pass filters, detection signals are outputted by every filter and each detection signal is compressed, combined by a plurality of delay circuits having a predetermined delay amount and bit data at the time of transmission are demodulated.例文帳に追加

受信側では複数個の所定の帯域通過フイルタによってチャープ信号を分離し、各フイルタ毎に検波信号を出力し、各検波信号を所定の遅延量を有する複数個の遅延回路で圧縮合成して送信時のビットデータを復調する。 - 特許庁

To provide a plant data input/output device, which can sufficiently secure the reliability of a transmitting/receiving buffer memory with a simple configuration even without adding a redundant bit or the like for a parity check and further, does not increase the memory capacity for normality confirmation.例文帳に追加

パリティチェックのために冗長ビットなどを付加しなくても、簡単な構成でもって送受信バッファメモリの信頼性を十分に確保することができ、しかも、健全性確認のためのメモリ容量を増加させることがないプラント入出力装置を提供する。 - 特許庁

In the first frame, the NID is subjected to error correction on the basis of its check bit and then, decoded, the NAC is extracted (S21NO→S22→S25), and reference data is generated on the basis of a combination of the extracted NAC and a UnitID having the possibility of reception (S26).例文帳に追加

最初のフレームでは、ＮＩＤを、その検査ビットに基づきエラー訂正してから、復号して、ＮＡＣを抽出するとともに（Ｓ２１否→Ｓ２２→Ｓ２５）、抽出ＮＡＣと受信可能性のあるＵｎｉｔＩＤとの組合せに基づきリファレンスデータを生成する（Ｓ２６）。 - 特許庁

To provide a semiconductor memory, in which the influence of a write-in noise for read-out operation of an adjacent cell can be reduced and stable operation can be performed, by fixing an adjacent complementary bit line to the prescribed voltage, in the case of write-in of data for a storing cell.例文帳に追加

記憶セルへのデータ書き込みの際に、隣接する相補ビット線を所定電圧に固定することにより、隣接セルの読み出し動作への書き込みノイズの影響を低減して安定動作を図ることができる半導体集積回路装置を提供すること - 特許庁

For every EMF (enhanced meta file) of each page constituting a spool file, first, if the spool file includes processing information that should be reduction-processed and it is for black-and-white printing (S520: YES), data (record) that specifies half-tone as flexible mode of the bit map is added to the head of EMF (S530).例文帳に追加

スプールファイルを構成する各ページのＥＭＦ毎に、まず、そのスプールファイルが縮小加工すべき加工情報を含み且つ白黒印刷用のものである場合（S520：YES）、ＥＭＦの先頭に、ビットマップの伸縮モードとしてハーフトーンを指定するデータ（レコード）を付加する（S530）。 - 特許庁

The wireless communication terminal is provided with a reception section 100 of a single superheterodyne structure, an analog/digital converter section 113 that quantizes IQ signals outputted from the reception system 100 into 16-bit data, a root Nyquist filter 115, a logic circuit section 119, a DSP(digital signal processor) 121, and a CPU 123.例文帳に追加

シングルスーパーヘテロダイン構造の受信系１００、受信系１００から出力されたＩＱ信号を１６ビットに量子化するＡ／Ｄ変換部１１３、ルートナイキストフィルタ１１５、論理回路部１１９、ＤＳＰ１２１およびＣＰＵ１２３を備えている。 - 特許庁

The activation signal is generated by selecting one of a plurality of dummy bit lines 34a, 35b, 35c in which the number of dummy cells 32 for extracting electric charges being connected differs depending on distance between the memory cell from which read-out is performed and the sense amplifier when data is read out.例文帳に追加

データを読み出す際、読み出しを行なうメモリセルとセンスアンプとの距離によって、接続されている電荷引き抜き用のダミーセル３２の数が異なる複数のダミービット線３５ａ、３５ｂ、３５ｃのうち１つを選択することによって活性化信号を生成する。 - 特許庁

A defect analysis memory retrieved section 3B of a defect analysis memory section 3A provided in a main body 3 of an IC tester continuously retrieves a changing point in data indicating whether each bit is defective or not, to obtain an address corresponding to the changing point from a defect analysis memory 3C.例文帳に追加

ＩＣ試験装置本体３に設けられた不良解析メモリ部３Ａの不良解析メモリ検索部３Ｂにより、各ビットの良否を表すデータの変化点を連続的に検索し、不良解析メモリ３Ｃから前記変化点に対応するアドレスを取得する。 - 特許庁

In an MRAMb (magnetic random access memory), when a write data signal DI is at an "H" level, a power supply voltage Vdd is applied to one end of a source line SL corresponding to a selected memory cell MC and also a grounding voltage GND is applied to both ends of a corresponding bit line BL.例文帳に追加

このＭＲＡＭでは、書込データ信号ＤＩが「Ｈ」レベルの場合は、選択されたメモリセルＭＣに対応するソース線ＳＬの一方端に電源電圧Ｖｄｄを印加するとともに、対応のビット線ＢＬの両端に接地電圧ＧＮＤを印加する。 - 特許庁

The video quality measuring device comprises: a partial decode processing unit 101 for partially decoding a bit stream of received video data; and a video quality measurement processing unit 102 for calculating an error condition value of each of frames resulting from partial decoding and calculating an estimated evaluation value from the error condition values.例文帳に追加

受信した映像データのビットストリームを部分デコードする部分デコード処理部１０１と、部分デコードによって得られた各フレームのエラーコンディション値を算出し、前記エラーコンディション値から推定評価値を算出する映像品質測定処理部１０２とを備える。 - 特許庁

To provide a wireless communication device and a physical control channel receiving method which improve receiving characteristics of a physical control channel if bit sequences are retransmitted through a physical data channel in a wireless communication system in which a code division multiple access method is used.例文帳に追加

符号分割多元接続方式が用いられる無線通信システムにおいて、物理データチャネルを介してビット系列が再送された場合における物理制御チャネルの受信特性を向上させた無線通信装置及び物理制御チャネル受信方法を提供する。 - 特許庁

In a defective address data storing circuit, memory cells being electrically writable and erasable are arranged at rows and columns, plural word lines rw10-rw13 are connected to memory cells of each row respectively, while plural bit lines b10-b17 are connected to memory cells of each column respectively.例文帳に追加

不良アドレスデータ記憶回路において、電気的に書き込み及び消去可能なメモリセルを行と列に配置し、複数のワード線rwl０〜rwl３を各行のメモリセルにそれぞれ接続すると共に、複数のビット線bl０〜bl７を各列のメモリセルにそれぞれ接続する。 - 特許庁

A VFM-PP demodulation part 12 demodulates a code sequence which is binarized by an encoding part 11 and made into inverse NRZI (Non Return to Zero Inverted) at need according to the first inversion table to generate a data stream and outputs it to a DSV control bit taking out part 13.例文帳に追加

ＶＦＭ−ＰＰ復調部１２は、符号列化部１１によって２値化され、必要に応じて逆ＮＲＺＩ化された符号列を、第１の逆変換テーブルに従って復調して、データ列を生成し、ＤＳＶ制御ビット取出し部１３に出力する。 - 特許庁

In the image forming apparatus placed with a plurality of attachment parts connected to a body part, a plurality of bit map images imitating forms of the whole of the combined body part and attachment parts are stored as display data for each of a plurality of configuration patterns into a memory.例文帳に追加

本体部に対して複数の付属部を連結して設置される画像形成装置において、複数通りある構成パターンごとに本体部と付属部とを合わせた全体の形態を模した複数のビットマップ画像を表示データとしてメモリに格納しておく。 - 特許庁

The connection control circuit 100 sets an interlock signal CE controlling a gate for connecting electrically a pair of bit line to a pair of data input/ output line to a H level or a L level in accordance with a sense amplifier activating signal ϕN and a column bank address and ϕCB.例文帳に追加

接続制御回路１００は、センスアンプ活性化信号φＮとコラムバンクアドレスφＣＢとに応じて、ビット線対とデータ入出力線対とを電気的に接続するためのゲートを制御するインターロック信号ＣＥをＨまたはＬレベルに設定する。 - 特許庁

In another multifunction machine, the screen description section 51 of the display print data read from the external storage medium is rasterized to generate and display a bit map image of the operation screen 60, and the function of the operation screen is reproduced from the information of the function description section 52.例文帳に追加

別の複合機では、外部記憶媒体から読み込んだ表示用印刷データの画面記述部５１をラスタライズして操作画面６０のビットマップ画像を生成して表示すると共に、機能記述部５２の情報からその操作画面の機能を再現する。 - 特許庁

A frequency calculation part 14 calculates a clock frequency from a remaining data amount remaining in a bit stream memory 10, while a clock-power source voltage control unit 16 sets a clock of the frequency and power source voltage corresponding to the frequency and drives an entropy decode part 11.例文帳に追加

周波数計算部１４は、ビットストリームメモリ１０に残っているデータの残量から、クロック周波数を計算し、クロック・電源電圧制御部１６がその周波数のクロックと、その周波数に対応する電源電圧を設定して、エントロピーデコード部１１を駆動する。 - 特許庁

A mobile terminal 3 includes a data processing part 22, which measures the standard deviation of Eb/I0, i.e., a ratio between signal power Eb set per bit at the receiving side and interference power I0 set per Hz and changes the control width of transmission power, in response to the measured standard deviation.例文帳に追加

、移動端末２に、受信側の１ビット当たりの信号電力Ｅｂと１Ｈｚ当たりの干渉電力Ｉ０との比であるＥｂ／Ｉ０の標準偏差を測定しそれに基づき送信電力制御の制御幅を変更させるデータ処理部２２を設ける。 - 特許庁

In the FIFO system buffer device 161 of different input and output transfer bit numbers, a controller 310 jumps input and output pointers according to given conditions after data transfer of a given unit (for example, sector unit) to a buffer memory part 300.例文帳に追加

入出力転送ビット数の異なるＦＩＦＯ方式のバッファ装置１６１において、コントローラ３１０は、バッファメモリ部３００に対する所定単位（例えばセクタ単位）のデータ転送終了後に、入出力ポインタを所定の条件に従ってジャンプさせる。 - 特許庁

A receiver performs decrypting or demodulation, in response to the priority in each reception stream, successively repeats processing to cancel the result from the inputted reception streams so as to acquire the bit series of the respective groups, and then reproduces the original data series.例文帳に追加

受信機側では、各受信ストリームにおいて、優先度に応じた復号化又は復調処理を行ない、その結果を入力した受信ストリームからキャンセルする処理を順次繰り返すことで各グループのビット系列を獲得し、元のデータ系列を再現する。 - 特許庁

A timing control circuit controls the timing for reading out the data from the memory, the timing for outputting a packet from the packet processing circuit, and the timing for outputting a packet affixed with a parity bit from the parity processing circuit depending on the transmission rate of the transmission line.例文帳に追加

この時、タイミング制御回路により、伝送路の伝送レートに応じて、メモリからデータを読み出すタイミング、パケット処理回路からパケットを出力するタイミング、および、パリティ処理回路からパリティビットが付加されたパケットを出力するタイミングが制御される。 - 特許庁

To provide a disk storage which is high in detection probability as a sink mark in a disk drive to which a vertical magnetic recording system is applied and which records the second sink mark exerting no influence on a reproduction bit error rate in an adjacent data region.例文帳に追加

垂直磁気記録方式を適用するディスクドライブにおいて、シンクマークとしての検出確率が高く、かつ隣接するデータ領域での再生ビット誤り率には影響を及ぼさない第２のシンクマークを記録するディスク記憶装置を提供することにある。 - 特許庁

The statistic multiplex controller 5 calculates a tentative bit rates TRi according to an expression TRi=M/(K+A/ Di), where Di is coding difficulty of the program data Si and M, K, A are constants, and decides a coding rates Ri on the basis of the tentative coding rates TRi.例文帳に追加

統計多重制御装置５は、番組データＳ_iの符号化難易度Ｄ_iおよび定数Ｍ，Ｋ，Ａに基づいて、ＴＲ_i＝Ｍ／（Ｋ＋Ａ／Ｄ_i）という式により暫定ビットレートＴＲ_iを算出し、その暫定符号レートＴＲ_iに基づいて符号レートＲ_iを定める。 - 特許庁

At node optical devices 2 and 3, only IP data from CWDH couplers 21 and 31 are processed in wavelength separation for the present, and transmitted to giga-bit Ether-switches 22 and 32 to be multiplexed in low-density wavelength again, and transmitted to subscriber gate terminals 4 and 5 from CWDH couplers 23 and 33.例文帳に追加

ノード光装置２，３ではＣＷＤＭカプラ２１，３１からのＩＰデータのみ一旦、波長分離を行い、ギガビットイーサスイッチ２２，３２に伝送して、再度、低密度波長多重し、ＣＷＤＭカプラ２３，３３から加入者ゲート端末４，５へ伝送する。 - 特許庁

A bit scanning circuit determines whether the number of memory cells determined to reach a predetermined threshold voltage among a plurality of memory cells which are simultaneously read reaches or exceeds a predetermined number based upon readout data of the verifying readout operation held by a sense amplifier circuit.例文帳に追加

ビットスキャン回路は、ベリファイ読み出し動作のセンスアンプ回路に保持された読み出しデータに基づいて、同時に読み出された複数のメモリセルのうち、所定の閾値電圧に達したと判定されるメモリセルの数が所定数以上となったか否かを判定する。 - 特許庁

A remote part 5 makes the respective bits of a first digital data signal correspond to a plurality of blocks time sequentially formed between synchronizing signals and in accordance with the presence/absence of such synchronizing signals and bit signals, a first high frequency signal is modulated and transmitted to the outside.例文帳に追加

リモート部５は、同期信号間に時系列的に形成した複数区間に対して第１のデジタルデータ信号の各ビットを対応させ、それら同期信号及びビット信号の有無によって第１の高周波信号を変調して外部へ伝送する。 - 特許庁

At the time of read, the reference voltage generator 62 outputs voltage in which voltage of half of resistance variation by data scheduled at the time of design is added to this average value, a discriminator 61 compares this value with a bit line potential read via transistors 58, 59.例文帳に追加

読み出し時には、参照電圧発生器６２はこの平均値に設計時に予定されるデータによる抵抗変化分の半分の電圧を加えた電圧を出力し、判別器61は、この値とトランジスタ58、59を介して読み出されたビット線電位と比較する。 - 特許庁

The output part 7 makes the respective bits of a second digital data signal correspond to a plurality of blocks time sequentially formed synchronously with the transmitted synchronizing signals and in accordance with the presence/absence of such bit signals, a second high frequency signal is modulated and transmitted to the outside.例文帳に追加

出力部７は、伝送された上記同期信号に同期させて時系列的に形成した複数区間に対して第２のデジタルデータ信号の各ビットを対応させ、そのビット信号の有無によって第２の高周波信号を変調して外部へ伝送する。 - 特許庁

Light returning from the ray path 1 is received by a light receiver 17 and output signals therefrom are sampled by an A/D converter 18 at a sampling period equal to a fraction of the bit period of the code sequence before being converted into light receiving data Da-Dd.例文帳に追加

光線路１から戻ってくる光は受光器１７で受光され、その出力信号が、Ａ／Ｄ変換器１８によって前記符号列のビット周期の複数分の１のサンプリング周期でサンプリングされて受光データＤａ〜Ｄｄに変換される。 - 特許庁

A memory circuit includes an address designation circuit for receiving the addresses of an array, a row decoder, a column decoder and a data bit, a control logic for receiving a command and transmitting a control signal to a memory system block, and a detecting and writing driver circuit connected to a selected column.例文帳に追加

メモリ回路は、アレイ、行デコーダ、列デコーダ、データビットのアドレスを受信するためのアドレス指定回路、コマンドを受信し制御信号をメモリシステムブロックに送信する制御ロジック、ならびに選択された列に結合された検知および書込みドライバ回路を含む。 - 特許庁

The method of encoding haptic information on images includes: generating haptic information; generating encoding target data by using the haptic information and header information associated with the haptic information; and generating an encoded image by encoding the encoding target data by using the least significant bit (LSB) of byte data of each of original image pixels.例文帳に追加

本発明に係るイメージに触覚情報を符号化する方法は、触覚情報を生成するステップ；前記触覚情報および前記触覚情報と関連するヘッダ情報を用いて符号化対象データを生成するステップ；および原本イメージピクセルそれぞれのバイトデータの最下位ビット（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ：ＬＳＢ）を用いて前記符号化対象データを符号化し、符号化されたイメージを生成するステップとを含む。 - 特許庁

An image processing method which decodes progressive JPEG bit streams has a step of dividing code sequences included in the bit streams into blocks that are composed of DC coefficients and AC coefficients, and variable-length-decoding the DC coefficients, and a step of variable-length-decoding the AC coefficients using the decoded DC coefficients and generating high resolution display image data.例文帳に追加

本発明に係る画像処理方法は、プログレッシブＪＰＥＧビットストリームを復号するための画像処理方法であって、前記ビットストリームに含まれる符号列を、ＤＣ係数とＡＣ係数とからなるブロックとして、最初に、前記ＤＣ係数を可変長復号するステップと、それ以降に、前記復号したＤＣ係数を用いて、前記ＡＣ係数を可変長復号して、高解像度の表示用画像データを生成するステップと、を有することを特徴とする。 - 特許庁