「Bit data」に関連した英語例文の一覧と使い方(125ページ目) - Weblio英語例文検索

The method includes steps of: performing free charge on a selected bit line, sequentially applying a pass voltage to all word lines, changing the pass voltage applied to a word line selected among the word lines to a read voltage and applying the read voltage, and reading data of the selected memory cell connected to the selected word line.例文帳に追加

選択されたビットラインをフリーチャージする段階と、すべてのワードラインに順次パス電圧を印加する段階と、前記ワードラインのうち、選択されたワードラインに印加された前記パス電圧を読出電圧に変更して印加する段階と、前記選択されたワードラインと接続された選択されたメモリセルのデータを読み出す段階と、を含む。 - 特許庁

To provide a device for embedding information into a sound signal that can increase the amount of information to be embedded and precision of extraction by improving the probability to embed data and also eliminate bit inversion even if a slight shift is caused by improving precision of shift correction.例文帳に追加

データを埋め込むことができる確率を高め、埋め込み可能な情報量と抽出時の精度を増大させるとともに、位置ずれ補正の精度を向上させ、多少の位置ずれが発生してもビット反転を発生させないことが可能な音響信号に対する情報の埋め込み装置を提供する。 - 特許庁

To provide a constant amplitude binary quadrature modulation and demodulation apparatus with which power consumption of a system is small, an inexpensive power amplifier can be produced, resistance to interference is secured, data can be transmitted in a bulk transmission rate or a variable transmission rate, and an error can be corrected by using a parity bit in modulation.例文帳に追加

システムの消費電力が低く、安価な電力増幅器を製造することが可能で、干渉に対する耐性を確保し、大容量の伝送レートや可変伝送レートでデータを伝送することが可能で、変調時にパリティビットを用いてエラーを訂正できる定振幅２進直交変調及び復調装置を提供する。 - 特許庁

The memory controller 200 includes a rectangular area specification register 210 for specifying a rectangular area in a display area, an address generation circuit 220 for generating an address of a memory corresponding to the position of each pixel in the rectangular area, a color specification register 230 for specifying specific pixel data, and a bit block transfer control register 240.例文帳に追加

メモリコントローラ２００は、表示領域内に矩形領域を指定するための矩形領域指定レジスタ２１０と、矩形領域内の各画素の位置に対応するメモリのアドレスを生成するアドレス生成回路２２０と、指定画素データが指定される色指定レジスタ２３０と、ビットブロック転送制御レジスタ２４０とを含む。 - 特許庁

The CPU 11 determines the reset of the node 10b when a high impedance condition generated in the terminal 12 accompanied by the reset of the node 10b is recognized for 50 ms via the resistance 10f and the bit line 10e, and conducts synchronization processing required for the transmission and reception of parallel data to the node 10b.例文帳に追加

ＣＰＵ１１は、ノード１０ｂのリセットに伴いビジー端子１２に生ずるハイインピーダンス状態をプルアップ抵抗１０ｆ及びＨＳビットライン１０ｅを介し５０ｍｓの間認識したときノード１０ｂのリセットと判定し、ノード１０ｂとの間のパラレルデータの送受信に必要な同期化処理を行う。 - 特許庁

To provide a programming device of a programmable logic controller for executing a sequence program by allocating it to a plurality of tasks whose start cycles are different, which has a function of detecting that the writing of bit data is generated from those tasks whose cycles are different to the same address, and informing a program preparer of the result.例文帳に追加

シーケンスプログラムを起動周期の異なる複数のタスクに割り付けて実行するプログラマブル・ロジック・コントローラにおいて、周期の異なるタスクから同一のアドレスに対して、ビットデータの書き込みが発生することを検出し、プログラム作成者に通知する機能を有するプログラマブル・ロジック・コントローラのプログラミング装置を提供する。 - 特許庁

To obtain an NROM type memory array of such a structure as adjacent memory units MU share a diffusion bit line interposed between in which generation of a through current path is blocked at the time of reading or writing data simultaneously from or into two memory transistor cells.例文帳に追加

隣接するメモリユニットＭＵがその間にある拡散ビット線を共有する構成であるＮＲＯＭ型メモリアレイにおいて、２個のメモリトランジスタセルを同時に読み出すあるいは書込む場合に貫通電流パスが生じるため本発明は、かかる貫通電流パスの生成を阻止するＮＲＯＭ型メモリアレイを提供することを目的とする。 - 特許庁

The antialiasing circuit 250 extracts a plurality of image blocks including 16 or 4 pixels from inputted image data and outputs a bit string of 32 bits expressing a pixel value with each the image block as one pixel based on a pixel value of the pixel included in each the extracted image block.例文帳に追加

アンチエイリアス回路２５０は、入力された画像データから１６個又は４個の画素を含む複数の画像ブロックを抽出して、抽出した各々の画像ブロックに含まれる画素の画素値に基づいて、各々の画像ブロックを１画素としたときの画素値を表す３２ビットのビット列を出力する。 - 特許庁

The monitor 20 receives the first packets and the second packet, stores them in a first input buffer 22, specifies the second packet by reading the packet from the first input buffer 22 at the set bit rate and detecting the data length, and matches its own V sync timing with the read timing of the second packet.例文帳に追加

モニタ２０は、第１パケット及び第２パケットを受信して第１入力バッファ２２に蓄積するとともに、当該第１入力バッファ２２から設定されたビットレートでパケットを読み出してデータ長を検出することによって、第２パケットを特定し、自身のＶシンクタイミングを、その第２パケットの読み出しタイミングに一致させる。 - 特許庁

When the volume of music output from a music output part 3 decreases below a predetermined level, a music reproduction device 1 performs an arithmetic process while rounding off the lower bit portions LB1, LB2,... of data D1, D2,..., thus making the process load of the arithmetic process smaller than before.例文帳に追加

音楽再生装置１においては、音楽出力部３から出力される音楽の音量が所定レベル以下になったとき、データＤ１、Ｄ２、……の下位ビット部分ＬＢ１、ＬＢ２、……を切り捨てて演算処理するようにしたことにより、当該演算処理の処理負荷を従来よりも小さくすることができる。 - 特許庁

In switching bit streams, before the completion of refreshment after switching, an intra-slice is decoded as it is as usual, and with respect to a nonintra-slice, a reference image at the same position as that of the nonintra-slice is forcibly used as decoded data in referring a slice which has not yet been refreshed, by decoding the intra-slice after switching.例文帳に追加

ビットストリームの切り替え時において、切り替え後のリフレッシュが完了するまでは、イントラスライスはそのまま通常通り復号化し、ノンイントラスライスは切り替え後のイントラスライスの復号化によるリフレッシュが行われていないスライスを参照する際に、強制的に同じ位置の参照画像を復号化データとする。 - 特許庁

Further, the facsimile equipment includes a reception system discrimination part for discriminating a reception system from a call signal outputted from a transmission side, a printing mark adding part for adding the bit map image data of a mark expressing the reception system discriminated by the reception system discrimination part to a received image and a printer part for printing out the received image.例文帳に追加

更に、発信側からの呼び出し信号から受信方式を判別する受信方式判別部と、該受信方式判別部によって判別された受信方式を表わすマークのビットマップイメージのデータを受信画像に付加する印字マーク付加部と、受信画像を印字するプリンタ部とを有する。 - 特許庁

The print system capable of adding character information conveniently is constituted by providing the printer receiving character input information, by e-mail, from a mobile terminal having an e-mail transmitting means with a means for combining the bit map data of an image with the received character information, and its layout selecting means.例文帳に追加

電子メールの送信手段を有する移動体端末からの文字入力情報を、電子メールを受信処理するようにした印刷装置が画像のビットマップデータに受信した文字情報を組み合わせる手段とそのレイアウト選択手段とを備えることによって簡便に文字情報を追加できる印刷システムを構成した。 - 特許庁

Then, data is separated accurately and taken out by controlling respectively amplitude of playback signals read out from Nr pieces of playback heads of gain controllers 31, 32 and filter coefficients of adaptive equalization controllers 33, 34 based on output signals in which bit synchronization is performed and its detected result.例文帳に追加

そして、ビット同期がとられた出力信号とその検出結果とに基づいて利得制御器３１，３２のＮ_ｒ個の再生ヘッドから読み出された再生信号の振幅と適応等化制御器３３，３４のフィルタのフィルタ係数とをそれぞれ制御することにより、データを精度よく分離して取り出す。 - 特許庁

When those information becomes coincident, the high speed printing processing is performed using the conserved bit map printing data.例文帳に追加

本発明の画像形成装置は、印刷ジョブ情報と、そのジョブの変換されたビットマップ印刷データを保存し、新規の印刷要求のジョブ情報と保存されているジョブ情報のうち印刷後の処理に関する項目を除いた情報を比較し、それらの情報が一致した際には、保存されているビットマップ印刷データを使って高速印刷処理を行う。 - 特許庁

The photonic switching matrix includes a demultiplexer having n-sets of outputs through which wavelength selectors and converters are connected to n-sets of inputs of couplers via n-sets of wavelength converters in order to increase a bit rate of wavelength division multiplexed optical data switched in the photonic switching matrix while maintaining a high bandwidth.例文帳に追加

高帯域幅を維持しながら、フォトニックスイッチングマトリックス中でスイッチされる波長分割多重化光データのビットレートを増加させるために、波長セレクタおよび変換器が、ｎ個の波長変換器を介してカプラのｎ個の入力にそれぞれ接続されるｎ個の出力を有するデマルチプレクサを含む。 - 特許庁

A framing error detecting part 22 of a receiver 20 receives the measuring data D1, detects the occurrence of a framing error for each measuring point and generates framing error detection information about the framing error that occurs when communication speeds do not coincide between the transmitting side and the receiving side so that the stop bit can not be normally detected.例文帳に追加

受信装置２０のフレーミングエラー検出部２２は、送信側と受信側の通信速度が不一致で、ストップビットの正常検出ができないときに発生するフレーミングエラーに対し、測定用データＤ１を受信して測定ポイント毎にフレーミングエラーの発生検出を行い、フレーミングエラー検出情報を生成する。 - 特許庁

The instruction processing device for successively executing the plurality of instructions of different lengths is equipped with: data buses 11-14 to transfer the instruction code of the maximum instruction length to the post stage at once; and a pointer control circuit 8 for adding a value to a pointer in accordance with an instruction length bit 6 added to the instruction code.例文帳に追加

複数の異なった長さの命令を順次実行する命令処理装置において、命令長が最大の命令コードを１度に後段に渡せるだけの数のデータバス１１〜１４と、命令コードに付加された命令長ビット６に応じてポインタに値を加算するポインタ制御回路８を備える。 - 特許庁

A clock frequency of the modulator is set to a value of constant multiples of a clock signal of an original signal which should be transmitted before modulation, bit length of input data is extended to the same magnification as that of the clock frequency inside the modulator, and a dummy signal with a different logic is mixed with "0" or "1" before the modulation to be transmitted.例文帳に追加

変調器のクロック周波数を変調前の伝送すべきオリジナル信号のクロック周波数の定数倍の値に設定し、変調器内部で入力データのビット長をクロック周波数と同じ倍率に拡張し、変調前の“０”あるいは“１”に対して論理の異なるダミー信号を混合させて送信する。 - 特許庁

A quantization scale calculation circuit 52 determines the quantization scale QS(2) of the second pass by selectively using a plurality of different operation expressions in accordance with index data inter AD outputted from a motion prediction/compensation circuit 43 on the basis of the quantization scale QS(1) and the bit rates RU(1), R(2), and instructs the determined result to the quantization circuit 33.例文帳に追加

量子化スケール算出回路５２は、量子化スケールＱＳ（１），ビット量Ｒ（１），Ｒ（２）を基に、動き予測・補償回路４３からの指標データｉｎｔｅｒＡＤに応じて異なる複数の演算式を選択的に用いて、２パス目の量子化スケールＱＳ（２）を決定し、これを量子化回路３３に指示する。 - 特許庁

The generation of the minute error in the data transmitting and receiving processing routine is determined according to whether the archive bit of a log file is raised or not every prescribed timing (step S410), and when the occurrence of the minute error is determined, and a mail for reporting the occurrent of error is automatically transmitted to a manager through the Internet (step S430).例文帳に追加

その一方で、所定のタイミングごとにデータ送受信処理ルーチンに軽微なエラーが発生したか否かをログファイルのアーカイブビットが立っているか否かで判定し（ステップＳ４１０）、軽微なエラーが発生したと判定されたときにはエラー発生を知らせるメールを管理者へインターネットを介して自動送信する（ステップＳ４３０）。 - 特許庁

The nonvolatile semiconductor memory includes memory cells MC11 to MCnm for storing an information based on change in a resistance value, and word lines WL1 to WLn and first bit lines BL1 to BLm which are connected to the memory cells MC11 to MCnm and activated when data of predetermined memory cell are read out and written in.例文帳に追加

不揮発性半導体記憶装置は、抵抗値の変化に基づき情報を記憶するメモリセルＭＣ１１〜ＭＣｎｍ、メモリセルＭＣ１１〜ＭＣｎｍに接続され且つ所定のメモリセルのデータの読み出し時及び書き込み時に活性化されるワード線ＷＬ１〜ＷＬｎ及び第１ビット線ＢＬ１〜ＢＬｍを有する。 - 特許庁

When four or more signals from OB pixel parts in which difference equal to or more than two levels is generated at 255 (8 bit) exist and such signals are generated for over read of five sheets of original preliminarily or in comparison with output signals from the OB pixel part read at first of a job, reread of data for shading compensation is judged to be necessary.例文帳に追加

予め又はジョブの最初に読み取ったＯＢ画素部からの出力信号と比較して、２５５（８ｂｉｔ）で2レベル以上の差が生じたＯＢ画素部からの信号が４箇所以上あり、しかも、５枚の原稿の読み取りにわたって生じた場合、シェーディング補正用のデータの再読み取りが必要と判断する。 - 特許庁

To realize the continuity of DSV control and the suppression of a DC component in a modulation device for encoding an input data word to be an information word while executing the DSV control, obtaining an LDPC code by a block unit as an organizational code and outputting a code word string having inspection bit information inserted into an information word string.例文帳に追加

ＤＳＶ制御を実行しながら入力データ語を情報語へ符号化し、ブロック単位でＬＤＰＣ符号を組織符号として求め、検査ビット情報を情報語列に挿入した符号語列を出力させる変調装置において、ＤＳＶ制御の連続性とＤＣ成分の抑圧を実現する。 - 特許庁

The encoding device includes a first ECC coder (235) adding parity of an error correction code by interleaving a data column to a plurality of blocks for each m(m≥2) bits, a parity coder (234) adding a parity bit for each plurality of bits, and a second ECC coder (220) performing second error correction encoding of linear encoding using repetition decoding.例文帳に追加

データ列を、ｍ（ｍ≧２）ビット毎に、複数ブロックにインターリーブし、誤り訂正符号のパリティを付加する第１のＥＣＣ符号器（２３５）と、複数のビット数毎に、パリティビットを付加するパリティ符号器（２３４）と、反復復号を使用する線形符号化の第２の誤り訂正符号化を行う第２のＥＣＣ符号器（２２０）とを設ける。 - 特許庁

The CCD camera 14 of this embodiment is provided to receive the light on a face perpendicular to the direction of an arrow Q which differs several degrees from the direction of the arrow P and outputs image data transformed to 8-bit luminance signal, for example, per pixel to the control section 18 depending on the intensity of the received light.例文帳に追加

本実施の形態のＣＣＤカメラ１４は、矢印Ｐの方向とは数度異なる矢印Ｑの方向に垂直な面で光を受光するように設けられており、受光した光の強度に応じて画素毎に例えば８ビットの輝度信号に変換した画像データを制御部１８に出力する。 - 特許庁

An 8 bit timer 11, a timer interrupting means 14 to impose an interruption to a program executed by a microcomputer for every time when the timer 11 counts 256 clock pulses, and a memorizing means 15 to memorize the number of interruptions by the interrupting means 14 in a RAM as data having 2 bites at its maximum are provided.例文帳に追加

８ビットのタイマ１１と、タイマ１１が２５６個のクロックパルスを計数する毎にマイクロコンピュータが実行するプログラムに割り込みをかけるタイマ割り込み手段１４と、割り込み手段１４による割り込みの回数を最大２バイトのデータとしてＲＡＭに記憶する割り込み回数記憶手段１５とを設ける。 - 特許庁

An N-bit up/down counter 1 counts a period of a PWM input 21 for generating a deviation value from the 50% of a duty as control command data 33, a determination signal having not less or not more than the 50% of the duty is generated by an underflow signal for outputting as an acceleration or deceleration command of the drive circuit of a brushless motor.例文帳に追加

ＰＷＭ入力２１の周期をＮビットアップダウンカウンタ１でカウントしてデューティが５０％からの偏差値を制御指令データ３３として生成し、アンダーフロー信号によりデューティが５０％以上か以下かの判定信号を生成し、ブラシレスモータの駆動回路の加速指令または減速指令として出力する。 - 特許庁

In each memory cell unit, a memory cell array consisting of a series connection in the array direction of a predetermined number of memory cell transistors MC capable of electrical writing and erasure of data has one end connected with a bit line BL through a first select gate transistor and the other end connected with a source line SL through a second select gate transistor SGS.例文帳に追加

各メモリセルユニットは、電気的なデータの書き込みおよび消去が可能な所定個のメモリセルトランジスタＭＣを列方向に直列に接続したメモリセル列の、その一端が第１の選択ゲートトランジスタを介してビット線ＢＬに接続され、他端が第２の選択ゲートトランジスタＳＧＳを介してソース線ＳＬに接続されている。 - 特許庁

When a reissued, new IC card 22' is loaded to the user terminal 21, an N-bit tentative IC card authentication tag C stored in advance in the IC card 22' is added to the low-order bits of the tentative terminal authentication tag B in the IC card 22' to generate data D', which are encrypted and sent to the authentication server 11.例文帳に追加

再発行された新たなＩＣカード２２′が利用端末２１に装填されると、ＩＣカード２２′において、仮端末認証子Ｂの下位に、予めＩＣカード２２′に保持されているＮビットの仮ＩＣカード認証子Ｃが付加されてデータＤ′が生成され、暗号化されて認証用サーバ１１に送信される。 - 特許庁

To improve the inductance precision of an inductor formed in a bias circuit, further, to easily control inductance value and to suppress stray capacitance to a minimum, in a wiring board suitable for semiconductor laser module, with which the data of large capacity can be communicated at a high speed by increasing a bit rate.例文帳に追加

ビットレートを増大させて高速に大容量のデータを通信できる半導体レーザモジュール用として好適な配線基板であり、またバイアス回路に形成されるインダクタのインダクタンス精度が向上し、さらにインダクタンス値を容易に調整でき、かつ浮遊容量を最小限にし得るものとすること。 - 特許庁

When a specific pattern detecting means 113 detects a specific pattern contained in a modulated code from a bit string inputted via the transmission path 104, a modulation code recognizing means 117 generates a demodulated data strobe signal 119 with a phase of the modulated code containing the specific pattern as reference.例文帳に追加

特定パターン検出手段１１３により伝送路１０４を経て入力されたビット列から変調コードに含まれる特定パターンが検出されると、変調コード認識手段１１７はその特定パターンを含む変調コードの位相を基準にして復調データストローブ信号１１９を生成する。 - 特許庁

When the bit data converter 313 determines that there is the second pixel to be projected next to the first pixel, the converter controls the drive current to be imparted to the LDs 361, 362 on projecting a specified pixel being the first pixel projected prior to the second pixel so sa to be equal to the threshold current.例文帳に追加

そして、ビットデータ変換器３１３は、第１の画素の次に投影される第２の画素があると判定したときに、その第２の画素の１つ前に投影される第１の画素である特定画素を投影するときにおけるＬＤ３６１，３６２に付与する駆動電流が閾値電流となるように制御する。 - 特許庁

A logical block constituted by integrating a plurality of unit information carriers as the minimum unit in the case of decoding the bit data from the digital information carrier can be configured and at least one of components of the logical block is replaced with the adjoining unit information carrier to be able to configure a new block.例文帳に追加

デジタル情報坦体からビットデータを復号化する際の最小単位である単位情報坦体が複数統合されてなる論理ブロックの構成を可能とし、当該論理ブロックの構成要素の少なくとも一つは、隣接する前記単位情報坦体と置換して新たな論理ブロックの構成を可能とした。 - 特許庁

In an infrared communication receiver 1, an error detecting section 20 in a receiving section 2 detects a DC component of the 1-bit data train which it received as a PDM signal through an integration circuit and compares the detected DC component with the reference voltage by a comparator circuit and then outputs a signal according to the comparison result.例文帳に追加

赤外線通信受信機１において、受信部２が備えるエラー検出部２０は、ＰＤＭ信号として受信した１ｂｉｔデータ列を積分回路を通して直流成分を検出し、検出した直流成分をコンパレータ回路で基準電圧と比較し、比較の大小結果に応じた信号を出力する。 - 特許庁

When a modulation mode is QPSK modulation, a mapping part 121 selects one of four signal points on the IQ plane in accordance with a 2-bit data, and outputs information related to the I components and Q components of the selected signal point to a QPSK/ASK modulated signal forming part 122.例文帳に追加

マッピング部１２１は、変調モードがＱＰＳＫ変調の場合、２ビットのデータに応じて、ＩＱ平面上の４つの信号点のうちいずれか１点を選択し、選択した信号点のＩ成分およびＱ成分に関する情報をＱＰＳＫ／ＡＳＫ変調信号形成部１２２に出力する。 - 特許庁

The character element pieces of bit map font data of an inputted external character are compared with those of existing external characters to mechanically judge the identity of the characters in accordance with a preliminarily given coincidence rate, and processing of conversion into an outline font is performed to register it as a new external character only when it is judged to b identical.例文帳に追加

入力された外字文字のビットマップフォントデータの文字素片と、既に存在する外字文字のそれとを比較し、予め与えられた一致率に従って文字の同一性を機械的に判断し、同一と判断された場合にのみアウトラインフォントへ変換する処理を行い、新規の外字文字として登録する。 - 特許庁

In the distribution system 100, a controller 2 controls each of relay apparatuses 3, so that the number of pixels in a video image relating to distribution data S transmitted from a distribution server 1 is converted into the number of pixels corresponding to the number of display pixels of a monitor of each terminal 4, so that a bit rate can be adjusted.例文帳に追加

本発明の実施形態に係る配信システム１００は、コントローラ２が各中継装置３を制御することによって、配信サーバ１から送信された配信データＳに係る映像の画素数を各端末４のモニタの表示画素数に対応した画素数に変換することによりビットレートを調整することができる。 - 特許庁

When shmoo plot measurement, function data log measurement and fail bit map measurement are performed, part of a command included in a device test program, which is to be transferred to the thermostatic bath part 20 or tester part 20, is skipped (not transferred) according to the information stored in a shmoo condition table storage part 13 (or a structure corresponding thereto).例文帳に追加

但し、シュムプロット測定、ファンクションデータログ測定、及びフェイルビットマップ測定を行う場合には、シュム条件テーブル記憶部１３（又はこれに相応する構成）に記憶された情報に応じて、デバイステストプログラムに含まれ、恒温槽部２０又はテスタ部３０に転送する命令の一部をスキップする（転送しない）。 - 特許庁

A control circuit in a transmitter encrypts a rolling code based on a key code particular to a vehicle, generates a variable encrypted rolling code by adding additional data whose bit length is changed every transmission to the encrypted rolling code, and generates a transmitted code by encrypting an ID code using the variable encrypted rolling code.例文帳に追加

送信機側の制御回路は、ローリングコードを車両固有のキーコードに基づいて暗号化し、この暗号化したローリングコードに対し送信毎にビット長が変更される付加データを付加することで可変暗号化ローリングコードを生成し、この可変暗号化ローリングコードを用いてＩＤコードを暗号化して送信コードを生成する。 - 特許庁

To improve the taste of a game when a role having a possibility to win in two or more winning lines internally wins, by defining positions enabling a win in respective winning lines as objects of a slip control at high priority without promoting to increase a memory size of a bit data storage area.例文帳に追加

２以上の入賞ラインでの入賞が可能となる役が内部当選した場合に、ビットデータ保存領域等のメモリ量の増大を助長することなく、それぞれの入賞ラインでの入賞を可能とする位置を最優先に滑り制御の対象とすることで、遊技の趣向性を向上する。 - 特許庁

In one set of memory cell M, first and second switching elements Tr1, Tr2 are arranged respectively at both sides of a capacitor contact 111 connected to a capacitor for accumulating data in an active region 102 so as to pinch the capacity contact 111 while first and second bit line contacts are arranged at the outside of both switching elements.例文帳に追加

１つのメモリセルＭは、活性領域１０２内においてデータ蓄積用の容量に接続されるキャパシタコンタクト１１１を挟んで、その両側にそれぞれ第１及び第２のスイッチング素子Ｔｒ１，Ｔｒ２が配設され、その両外側に第１及び第２のビット線コンタクト１２１，１２２が配設される。 - 特許庁

An instruction code is transferred to the semiconductor core 4 specified by referring to an additional bit that specifies the semiconductor core added to the instruction code as it is and the instruction code is transferred to the semiconductor core 5 which is not specified by replacing the instruction code with the one which does not effect an operation of the semiconductor core 5 in a data converting part 28.例文帳に追加

データ変換部２８で命令コードに付加された半導体コアを指定する付加ビットを参照して指定された半導体コア４に対しては命令コードをそのまま転送し、指定されていない半導体コア５に対してはその半導体コア５の動作に影響を与えない命令コードに置き換えて転送する。 - 特許庁

On the display part where the duplication phenomenon is generated, a brightness value is increased by performing color data addition wherein a main color is bit-shifted in RGB three primary colors, or otherwise information amount is increased by increasing the density of a waveform display color by performing color addition display with another color other than the main color, thereby to improve visibility.例文帳に追加

重複現象が発生した表示部においては、ＲＧＢ３原色の内、主力色をビットシフトした色データ加算によって輝度値を増加するか、主力色以外の他の色で加色表示する事により波形表示色の濃淡を増加して情報量を増やすことにより視認性を向上させる。 - 特許庁

A pixel region having a luminance value within a predetermined range, included in an image imaged under the full angle-of-view imaging mode is specified and after the specification, the specified pixel region is used for imaging temporally continuously under the partial image imaging mode, thereby restoring the imaged image to information constituted of bit data from a luminance change in the imaged pixel region.例文帳に追加

そして、全画角撮像モードで撮像された画像に含まれる、所定範囲の輝度値を有する画素領域を特定し、この特定の後、特定された画素領域について、部分画像撮像モード時間的に連続して撮像させ、この撮像された画素領域の輝度変化からビットデータからなる情報に復元する。 - 特許庁