「Bit data」に関連した英語例文の一覧と使い方(122ページ目) - Weblio英語例文検索

To provide an image processing arithmetic circuit capable of processing an image at high speed by using a look-up table stored in a memory, and also reducing the number of signal terminals to perform access to the memory even in the case of the large bit width of output data from the look-up table.例文帳に追加

メモリに記憶されたルックアップテーブルを用いて画像処理を高速化できると共に、ルックアップテーブルからの出力データのビット幅が多い場合でも、メモリにアクセスするための信号端子数をより少なくすることができる画像処理用演算回路を提供する。 - 特許庁

A data reproducer is provided with circuits 24, 26 and 28 which correct the times of cross points between the read and slice signals and a circuit 20 which produces a gray bit that shows a time cell including an uncorrected cross point and another time cell adjacent to the correcting direction of the uncorrected cross point.例文帳に追加

リード信号とスライス信号の交差点の時刻を補正する回路２４，２６，２８と、補正前の交差点が含まれるタイム・セルとこのタイム・セルの交差点の補正方向に隣接するタイム・セルとを示すグレイ・ビットを生成する回路２０とを備えてデータ再生装置を構成する。 - 特許庁

According to the method and apparatus, a section number of section data received and stored by a receiver is not directly compared to a next received section number, and by using a mask generated based on the accumulated number of the received bit numbers, filtering is performed such that the time for performing filtering is reduced.例文帳に追加

これにより、既に受信器に受信されて保存されたセクションデータのセクション番号を、その次に受信されるセクション番号と直接比較せず、受信されたビット値の累積値を利用して生成されたマスクを利用してフィルタリングを行うことによって、フィルタリング処理時間を短くする。 - 特許庁

Since the restriction value and the measurement start value can be set without losing the address space or the bit space, control of each watchdog timer can be executed without reducing decoding speed of an address or multiplexer speed of data even in a system incorporating many watchdog timers.例文帳に追加

本発明によれば、アドレス空間やビット空間をロスすることなく、制限値と計測開始値を設定できるため、数多くのウォッチドックタイマが内蔵されているシステムであっても、アドレスのデコード速度やデータのマルチプレクサの速度を下げることなく各ウォッチドックタイマの制御を行える。 - 特許庁

A synchronization adjustment selection section 5 sequentially selects a synchronization adjustment object channel in time division from channels 1-n, informs a decode display control section 4 about the result of selection, detects an outputs an SCR and a PTS of the selected synchronization adjustment object channel from received bit stream data A1-1 to A1-n.例文帳に追加

同期調整選択部５は、時分割でチャネル１〜ｎから同期調整対象チャネルを順次選択してデコード・表示制御部４へ通知し、入力されるビットストリームデータＡ１−１〜ｎからその選択した同期調整対象チャネルのＳＣＲとＰＴＳを検出して出力する。 - 特許庁

The present invention calculates a characteristic curve indicating the strength of the deblocking filter using a data amount Bit rate per unit time as a variable from difficulty Mad of intra coding and difficulty Sad of inter coding and calculates the strength y (α,β) of the blocking filter from the characteristic curve.例文帳に追加

本発明は、イントラ符号化の困難度Ｍａｄとインター符号化の困難度Ｓａｄとから、単位時間当りのデータ量Ｂｉｔ ｒａｔｅを変数にしてデブロッキングフィルタの強度を示す特性曲線を計算し、この特性曲線からデブロッキングフィルタの強度ｙ（α、β）を計算する。 - 特許庁

The digital information carrier is used comprising a plurality of image objects as components including a cluster information carrier composed of two or more image objects, wherein a bit data are associated with the relative relation of the two or more image objects of the components.例文帳に追加

複数の画像オブジェクトを構成要素として備え、２個以上の画像オブジェクトによって構成されるクラスター情報坦体を含み、構成要素となる当該２個以上の画像オブジェクトの相対的関係にビットデータが対応付けられてなるデジタル情報坦体を用いた。 - 特許庁

Since a servo mark detecting circuit 23 and a gray code decoding circuit 24 perform processing such as detecting a servo mark from a servo signal RD converted to a digital signal, even if intervals (bit interval) of data inputted to both circuits are narrowed, the servo mark or the like are detected surely.例文帳に追加

サーボマーク検出回路２３とグレイコード復号回路２４は、ディジタル信号に変換されたサーボ信号ＲＤからサーボマーク検出等の処理を行うので、両回路に入力されるデータの間隔（ビット間隔）を狭くしても、確実にサーボマーク等の検出を行う。 - 特許庁

A difference signal between an input signal and a delay signal resulting from delaying the input signal by one bit or less of data is amplified by differential amplification circuits 2A, 2B, and 2C, and outputs of differential amplification circuits 2A, 2B, and 2C are input to hysteresis comparison circuits 3A, 3B, and 3C respectively and are compared with a threshold.例文帳に追加

入力信号と該入力信号をデータの１ビット以下だけ遅延した遅延信号との差信号を差動増幅回路２Ａ，２Ｂ，２Ｃで増幅し、該差動増幅回路２Ａ，２Ｂ，２Ｃの出力をそれぞれヒステリシス比較回路３Ａ，３Ｂ，３Ｃに入力し、しきい値と比較する。 - 特許庁

A picture discrimination section 113 discriminates a B picture B1 converted into an I picture at re-coding among B pictures of moving picture data 401 with a transmission rate of 60 frames/second and a control section 11 uses an exclusive calculation expression to provide a little too many bit distribution values to the B picture B1.例文帳に追加

６０フレーム／秒の動画像データ４０１のＢピクチャのうち、再符号化時にＩピクチャに変換されるＢピクチャＢ１をピクチャ判定部１１３が判定し、当該ＢピクチャＢ１に対しては、制御部１１は専用の計算式を用いて求め多めのビット配分値を与える。 - 特許庁

A transmission terminal 51 generates a unit carrier wave D7 obtained by connecting a certain number of periods of a carrier wave and arranging the unit carrier wave D7 in arrangement patterns differing at every transmission terminal 51 to generate a unit carrier row signal D8 shorter than one bit of the digital transmission data D1.例文帳に追加

本発明では、送信端末５１が、キャリア波を一定複数周期連ねてなる単位キャリア波Ｄ７を生成し、その単位キャリア波Ｄ７を送信端末５１毎に異なる配列パターンに並べて、デジタル伝送データＤ１の１ビットより短い単位キャリア波列信号Ｄ８を生成する。 - 特許庁

A bit line corresponding to a selected memory cell is connected between write current control line of both sides of the corresponding memory block by turning on transistor switches 102, 103 in response to activation of a column selection line CSL shared between memory blocks, and a data write current flows.例文帳に追加

メモリブロック間で共有されるコラム選択線ＣＳＬの活性化に応答してトランジスタスイッチ１０２，１０３がオンすることによって、選択メモリセルに対応するビット線は、対応のメモリブロックの両側の書込電流制御線の間に接続されて、データ書込電流が流される。 - 特許庁

During reading, a word line is activated by applying a voltage which is proportional to the potential on all crossing bit lines corresponding to the voltage, and data stored in the cells connected to this active word line are determined by detecting electric charge values of the cells in a detection means.例文帳に追加

読み取り中にはワード・ラインが電圧を与えることでアクティブ化され、この電圧は電圧に対応する全ての交差ビット・ライン上の電位に比例し、このアクティブ・ワード・ラインに接続されたセル内に格納されたデータは、そのセルの電荷値を検出装置で検出して決定される。 - 特許庁

Thus, since it is not required to designate a bit location when an optional block is read from the flash ROM 3 and a JPEG expansion block 18 needs no DC value at the head of the other block at its expansion, the image processing apparatus can decode the compressed data of a block singly in the block.例文帳に追加

従って、フラッシュＲＯＭ３０から任意のブロックを読み出す際にビット位置を指定する必要がなく、また、JPEG伸張ブロック１８での伸張時に他のブロックの先頭の直流値を必要としないため、ブロック単独でそのブロックの圧縮データを復号することができる。 - 特許庁

In the state of using a first transmission service, the reproduction speed of the streaming data is suppressed to a bit rate lower than the transmission speed of the first transmission service in the case that a storage amount is below a first threshold, and suppression is released in the case that the storage amount exceeds the first threshold.例文帳に追加

第一の伝送サービスを利用している状態では、蓄積量が第一の閾値を下回る場合はストリーミングデータの再生速度を第一の伝送サービスの伝送速度よりも低いビットレートに抑制し、蓄積量が第一の閾値を上回る場合は抑制を解除する。 - 特許庁

In the case of sampling the Ich signal and the Qch signal recorded in a sampling data recording section 20, when an optimum timing position in a frame ri changes from 0 to n (bit missing), the optimum timing position in the frame ri can be corrected from n to '0 and n'.例文帳に追加

サンプリングデータ記録部２０に記録されたＩｃｈ信号およびＱｃｈ信号のサンプリングに際し、フレームｒｉにおける最適タイミング位置が０からｎへと変化した場合（ビット欠け）は、フレームｒｉにおける最適タイミング位置をｎから「０およびｎ」へと補正することができる。 - 特許庁

In modulation/ demodulation parts 13 and 23, the burst period of a large amplitude is detected out of signals mutually transmitted between an OCU 1a and a DSU 6 and at the interval of one burst cycle, the binary data of one bit are superimposed on the large amplitude burst period in correspondence with the sine wave of two wavelengths.例文帳に追加

変復調部１３、２３では、ＯＣＵ１ａとＤＳＵ６との間で相互伝送される信号うちの大振幅のバースト期間を検出し、バースト一周期毎に１ビットの二値データを二波長の正弦波に対応させ大振幅バースト期間に重畳する。 - 特許庁

A database of the first to the fourth traces is constituted of a macro block obtained by converting a DC component of a luminance signal Y0 of a DCT block to 6 bits and a macro block obtained by converting DC components of color difference signals Cb and Cr of the DCT block to 5-bit data, respectively.例文帳に追加

第１乃至第４トレースのベースデータは、ＤＣＴブロックの輝度信号Ｙ０のＤＣ成分を６ビットに変換したマクロブロックと、ＤＣＴブロックの色差信号ＣｂおよびＣｒのＤＣ成分を、それぞれ５ビットのデータに変換したマクロブロックとで構成されている。 - 特許庁

The property that pixels having a value 1 and a value 0 are different in arrangement between the two kinds of array substitution images is used to embed 1-bit discrimination information in respective array substitution images, and image data of array substitution images having the discrimination information embedded are outputted to obtain printed matter.例文帳に追加

前記二種類の配列置換画像の間で１の値の画素と０の値の画素の配置が異なる性質を利用して各配列置換画像に１ビットの識別情報を埋め込み、識別情報を埋め込んだ配列置換画像の画像データを出力して印刷物を得る。 - 特許庁

During encoding function inspection, a CPU 4 writes data having an inspection bit added thereto by an error correction circuit 12 into the memory 3 of a writing speed higher than that of an EEPROM 2, and performs inspection by reading and collating without operating the error correction circuit 12.例文帳に追加

符号化機能検査時には、ＣＰＵ４は、誤り訂正回路１２により検査ビットの付加されたデータをＥＥＰＲＯＭ２よりも書き込み速度の速いメモリ３に対して書き込ませ、誤り訂正回路１２を機能させない状態で読み出し照合することにより検査を行う。 - 特許庁

A digital data processor includes a means for specifying and detecting a pixel which is affected by the switching noise with respect to the switching noise which is generated when a current fluctuation in the specified tone (a point where the bit transition of 0 and 1 rapidly occurs) of an analog-to-digital (AD) converter enters an analog side as noise to correct the pixel.例文帳に追加

ＡＤコンバータの特定階調（０と１のビット遷移が急激に起こる点）での電流変動がアナログ側にノイズとしてまわりこむスイッチングノイズに対して、スイッチングノイズの影響を受けた画素を特定、検出する手段をもち、該画素に対して補正する。 - 特許庁

In this MRAM, a word line WL is provided corresponding to each memory cell line, a bit line BL and a source line SL are provided corresponding to each memory cell line, and data stored in a memory cell MC selected via the source line SL corresponding to the selected memory cell MC is read out.例文帳に追加

このＭＲＡＭでは、各メモリセル行に対応してワード線ＷＬを設けるとともに、各メモリセル列に対応してビット線ＢＬとソース線ＳＬを設け、選択されたメモリセルＭＣに対応するソース線ＳＬを介して選択されたメモリセルＭＣの記憶データを読み出す。 - 特許庁

When reception of a multiple PSK modulated wave such as BPSK and 8PSK is started, a selector 16C of a demodulation circuit 1C reads higher-order 3-bit Δϕ(3) of phase error data, corresponding to outputs I', Q' of a remapper 7 which conducts absolute phase processing from a phase error table among those for BPSK prepared by modulation systems.例文帳に追加

BPSK、8PSKの多重PSK 被変調波の受信を開始すると、復調回路1Cのセレクタ16C は、変調方式別に設けた内、BPSK用の位相誤差テーブルから、絶対位相化を行うリマッパ７の出力Ｉ´、Ｑ´に対応する位相誤差データの上位３ビットΔφ(3) を読み出す。 - 特許庁

Logical value outputs of F/F2 and F/F3 holding received data on the basis of the synchronous system clock are compared with each other by a comparator 4 and an identical logical continuation frequency monitoring part 7 detects the bit width from the counted value outputted by the counter 5 by referring to the frequency table 6 at a timing when the logical outputs are mismatched.例文帳に追加

同期系クロックに基づき受信データを保持するＦ／Ｆ２とＦ／Ｆ３の論理値出力を比較器４にて比較し、不一致となったタイミングで同一論理継続回数監視部７が回数テーブル６を参照してカウンタ５の出力していた計数値からビット幅を検出する。 - 特許庁

The transmitting part considers extended transmission codes by inserting K-1 zeros following each element of the transmission codes, performs the spread processing to each information bit of the transmitted data by the extended transmission codes, adds sequences corresponding to K information bits by shifting the sequences by one chip to be considered as a transmission sequence.例文帳に追加

送信部は、送信符号の各要素に続いてＫ−１個の０を挿入した拡大送信符号とし、送信データの各情報ビットに拡大送信符号による拡散処理を施し、Ｋ個の情報ビットに対応する系列を１チップずつシフトして加算し送信系列とする。 - 特許庁

A power value at a specific frequency (25 Hz) equivalent to 40 ms being a periodic time twice as long as the bit length of the navigation message data is added to a power value at frequency zero, and after the power value at the specific frequency is made "0", a correlation value is reconstructed by inverse Fourier transform.例文帳に追加

そして、航法メッセージデータのビット長の２倍の周期時間である４０ミリ秒に相当する特定周波数（２５Ｈｚ）におけるパワー値が、周波数ゼロにおけるパワー値に加算され、特定周波数におけるパワー値が「０」にされた後、逆フーリエ変換によって相関値が再構成される。 - 特許庁

In the encryption system 110, a parameter is determined for each of a plurality of functions selected by using bit data of an extended key 225 generated from a shared key 122, and a document 124 from a document storage means is encrypted in a predetermined block size by being converted by the plurality of functions 126.例文帳に追加

暗号化システム１１０では、共有鍵１２２から生成した拡張鍵２２５のビットデータを用いて選択された複数の関数それぞれのパラメータを決定し、文書記憶手段からの文書１２４をあらかじめ定めたブロックサイズで、複数の関数１２６で変換して暗号化する。 - 特許庁

In the decryption system 150, a parameter is determined for each of a plurality of inverse functions 128 selected by using the bit data of the extended key 225, and an encrypted document from an encrypted document storage means 140 is decrypted in a predetermined block size by being converted by the plurality of inverse functions.例文帳に追加

復号化システム１５０では、拡張鍵２２５のビットデータを用いて選択された複数の逆関数１２８それぞれのパラメータを決定し、暗号化文書記憶手段１４０からの暗号化文書をあらかじめ定めたブロックサイズで、複数の逆関数で変換して復号する。 - 特許庁

Upon detecting "input absent" based on the bit configuration of parallel data P, a second detection circuit 132 outputs a second control signal ctr2 for allowing the upper layer to output the power supply control signal ctr0 for turning off the power supply of each of the receiver circuit 120 and the recovery conversion circuit 122.例文帳に追加

第２の検出回路１３２は、パラレルデータＰのビット構成に基づいて「入力無し」を検出したときに、レシーバー回路１２０とリカバリ変換回路１２２の電源をオフする電源制御信号ｃｔｒ０を上位層に出させるための第２の制御信号ｃｔｒ２を出力する。 - 特許庁

In an orthogonal frequency division multiplexing (OFDM) communication system which uses an external Reed-Solomon encoder 22, an outer interleaver 24 and an inner convolution encoder 26, after inner convolution encoding, data bits are interleaved by an inner bit interleaver 28, and then are grouped into symbols, with each symbol having "m" bits.例文帳に追加

外部リードソロモンエンコーダ２２と外部インターリーバ２４と内部畳込みエンコーダ２６を使用する直交周波数分割多重通信（ＯＦＤＭ）システムにおいて、内部畳込みエンコード後にデータビットは内部ビットインターリーバ２８によりインターリーブされ、シンボルにグループ化され、各シンボルが“ｍ”個のビットを持つ。 - 特許庁

Local buffers 13 to 15 are respectively made to correspond to a plurality of respective buses 10 to 12, and data are respectively inputted and outputted between a bus 1 and the buses 10 to 12, so as to absorb the speed difference of a transfer speed on the basis of the difference of bit width between the bus 1 and the buses 10 to 12.例文帳に追加

複数のバス１０のそれぞれにはローカルバッファ１３〜ローカルバッファ１５がそれぞれ対応づけられており、バス１とバス１０〜バス１２とのビット幅の相違に基づく転送速度の速度差を吸収するよう、バス１とバス１０〜バス１２のそれぞれとの間でデータの入出力を行う。 - 特許庁

The SRAM cell has NMOS drive transistors MDB and MDT and PMOS load transistors MLB and MLT as with a conventional 6 transistor SRAM cell, configures two CMOS inverters connected to a power line VDD and a ground line VSS, and holds data of one bit by positive feedback of cross-couple connection of the inverter pair.例文帳に追加

ＳＲＡＭセルは、従来の6トランジスタＳＲＡＭセルと同様に、ＮＭＯＳのドライブトランジスタMDB,MDT及びＰＭＯＳのロードトランジスタMLB,MLTを備え、電源線VDDとグランド線VSSに接続される２個のＣＭＯＳインバータを構成し、そのインバータ対のクロスカップル接続での正帰還により１ビットのデータを保持する。 - 特許庁

The input m bit data words are encoded so that, in the code words associated with the first encoding table and code words associated with the second encoding table, code words in which absolute value of code sequence DSV gets smaller are encoded so as to be selected and output.例文帳に追加

そして入力されたｍビットのデータ語について、第１の符号化テーブルにて対応づけられている符号語と第２の符号化テーブルにて対応づけられている符号語とのうち、符号列ＤＳＶの絶対値が小さくなる方を選択・出力する符号化を行う。 - 特許庁

The number of skip bits can be set to an input interface of an information processing module, so that input data can be correctly given from even an area being not n-bit aligned because processing can be started after skipping the number of skip bits set to a start address.例文帳に追加

情報処理モジュールの入力インターフェースにスキップビット数を設定できるようにすることで、先頭アドレスに対して設定されたスキップビット数分を読み飛ばしてから、処理を開始することできるため、ｎビットアライメントされていない領域からも正しく入力データを与えることができる。 - 特許庁

Whenever a series of modulation elements disposed at equal intervals among the modulation elements arranged in an array direction moves at a prescribed distance relatively to the plotting surface, the modulation elements are sequentially operated by the same bit data to modulate light incident thereon.例文帳に追加

配列方向に配列された変調素子のうちの等間隔に配置された一連の変調素子が描画面に対して相対的に所定距離だけ移動する度毎にその変調素子は同一のビットデータで順次動作させられてそこに入射する光を変調する。 - 特許庁

To provide transmission apparatuses of sending and receiving sides and a transmission system using them, capable of compensating data loss due to packet discard caused by the occurrence of one bit error, when packetizing TDM signals, sending them over a network, and outputting them as original TDM signals.例文帳に追加

TDM信号をパケット化してネットワークに送出し、パケット化されたTDM信号を元のTDM信号として出力する際に、１ビットエラー発生時に生じるパケット廃棄によるデータ欠損を補償することができる送信側、受信側の伝送装置及びそれらの伝送装置を使用した伝送システムを得る。 - 特許庁

A first comparator 15 compares parity check results of a current frame and a previous frame and a second comparator 16 compares bit added results, and a first AND gate 17 outputs an "H" signal, when the data in the same lines of the current frame and the previous frame are the same.例文帳に追加

第１比較器１５は現フレームと前フレームとの同じラインのパリティチェック結果を比較する一方、第２比較器１６はビット加算結果を比較し、第１アンドゲート１７は、現フレームと前フレームとの同じラインのデータが同じである場合には「Ｈ」の信号を出力する。 - 特許庁

A program sense latch circuit PSL compares a threshold of a memory cell transistor detected through a bit line BL with a reference potential VR in verify-operation, changes a potential of the node NN3 in accordance with that a threshold becomes a value corresponding to multi value data, and indicates outputting a write blocking potential.例文帳に追加

一方、プログラムセンスラッチ回路ＰＳＬは、ベリファイ動作において、ビット線ＢＬを介して検知されるメモリセルトランジスタのしきい値と、参照電位ＶＲとを比較し、しきい値が多値データに対応する値となるのに応じて、ノードＮＮ３の電位を変更して、書込み阻止電位の出力を指示する。 - 特許庁

The contents of the deterioration determining bit are read at the same time every time when reading the word data, and when the sense amplifier detects as if the electrons were not accumulated on the floating gate even though they are accumulated thereon, it is determined as the end of the life for rewriting the word memory cell, and the use of the word is stopped thereafter.例文帳に追加

劣化判定ビットの内容を、そのワードのデータ読出しの都度、同時に行い、浮遊ゲートに電子が蓄積されているにも関わらず、蓄積されていないようにセンスアンプで検出された時にそのワードのメモリセルの書換え寿命と判定して、以後、そのワードの使用を止める。 - 特許庁

Then, an IQ inner product value is calculated by using the sum values calculated for the first and second sensitization periods, and the presence/absence of variation of the bit value of navigation message data on the boundary between the first sensitization period and the second sensitization period is determined based on the IQ inner product value.例文帳に追加

そして、第１及び第２の増感期間について算出した合算値を用いてＩＱ内積値を計算し、当該ＩＱ内積値に基づいて、第１の増感期間と第２の増感期間との境目における航法メッセージデータのビット値の変化の有無を判定する。 - 特許庁

Meanwhile, the word line voltages are set in a plurality of voltages between an upper limit and a lower limit of each of the plurality of threshold distributions, and a soft value showing the certainty of the plurality of bit data stored in the memory cells is developed, and then the error correction using this soft value is carried out in a second error correction circuit 103.例文帳に追加

一方、複数の閾値分布の各々の上限と下限との間の複数の電圧にワード線電圧を設定し、メモリセルに格納された複数ビットデータの確かさを示す軟値が生成され、第２の誤り訂正回路１０３においてこの軟値を用いた誤り訂正がなされる。 - 特許庁

A printer driver program can select, in printing, normal printing or energy saving printing in which standby print jobs are printed continuously by converting the print jobs in bit map data and storing the jobs in a standby state, after transmitting the jobs to the image forming device.例文帳に追加

プリンタドライバプログラムは、印刷時に通常の印刷を行うか、または印刷ジョブを画像形成装置に送信した後ビットマップデータ変換して保存して待機状態とし、それらの待機印刷ジョブを連続に印刷することによる省エネ印刷を行うかを選択できる。 - 特許庁

A size in the random access unit and an upper limit of the random access unit length are set on the basis of an average bit rate in the random access unit in order to realize reverse reproduction by one data read processing and coding is carried out so that the size of the random access unit is a size of a coding picture buffer or below.例文帳に追加

1度のデータ読み込み処理で逆再生が実現できるように、ランダムアクセス単位における平均ビットレートに基づいて、ランダムアクセス単位のサイズ、およびランダムアクセス単位長の上限値を設定し、ランダムアクセス単位のサイズが符号化ピクチャ・バッファのサイズ以下となるように符号化する。 - 特許庁

A buffer circuit of a CMOS configuration is connected between an output node N2 of a flip-flop circuit of a CMOS configuration and a 2nd bit line BL_R for reading data, and also a pair of control nodes N5, N6 of the buffer circuit is connected to a pair of word lines WL, /WL, respectively.例文帳に追加

ＣＭＯＳ構成のフリップフロップ回路の出力節点Ｎ２とデータ読み出し用の第２ビット線ＢＬ＿Ｒとの間にＣＭＯＳ構成のバッファ回路を接続するとともに、バッファ回路の一対の制御節点Ｎ５，Ｎ６を一対のワード線ＷＬ，／ＷＬにそれぞれ接続する。 - 特許庁

Each of the five intervals has an unequal extent, image data to which a code having shorter bit length is assigned are generated as the gradation value has a wider interval (in other words, a gradation value, where the ratio of the number of pixels for each gradation value tends be larger in the image after the halftone processing).例文帳に追加

５つの区間は均等でない広さに区分されており、区間が広い階調値（換言すれば、ハーフトーン処理後の画像において階調値別の画素数の比率が大きくなりやすい階調値）ほどビット長の短い符号を割り当てた画像データを生成する。 - 特許庁