1153万例文収録!

「Bit data」に関連した英語例文の一覧と使い方(117ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > Bit dataの意味・解説 > Bit dataに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

Bit dataの部分一致の例文一覧と使い方

該当件数 : 6360



例文

When a secrecy scramble pattern generating circuit 42 generates a PN pattern (PNSEC) for descrambling, its PN pattern (PNSEC) output is converted into 160-bit parallel data (P_PNSEC), which are fed to the parallel exclusive OR (EXOR) circuit 40, wherein 160 sets of exclusive OR arithmetic circuits calculate the received data in accordance with the bits to carry out descramble processing in parallel.例文帳に追加

スクランブル解除用のPNパターン(PNSEC)が秘話スクランブルパターン発生回路42にて生成されると、そのPNパターン(PNSEC)出力が160ビットパラレルのデータ(P_PNSEC)に変換されて並列排他論理和(EXOR)回路40に供給され、160個の排他的論理和演算回路にて各入力データがビット対応に演算されてデスクランブル処理がパラレルにて行われる。 - 特許庁

When arithmetic decoding processing using context is performed on a bit stream including uncompressed data, by holding a context value immediately before performing arithmetic encoding processing using context on a block of uncompressed data, and performing termination processing of arithmetic decoding processing using context, a certain processing time can be guaranteed.例文帳に追加

非圧縮データを含むビットストリームに対してコンテキストを用いた算術復号処理を行う際、非圧縮データのブロックに対してコンテキストを用いた算術符号化処理を行う直前のコンテキスト値を保持して、コンテキストを用いた算術復号処理の終端処理を行うことにより、一定の処理時間を保証することができる。 - 特許庁

The inkjet printer 100 creates ink supply information 115 from bit map data of discharge data 114, and supplies ink to the sub ink tank 103 from the main ink tank 102 by actuating the micropump 105 when the number of discharge times falls into ink supply timing shown in the ink supply information 115.例文帳に追加

インクジェット印刷装置100は、吐出データ114のビットマップデータに基づいてインク供給情報115を作成し、吐出回数がインク供給情報115に示すインク供給のタイミングに該当する場合、マイクロポンプ105を起動してメインインクタンク102からサブインクタンク103にインクを供給する。 - 特許庁

A control code 44 switching a data input route which is determined based on a combination of commands before and after is embedded into a command code 45 to directly transmit bit information of the control code 44 to DMUX 13 of a multiplexer for switching a data input route to ALU 15 through a control line L1.例文帳に追加

命令コード45中に前後の命令の組み合わせに基づいて決定されるデータ入力経路切換用の制御コード44を組み込み、この制御コードのビット情報を制御線L1を介してALU15へのデータ入力経路切換用のマルチプレクサであるDMUX13に直接伝達する。 - 特許庁

例文

A development controller 412 in a DECU 41 sets the forwarding address individually to each word of developed recording data stored in a line buffer 281 so that a line of data is stored while being arranged in the longitudinal direction in the bit map area of a local memory 29, i.e. a DMA forwarding destination.例文帳に追加

DMA転送先であるローカルメモリ29のビットマップエリアにおいて、1ラインのデータが縦方向に配置されて格納されるように、DECU41内部の展開処理コントローラ412にて、ラインバッファ281に格納されている展開後の記録データに1ワード毎に、転送先アドレスを個別に設定する。 - 特許庁


例文

The integrated circuit for printer (memory control ASIC 10) is configured to serve as a circuit having a capability to grasp a data receiving interface from a specific group of bits in a command on a data_cmd bus, and a capability to grasp the data receiving interface from the group of bits with some bit values (bit7 values) treated as "0".例文帳に追加

印刷装置用集積回路(メモリ制御ASIC10)を、data_cmdバス上のコマンド中の特定のビット群から,データが受信されたインタフェースを把握する機能と、それらのビット群から、幾つかのビット値(bit7の値)を“0”として取り扱って、データが受信されたインタフェースを把握する機能とを有する回路として、構成しておく。 - 特許庁

In a client terminal, a voice compression unit compresses an input voice signal by a low bit rate codec to generate a compressed voice signal, a voice feature amount conversion unit converts the input voice signal to a voice feature amount, and a transmission data combining unit combines the compressed voice signal and the voice feature amount to generate transmission data.例文帳に追加

クライアント端末の音声圧縮部が、入力音声信号を低ビットレートコーデックにより圧縮し圧縮音声信号を生成し、音声特徴量変換部が、入力音声信号を音声特徴量に変換し、送信データ結合部が、圧縮音声信号と音声特徴量とを結合し送信データを生成する。 - 特許庁

In the case of integrating part of a valid symbol period of the OFDM signal and a correlation signal for a guard period to detect a peak position, the bit selection control circuit 20 selects bits with a properly small prescribed data width than the obtained data width as the result of integration of the maximum value of the peak detection period.例文帳に追加

OFDM信号の有効シンボル区間の一部と、ガード区間の相関信号を積分してピーク位置を検出するに際し、上記ビット選択制御回路20はピーク検出区間の最大値に基づいて前記積分の結果、得られるデータ幅より適切な小さい一定のデータ幅のビットを選択する。 - 特許庁

Further, each of the bits of the check sum 15 is determined by exclusively ORing all bits at the same positions in the order of the bits of the data slice and then information which is enough to correct the data slice having a multi-bit error is provided for the check sum 15.例文帳に追加

また、チェックサム15の各ビットは、前記データスライスそれぞれのビットの順序において同じ位置にあるすべてのビットに排他的論理和演算を行うことにより決定され、それによって、複数ビット誤りを有するデータスライスの訂正を可能にするのに十分な情報をチェックサム15に提供する。 - 特許庁

例文

A control part 40 makes both reference signal generation parts 22 and 30 update initially set N-bit data until synchronization is established, and an operation processing part 45 performs an error operation to the entire data of the payload part with the compared results of both comparison parts 27 and 36 after the synchronization is established as valid error determination results.例文帳に追加

制御部40は同期確定するまで両参照信号発生部22、30に初期設定されるNビットデータを更新させ、演算処理部45は、同期確定後の両比較部27、36の比較結果を有効な誤り判定結果として、ペイロード部の全データに対する誤り演算を行う。 - 特許庁

例文

A memory controller 1A comprises a storage part 10 for receiving and storing information indicating necessity for reading predetermined bit lengths of data belonging to a row relating to read access, and a column address generation part 20 for generating column addresses of the data to be read out by referring to the information stored in the storage part 10.例文帳に追加

メモリコントローラ(1A)は、リードアクセスに係る行に属する所定ビット長のデータのそれぞれについての読み出し要否を示す情報を受け、当該情報を格納する格納部(10)と、格納部(10)に格納された情報を参照し、読み出し要のデータの列アドレスを生成する列アドレス生成部(20)とを備えている。 - 特許庁

Furthermore, the wireless transmission apparatus includes a convolution coding section for applying convolution coding to the symbols, having the decoding completion bits attached thereto by the decoding completion bit addition section; an interleave section for interleaving the symbols coded by the convolution coding section; and a data transmission section for transmitting data interleaved by the interleave section.例文帳に追加

そして、無線送信装置は、復号完結ビット付加部により復号完結ビットが付加されたシンボルを畳み込み符号化する畳み込み符号化部と、畳み込み符号化部にて符号化されたシンボルをインタリーブするインタリーブ部と、インタリーブ部にてインタリーブされたデータを送信するデータ送信部とを備える。 - 特許庁

When a fact that a recording medium is set at a recording medium reading section under readable state (S102; YES), a printer switches the print mode from a normal print mode to a demonstration print mode (S106), reads out demonstration print data from the recording medium (S107), and develops it into bit map data (S108).例文帳に追加

プリンタは、記録媒体読取部に記録媒体が読み取り可能な状態で装着されたことを検知すると(S102のYES)、印刷モードを通常印刷モードからデモンストレーション印刷モードに切り替え(S106)、記録媒体からデモンストレーション用の印刷データを読み取って(S107)、ビットマップデータに展開する(S108)。 - 特許庁

Graphic data of display objects in a GUI picture prepared for a target device 10 are packetized in the format of bit map data etc., for asynchronous transfer mode, transmitted to a controller 20 by asynchronous connection through a bus line 1, and displayed at arbitrary positions in a display picture on a display part 23 which is prepared for the controlling 20.例文帳に追加

ターゲット機器10に用意されたGUI画面中の表示物のグラフィックデータを、ビットマップデータなどの形式でアシンクロナス転送モード用にパケット化し、バスライン1を経由したアシンクロナスコネクションでコントローラ20に伝送し、コントローラ20に用意された表示部23の表示画面中の任意の位置に表示する。 - 特許庁

The edit gap between an audio sector 4 and a video sector 2 is expanded by increasing the recording bit rate of the format of a conventional VCR and while a video data format (video sectors 1 and 2) of the conventional format and an audio data format (audio sectors 1 to 4) are held, four audio channels (audio tracks 5 to 8) are added and recorded.例文帳に追加

従来のVTRのフォーマットの記録ビットレートを増加させて、オーディオセクタ4とビデオセクタ2との間のエディットギャップを拡大し、従来フォーマットの映像データ形式(ビデオセクタ1,2)と音声データ形式(オーディオセクタ1〜4)を保ちながら、音声4チャンネル(オーディオセクタ5〜8)を追加して記録する。 - 特許庁

The designing method for the semiconductor integrated circuit generates specifications specifying the structure, specifications, etc., of required hardware and specifies the unused bit array in code data composed of a specific number of binary bits to generate an RTL description showing whether or not the respective bits of all required code data need to be compared.例文帳に追加

本半導体集積回路の設計方法は、所要のハードウエアの構造及び仕様等を指定する仕様書を生成し、2値の所定数ビットから成るコードデータのうちの使用しないビット列を指定し、所要の全てのコードデータの各ビットに対する比較処理の必要性の有無を示すRTL記述を生成する。 - 特許庁

On the other hand, on the decoder side, a user is made to select whether or not the XML box added to the bit stream of the JPEG 2000 file in process of decoding of the JPEG 2000 file and when the XML box is read, the text data is acquired by processing the XML data to be stored in the XML box.例文帳に追加

他方、復号化装置側では、JPEG2000ファイルの復号化の途中に、JPEG2000ファイルのビットストリームに付加されたXMLboxを読み込むか否かを、ユーザに選択させ、XMLboxが読み込まれた場合に、それに格納されるXMLデータを処理して、テキストデータを取得する。 - 特許庁

This monitoring system 100 adjusts a bit rate of video data in each relay device 2 to receive the video data of the number of pixels required in a display terminal 3, so that the burden on the network can be reduced without deteriorating the display quality in the display terminal 3.例文帳に追加

本発明の実施形態に係る監視システム100は、表示端末3における表示に必要な画素数の映像データを受信するように、各中継装置2において映像データのビットレートを調整するから、表示端末3における表示品質を低下させずにネットワークの負荷を低減させることができる。 - 特許庁

When the estimated decoding time exceeds a target time (S1210), the data is excluded from codes to be decoded, in the order from a high-frequency subband to a low-frequency subband (S1211), and for the subband in which one part of the data is excluded, the bit of a quantization value which is not obtained by excluding is set to zero (S1212).例文帳に追加

予測された復号時間が目標復号時間を越えている場合(S1210)、高周波サブバンドから低周波サブバンドに向かって順に復号対象符号から除外し(S1211)、一部のデータが除外されたサブバンドには除外されたことで得られなかった量子化値のビットを0とする(S1212)。 - 特許庁

The image processing apparatus acquires information for prescribing a part, wherein an object designated by a photographer exists, in an image represented by RAW data with 16-bit gradation and corrects the gradation of a luminance value of the image represented by the RAW data so that the part, wherein the object designated by the photographer exists, has a proper luminance value.例文帳に追加

16ビット階調のRAWデータが示す画像内で、撮影者が指定した被写体がある箇所を特定する情報を取得させ、前記撮影者が指定した被写体がある箇所が適切な輝度値となるように、前記RAWデータが示す画像の輝度値の階調を補正するようにした。 - 特許庁

In an image code decoding apparatus, an image region detecting unit 50 detects the image regions for each gradation section corresponding to each code bit for the image data from which the dithering components are removed, and a dither detecting unit 56 segments the image data of image regions for each gradation section and detects an embedded dither pattern to generate a code.例文帳に追加

画像コード復調装置は、画像領域検出部50でディザ成分を除去した画像データを対象に各コードビットに対応させた階調区分別の画像領域を検出し、ディザ検出部56で階調区分別の画像領域の画像データを切出して埋め込まれたディザパターンを検出し、コードを生成する。 - 特許庁

In the server terminal, a transmission data division unit divides received transmission data into the compressed voice signal and the voice feature amount, a voice recognition unit performs voice recognition by using the voice feature amount to find a recognition result, and a voice restoration unit restores low quality voice from the compressed voice signal by the low bit rate codec.例文帳に追加

サーバ端末の送信データ分割部が、受信した送信データを圧縮音声信号と音声特徴量とに分割し、音声認識部が、音声特徴量を用いて音声認識を行い、認識結果を求め、音声復元部が、低ビットレートコーデックにより圧縮音声信号を低品質の音声に復元する。 - 特許庁

A rewritable logic element configuring a phase detector and a phase adjustment device is connected to a clock signal and data signal input stage of a multiplexer circuit so as to detect a phase shift of a data signal with respect to a clock signal and adjust the phase in a way of absorbing the phase shift as a result thereby eliminating a bit error.例文帳に追加

マルチプレクサ回路のクロック信号およびデータ信号入力段に、位相検出器および位相調整器を書き換え可能な論理素子を接続することで、クロック信号に対するデータ信号の位相ずれを検出し、その結果に応じて位相ずれを吸収するように位相を調整し、ビット誤りを無くすことができる。 - 特許庁

By a timing optimizing circuit 51, transmission timings in a DQ0 transmitting/receiving circuit 48, DQ1 transmitting/receiving circuit 49 and DQ2 transmitting/receiving circuit 50 are adjusted so that the data signals of each bit of data signals DQ0-DQ2 to be transmitted by a memory controller 41 can be received at a center point by a memory 42.例文帳に追加

タイミング最適化回路51により、DQ0送受信回路48、DQ1送受信回路49およびDQ2送受信回路50における送信タイミングを調整し、メモリ42が、メモリコントローラ41が送信するデータ信号DQ0〜DQ2の各ビットのデータ信号をセンターポイントで受信できるようにする。 - 特許庁

A pattern data group consisting of a matrix whose elements comprise at least 2×2 pixels longitudinally and laterally to which different index values are assigned is decided in advance, and each pixel value of binary image data with a first resolution is converted into any of different index values depending on a state of change in the pixel value on the bit map (S32-37).例文帳に追加

相異なるインデックス値を割り当てた少なくとも縦横2×2のマトリクス状のパターンデータ群を予め定めておき、第1の解像度の2値画像データに対して、そのビットマップ上での画素値の変化状況に応じて、各画素値を前記相異なるインデックス値のいずれかに変換する(S32〜S37)。 - 特許庁

To provide a data transmitter-receiver equipped with a CRC coding/ decoding part capable of being realized in a small hardware scale without lowering the transfer efficiency of the data of a parallel form at the time of the generation of a CRC inspection bit and a CRC inspection in the CRC coding/ decoding part.例文帳に追加

CRC符号/復号部におけるCRC検査ビットの生成やCRC検査の際に、パラレル形式のデータの転送効率を低下させることなく、さらに少ないハードウェア規模で実現できる前記CRC符号/復号部を備えることを特徴としたデータ送受信装置を提供することを課題とする。 - 特許庁

In a defect analyzing computer 10, the number of defective bits are counted for each coordinate based on defective data (bit map data) BD obtained by an electrical test by a tester 2 and a defect numbers histogram is made (means 12), wavelet analysis is performed for the defect numbers histogram and a wavelet coefficient is calculated (means 13).例文帳に追加

不良解析計算機10は、テスタ2による電気的試験により得られた不良データ(ビットマップデータ)BDに基づいて座標ごとに不良ビット数をカウントして不良数ヒストグラムを作成し(手段12)、不良数ヒストグラムについてウェーブレット解析を行ないウェーブレット係数を算出する(手段13)。 - 特許庁

The address signal A <15:0> of 16 bits generated when a jumping instruction is performed is decoded by a decoder 20, fixed data from outside is selected in accordance with a decoded 3-bit decode data by a selector 30 to be inputted to a CPU core 10 to output an extension address signal A<17:16> from the CPU core 10.例文帳に追加

ジャンプ命令を行なったときに発生する16ビットのアドレス信号A<15:0>をデコーダ20でデコードし、デコードされた3ビットのデコードデータに応じて外部からの固定データをセレクタ30で選択してCPUコア10に入力し、そのCPUコア10から拡張アドレス信号A<17:16>を出力する。 - 特許庁

The bit of an output LDPC code is interleaved, by writing data related in the LDPC-code row direction serially to a table by an interleaver and reading the data in serial in the line direction from the right to the left to the LDPC code, having a code rate of 3/5 using a 8-PSK from another viewpoint.例文帳に追加

他の観点にしたがうと、8−PSKを利用するコードレート3/5を有するLDPCコードに対して、インターリーバはLDPCコード列方向に関係するデータをテーブルにシリアルに書き込み、右から左に行方向にデータをシリアルに読み出すことにより、出力LDPCコードのビットをインターリーブする。 - 特許庁

A memory system 1 has: a NAND flash memory 12 having a plurality of memory cells and capable of recording data of one bit, two bits or more in one memory cell; and a duplex conversion circuit 21 for duplexing by assigning input data to a predetermined threshold level and the other threshold level different from the predetermined threshold level.例文帳に追加

メモリシステム1は、複数のメモリセルを有し、1つのメモリセルに1ビット又は2ビット以上のデータを記録することが可能なNAND型フラッシュメモリ12と、入力データを所定の閾値レベルと、所定の閾値レベルとは異なる別の閾値レベルとに割り当てることにより二重化する二重化変換回路21とを有する。 - 特許庁

To surely transmit the digital data, without lowering the transmission rate or without generating bit errors, when ringing of a frequency near the carrier wave is generated in a lighting system for transmitting the control signal among plural luminaires with the rectangular carrier wave ASK- modulated by the digital data.例文帳に追加

デジタルデータによりASK変調された矩形波の搬送波により複数の照明器具間で制御信号を伝送する照明装置において、伝送レートを下げることなく、かつ搬送波に近い周波数のリンギングが生じるような場合にもビットエラーを起こすことなく、確実にデジタルデータを伝送可能とする。 - 特許庁

The switch groups SD0a-SD7a connect whole data lines DQ0-DQ63 to the outside of a memory module MMa at the time of a memory operation, and connect them to the input terminal of an exclusive NOR circuit EXa after common one bit data are written into each memory devices MD0-MD7 at the time of a test operation.例文帳に追加

スイッチ群SD0a〜SD7aはデータ線DQ0〜DQ63の全てを、メモリ動作時にはメモリモジュールMMaの外部に接続し、検査動作時には各メモリデバイスMD0〜MD7に共通の1ビットデータが書き込まれた後にエクスクルーシブNOR回路EXaの入力端に接続する。 - 特許庁

The signal processing circuit is provided with a bus wiring DB for receiving digital video signals, and a data register 6 for sequentially sampling the digital video signals on this bus wiring DB and outputting them in parallel, and this data register 6 includes a plurality of sampling latches 10 for level-converting each signal voltage of the digital video signals in bit units.例文帳に追加

信号処理回路はデジタル映像信号を受け取るバス配線DBと、このバス配線DB上のデジタル映像信号を順次サンプリングして並列的に出力するデータレジスタ6とを備え、このデータレジスタ6はデジタル映像信号の信号電圧をそれぞれビット単位にレベル変換する複数のサンプリングラッチ10を含む。 - 特許庁

Optional waveform data are stored 7 beforehand in an area to be accessed by the address of the address generation means together with the filter processing result in the memory, and by switching 11 the address, the filtering result or the optional waveform data corresponding to the bit stream are read and analog-outputted through the D/A converter.例文帳に追加

メモリには、フィルタ処理結果と共にアドレス発生手段のアドレスによりアクセスされる領域に任意の波形データがあらかじめ格納7され、アドレスを切り替えること11によりビットストリームに対応したフィルタ処理結果または任意波形のデータを読み出しD/A変換器を介してアナログ出力する。 - 特許庁

Since the pixel clock and the pulse modulation signal generator 10 can generate modulation data in which a "1" bit is delayed on a 1/32 to 3/32 pixel basis in a modulation data generation section 11, it is possible to delay PM signals generated on the 1/32 to 3/32 pixel basis.例文帳に追加

画素クロック及びパルス変調信号生成装置10は、変調データ生成部11において“1”bitを1/32〜3/32画素単位で遅らせた変調データを生成することができるので、これに基づいて生成されるPM信号を1/32〜3/32画素単位で遅くすることが可能である。 - 特許庁

The memory is provided with; a memory core section comprising a plurality of cell array blocks equipped with a plurality of nonvolatile memory cells, a plurality of word lines, and a plurality of bit lines; and a means to erase data simultaneously in a plurality of memory cells in one cell array block and write data in the plurality of memory cells in the plurality of cell array blocks simultaneously.例文帳に追加

複数の不揮発性のメモリセルと複数のワード線と複数のビット線を備えたセルアレイブロックを複数有するメモリコア部と、1つのセルアレイブロック内の複数のメモリセルについて同時にデータを消去し、複数のセルアレイブロック内の複数のメモリセルに同時にデータを書込む手段とを具備する。 - 特許庁

Furthermore, the compression-coded quantization coefficient is decoded by using the variable length coding table, and the quantization scale is extended on the basis of at least either of the original input bit precision of the received image data and the output bit precision of the discrete cosine transform coefficient and used to apply inverse quantization processing to the obtained quantization coefficient so as to attain decoding while preventing deterioration in the image quality.例文帳に追加

また、圧縮符号化された量子化係数を可変長符号化テーブルを用いて復号化し、得られた量子化係数を元の入力画像データの入力ビット精度と、離散コサイン変換係数の出力ビット精度とのうちの少なくとも1つに基づいて量子化スケールを拡張して用いて逆量子化処理することにより、画質の劣化を防止して復号化できる。 - 特許庁

To revise the bit rate of data assigned to a program so that a video image is not failed, when each enterprise in digital broadcast can set plural transmission paths (setting of hierarchy) with different error correction capability and also set a bit rate of an information signal sent freely through the transmission paths.例文帳に追加

デジタル放送において、各事業者が、与えられた伝送容量に対して、誤り訂正能力の異なる複数の伝送路設定(階層の設定)と、その伝送路で伝送する情報信号のビットレートの設定とを自由に行える場合、番組に割り当てているデータのビットレートを変更するときに、映像が破綻しないようにシームレスに変更できるようにすること。 - 特許庁

The network head TR transmits to the remote facilities ED-1 to ED-K an alternation of a first portion of an optical carrier modulated by data to be transmitted according to a bit rate and lasting a first time interval, and a second portion of the optical carrier modulated by a clock signal at a base frequency corresponding to the bit rate and lasting a second time interval.例文帳に追加

ネットワークヘッドTRは、ビットレートに従って、第一時間間隔にわたって持続する、伝送データによって変調された光搬送波の第一部分と、ビットレートに対応し、第二時間間隔にわたって持続する基本周波数でクロック信号によって変調された光搬送波の第二部分とのオルタネーションを遠隔設備ED−1〜ED−Kに伝送する。 - 特許庁

An MRAM device comprises: MTJ memory cells placed in a matrix; multiple bit lines corresponding to memory cell columns; multiple digit lines corresponding to memory cell rows; and a write current regulation part which regulates amperage of write current to be passed through the bit lines and/or the digit lines, for proper data write into each of the MTJ memory cells.例文帳に追加

MRAMデバイスは、行列状に配置されたMTJメモリセルと、メモリセル列に対応して配置される複数のビット線と、メモリセル行に対応して配置される複数のディジット線と、各MTJメモリセルに正常にデータ書込を行なうために、ビット線および/またはディジット線に流すべき書込電流の電流量を調整する書込電流調整部と備える。 - 特許庁

In a first block and a second block each including a prescribed number of bit lines 10 held between the adjacent lining wires 9, positions of the bit lines 10 simultaneously selected in the first and second blocks with reference to ends of the first and second blocks respectively during data reading are different from each other.例文帳に追加

そして、隣接する裏打ち配線9によって挟まれる所定の数のビット線10がそれぞれ配置される第1ブロックおよび第2ブロックにおいて、データの読み出し時に同時に選択される第1ブロックのビット線10の第1ブロックの端部を基準とする位置と、第2ブロックのビット線10の第2ブロックの端部を基準とする位置とが異なるように構成されている。 - 特許庁

A magnetic storage device reads a phase shift amount measuring bit formed on a magnetic storage medium 4 to output a reproduction signal, reads the reproduction signal using a clock for reading of a data recording bit formed in the magnetic storage medium 4 to obtain a quantization value of the read reproduction signal and determines whether the reproduction signal is unfixed based on the obtained quantization value.例文帳に追加

磁気記憶装置が、磁気記憶媒体4に形成された位相ずれ量測定用ビットを読み取って再生信号を出力し、再生信号を磁気記憶媒体4に形成されたデータ記録用ビットの読み取り用クロックで読み取って、読み取った再生信号の量子化値を求め、求めた量子化値に基づいて、再生信号が不定であるかを判断する。 - 特許庁

In a multicarrier transmission type ADSL subscriber side transmission device 2 which performs data transmission by determining the numbers of multiple bits of respective carriers of a multicarrier signal according to the state of a communication line, a bit map correcting circuit 7 corrects the numbers of multiple bits of the respective carriers determined by a bit map generating circuit 6 by referring to the number of multiple bits of adjacent carriers.例文帳に追加

マルチキャリアの各々における多重ビット数を通信回線の状態に応じ決定してデータ伝送をなすマルチキャリア伝送方式のADSL加入者側伝送装置2において、ビットマップ生成回路6で決定された各々のキャリアにおける多重ビット数を、ビットマップ補正回路7において、隣接キャリアの多重ビット数を参照して補正する。 - 特許庁

The prediction-error encoder 15 applies variable length coding to a group information expressing a group including the magnitude of the prediction error, and an additional bit expressing the specific value of the prediction error in the group; and encodes the prediction error subjected to variable length coding except for the lower-bit data in the additional bits, when the magnitude of the prediction error is larger than the predetermined level.例文帳に追加

予測誤差符号化部15は、予測誤差の大きさの属するグループを示すグループ情報とそのグループの中の予測誤差の特定の値を示す付加ビットとを可変長符号化すると共に、予測誤差の大きさが所定値以上の場合において、その可変長符号化された予測誤差の付加ビットの下位ビットデータを符号化対象から除いて符号化する。 - 特許庁

A virtual bit rate calculating unit 60 calculates a virtual bit rate β from β=α×fp/fs when the sampling frequency fs of speech data D1 is lower than a minimum value fmin, where fmin is a minimum value among the sampling frequencies predetermined in the quantization table holding unit; fmax is a maximum value, and fp is a predetermined frequency of fmin≤fp≤fmax.例文帳に追加

仮想ビットレート算出部60は、量子化テーブル保持部に規定される所定のサンプリング周波数の最小値をfmin、最大値をfmax、fmin≦fp≦fmaxなる所定の周波数をfpとするとき、音声データD1のサンプリング周波数fsが最小値fminより低い場合に、仮想ビットレートβを、β=α×fp/fsにより算出する。 - 特許庁

Further, decoding is carried out while deterioration in image quality is prevented by decoding the compressed and encoded quantization coefficient using the variable-length encoding table, and performing inverse quantization processing on the obtained quantization coefficient by extending and using the quantization scale based upon at least one of the input bit precision of the original input image data and output bit precision of the discrete cosine conversion coefficient.例文帳に追加

また、圧縮符号化された量子化係数を可変長符号化テーブルを用いて復号化し、得られた量子化係数を元の入力画像データの入力ビット精度と、離散コサイン変換係数の出力ビット精度とのうちの少なくとも1つに基づいて量子化スケールを拡張して用いて逆量子化処理することにより、画質の劣化を防止して復号化できる。 - 特許庁

In plural selection separation using an associative memory, a priority information holding section is given for each word data, at the same time each word bit information is outputted for each word, priority information specified arbitrarily for each word is also outputted simultaneously for each word, word selection for multi-bit is processed in an arbitrary priority order by combining these two pieces of information and controlling them.例文帳に追加

連想メモリを利用した、複数選択分離において、ワードデータとワード毎に優先度情報保持部を持ち、ヒット情報を各ワード毎に出力すると同時に、各ワード毎に任意に指定された優先度情報も各ワード毎に同時に出力しておき、それらの2つの情報を組み合わせて制御することで、マルチヒット時のワード選択を任意の優先順序で処理する。 - 特許庁

The radio mobile set for transmitting and receiving data with a base station compares the reception electric field intensities of a plurality of antennas by using the timing of a collision control bit which does not have to be received among collision control bits (E) in a sub frame or the timing of the collision control bit and a ramp (a guard time for burst transient response), and selects an antenna of a larger electric field intensity.例文帳に追加

基地局との間でデータを送受信する無線移動機において、サブフレーム中の衝突制御ビット(E)のうち、受信する必要のない衝突制御ビットのタイミングまたは衝突制御ビットと、ランプ(バースト過度応答用ガード時間)のタイミングを用いて複数のアンテナの受信電界強度を比較し、電界強度のより大きい方のアンテナを選択する。 - 特許庁

In the disk reading device reading information from a disk having a plurality of clusters for recording dividedly information and having also substitute clusters in which the information is recorded instead of the cluster in which defect exists, the disk reading device has such constitution that first processing in which bit map data where existence of defect for each cluster on the disk is displayed with a bit map form is generated is performed.例文帳に追加

情報が分割記録されるための複数のクラスタを有する一方、ディフェクトのあるクラスタに代わって前記情報が記録される代替クラスタをも有するディスクから、前記情報を読み取るディスク読取装置において、前記ディスク上の各クラスタについてのディフェクトの有無をビットマップ形式で表す、ビットマップデータを生成する、第1処理を実行する構成のディスク読取装置とする。 - 特許庁

例文

Further, decoding can be carried out while deterioration in image quality is prevented by decoding the compressed and encoded quantization coefficient using the variable-length encoding table, and performing inverse quantization processing on the obtained quantization coefficient by extending and using the quantization scale based upon at least one of the input bit precision of the original input image data and output bit precision of the discrete cosine conversion coefficient.例文帳に追加

また、圧縮符号化された量子化係数を可変長符号化テーブルを用いて復号化し、得られた量子化係数を元の入力画像データの入力ビット精度と、離散コサイン変換係数の出力ビット精度とのうちの少なくとも1つに基づいて量子化スケールを拡張して用いて逆量子化処理することにより、画質の劣化を防止して復号化できる。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS