「Bit data」に関連した英語例文の一覧と使い方(116ページ目) - Weblio英語例文検索

For example, in a case of a many-valued logic NAND type flash memory provided with the ECC circuit in which an allowable bit number n per page is made to 4 bits, at the time of data write operation, write loop is repeated while stepping up a word-line voltage.例文帳に追加

たとえば、１ページあたりの許容ビット数ｎが４ビットとされたＥＣＣ回路を備える多値論理のＮＡＮＤ型フラッシュメモリの場合、データ書き込み動作時に、ワード線の電圧をステップアップしながら書き込みループを繰り返す。 - 特許庁

The quantized bit stream may also be re-quantized using a second quantization step to generate a second description of compressed data, wherein the second quantization step is determined based on a second required scaling of the reference quantization step.例文帳に追加

前記量子化ビットストリームは、圧縮データの第２の記述を生成するために第２の量子化ステップを使用して再量子化され、前記第２の量子化ステップは前記基準量子化ステップの第２の必須スケーリングに基づき決定される。 - 特許庁

The network makes the image forming device 1 receive the processing content information NI (#141), execute image processing based on the received processing content information NI (#142), and transmit bit map data GB of the image obtained from the result to the terminal device 3 (#144).例文帳に追加

画像形成装置１に、処理内容情報ＮＩを受信させ（＃１４１）、受信した処理内容情報ＮＩに基づいて画像処理を実行させ（＃１４２）、その結果得られた画像のビットマップデータＧＢを端末装置３に送信させる（＃１４４）。 - 特許庁

In the encoder 1, the repetitive encoder 10 performs repetitive encoding where the repetitive number is varied for each bit constituting the input data D1 in response to a control signal S delivered from the setter 40.例文帳に追加

この符号化装置１において、繰り返し符号化器１０は、設定器４０から供給される制御信号Ｓに応じて、入力データＤ１を構成する各ビット毎に繰り返し数を変化させた繰り返し符号化を行う。 - 特許庁

Consequently, when the number of fuses to be cut off is large when writing q-bit correction data into the fuse circuits 50-1 to 50-q, the fuses can be reduced in number by performing polarity inversion.例文帳に追加

従って、ｑビットの補正データをヒューズ回路５０−１〜５０−ｑに書き込む際に、切断しなければならないヒューズの数が多いときには、極性反転を行うことで、切断しなければならないヒューズの数を少なくすることができる。 - 特許庁

A selector S1 converts a pixel value of input image data into 0 and outputs it when the pixel value is "1" and when a pattern bit value of a corresponding position is "0", and outputs the pixel value as it is in the other case.例文帳に追加

セレクタＳ１は、入力画像データの画素値が「１」であり且つ対応する位置のパターンビット値が「０」である場合には、その画素値を０に変換して出力し、それ以外の場合にはその画素値をそのまま出力する。 - 特許庁

An output of the OR gate 510 is inputted to the right shifter 511, and a bit number (code length of variable length code word 1 + number of bits of additional data 1) measured by a code length measuring instrument 530 is further inputted to the right shifter 511.例文帳に追加

ＯＲゲート５１０の出力は右シフタ５１１に入力され、更に右シフタ５１１には符号長計測器５３０により計測されたビット数（可変長符号語１の符号長＋付加データ１のビット数）が入力される。 - 特許庁

The printing-magnification control system in connection with the number of dot for every inches as well as total numbers of bit is utilized for controlling the data flag of an effective former image file including the information describing the actual size of the former image.例文帳に追加

インチごとのドット数、および全ビット数に関して、元画像の実際のサイズを記述している情報を含んだ有効な元画像ファイルのデータフラグを、制御に利用する、印刷倍率制御システムおよびその方法とする。 - 特許庁

The K-bit prefetch section decodes a column address in response to a second clock for accessing the memory cell array, and prefetches K data corresponding to the column address decoded from the memory cell connected to the activated word line.例文帳に追加

Ｋビットプリフェッチ部は、前記メモリセルアレイにアクセスするための第２クロックに応答してカラムアドレスをデコーディングして前記活性化されたワードラインに連結されたメモリセルから前記デコーディングされたカラムアドレスに対応するＫ個のデータをプリフェッチする。 - 特許庁

The data RAM is constituted not having the number of bit fixed, but having plural 1-byte blocks bundled and also controlled by supplying a signal for specifying 'which area is accessed' and the address of the area from the address control circuit.例文帳に追加

また、データＲＡＭをビット数が固定の構成ではなく、１バイト毎のブロックを複数束ねた形式にし、アドレス制御回路から「どのエリアにアクセスするか」を識別する信号と、そのエリアのアドレスを与えて制御することを特徴とする。 - 特許庁

To obtain a novel service quality (QoS) scheduling mechanism that properly transfers a variable bit rate video image through a cable in compliance with the DOCSIS(Data Over Cable System Interface Specifications) to enhance the utilization of a bandwidth and wait time distribution.例文帳に追加

帯域幅利用および待ち時間配信を向上させる、（データオーバーケーブルシステムインターフェース仕様）ＤＯＣＳＩＳ準拠ケーブルで、可変ビットレート映像を転送するのに適切な、新規なサービス品質（ＱｏＳ）スケジューリングメカニズムを得ること。 - 特許庁

To obtain a semiconductor memory having a selectable I/O bit sequence in which the arranging width of data buses can be reduced on a semiconductor substrate and the number of elements can be decreased.例文帳に追加

入出力のビット構成を選択可能な半導体記憶装置において、半導体基板上に配列されるデータバスの配列幅を小さくするとともに、素子数を少なくすることのできる半導体記憶装置を提供する。 - 特許庁

A switching system 15 or 25 receives data cells from the set of (n) pieces of input ports, and according to the contents of a bit map value led into the cell at the entrance of a module, the cell is routed to output ports more than one.例文帳に追加

交換システム１５または２５が、ｎ個の入力ポートのセットからデータ・セルを受信し、モジュールの入口においてセル内に導入されるビットマップ値の内容に従い、セルを１つ以上の出力ポートにルート指定する。 - 特許庁

In a method for imaging the printing form 10 by using at least one controllable light source, a plurality of picture spots 20 are produced in a plurality of parts on the form in accordance with the bit array image data by a controlled effect of light with respect to the form.例文帳に追加

版に対する光の制御された作用によって、ビットアレイの画像データに従って版の複数の部位に複数の画点２０を生成する、少なくとも１つの制御可能な光源を用いて版１０に画像付けをする。 - 特許庁

When an operator designates test print by operating an operating section 5, a CPU 1 reads in the set values of various setting items stored in an EEPROM 13 and generates bit map image data corresponding to the set values of various setting items.例文帳に追加

オペレータが操作部５を操作してテスト印字を指示すると、ＣＰＵ１は、ＥＥＰＲＯＭ１３に記憶されている各種設定項目の設定値を読み込み、各種設定項目の設定値に対応するビットマップイメージデータを生成する。 - 特許庁

To provide a transmission device which can transmit AV data having been ciphered for copyright protection with high quality from a transmission side to a reception side through a radio network on which a bit error and a burst error are possibly caused.例文帳に追加

著作権保護のために暗号化を施したＡＶデータを、ビット誤りやバースト誤りの発生可能性のある無線ネットワーク上を介して、高品質に送信側から受信側に伝達可能とする送信装置を提供すること。 - 特許庁

When the driving data are shifted to each bit of the shift registers, a voltage selection signal generated by a decoder DEn is inputted to an unillustrated output circuit via an effective switch circuit, and a driving signal of a TFT gate is outputted.例文帳に追加

シフトレジスタの各ビットに駆動データがシフトされると、デコーダＤＥｎによって生成される電圧選択信号が、有効なスイッチ回路を介して図示しない出力回路に入力され、ＴＦＴゲートの駆動信号が出力される。 - 特許庁

To correct bit errors generated in communication data in a communication path, by error correcting codes capable of correcting incorrect bits equal in number to that of the incorrect bits, in a communications system in which modulation processing of performing differential coding is adopted.例文帳に追加

差動符号化を行う変調処理を採用する通信システムにおいて、通信経路で生じた通信データのビット誤りを、誤りビット数と同数の誤りビットの訂正が可能な誤り訂正符号によって訂正すること。 - 特許庁

To provide a semiconductor storage device enabling reduction of through-current and high-speed access by changing over a pre-charge path to a sense node and a bit line according to the polarity of read-out data in mask ROM.例文帳に追加

マスクＲＯＭにおいて、読み出しデータの極性に応じてセンスノードおよび、ビット線へのプリチャージ経路を切り替えることで、貫通電流を削減するとともに高速アクセスを可能にする半導体記憶装置を提供する。 - 特許庁

When the communication state between the distribution unit 1 and the mobile telephone terminal 6 is satisfactory, a packet switch call is established between the mobile telephone terminal 6 and a packet switch call 32 provided in the distribution unit 1, so as to distribute a stream data of high bit rate.例文帳に追加

配信装置１と携帯電話機６との間の通信状態が良好な場合は、携帯電話機６と配信装置１のパケット交換呼部３２との間にパケット交換呼を確立して高ビットレートのストリームデータを配信する。 - 特許庁

A solid state image pickup device 100 includes: a plurality of AD conversion sections 140 disposed to each respective column for converting a pixel signal 151 converted by each of a plurality of unit pixels 111 arranged in the corresponding column into N-bit digital data 154; and a plurality of data holding sections 141 disposed to respective columns.例文帳に追加

本発明に係る固体撮像装置１００は、列毎に一つ設けられ、対応する列に配置された複数の単位画素１１１により変換された画素信号１５１をＮビットのデジタルデータ１５４に変換する複数のＡＤ変換部１４０と、列毎に一つ設けられた複数のデータ保持部１４１とを備える。 - 特許庁

To provide an apparatus and method for measuring a round trip delay time of variable bit rate multimedia data by estimating an effective transmission rate so as to gradually react even to a great instantaneous change of a network, accordingly preventing deterioration of the multimedia reception quality caused by a drastic change of transmission quantity of multimedia data.例文帳に追加

ネットワークの大きい瞬間変化に対しても徐々に反応するように有効伝送率を推定することにより、マルチメディアデータ伝送量の急激な変動によりマルチメディア受信品質が低下することを防止する可変ビットレートマルチメディアデータの往復遅延時間測定装置及び方法を提供する。 - 特許庁

When this content transmitter transmits and receives contents with different bit rates to and from the content receiver via a network by using the wired or wireless LAN, the size of a transmission window and the size of transmission data of the content transmitter and the size of a reception window and the size of received data of the contents receiver are revised.例文帳に追加

有線または無線LANを用いて、ネットワークを介してコンテンツ送信装置からコンテンツ受信装置に、ビットレートの異なるコンテンツを送受信する際、送受信するコンテンツ毎にコンテンツ送信装置の送信ウィンドウのサイズや送信データのサイズを、またコンテンツ受信装置の受信ウィンドウのサイズや受信データのサイズを変更する。 - 特許庁

In each memory cell column, a bit line BL is connected with data buses DBa and DBb respectively through a drive switch at a node Na corresponding to one end side and a node Nb corresponding to the other end side, and connected with a reversed phase data bus/WDB through the drive switch in an intermediate node Nm.例文帳に追加

各メモリセル列において、ビット線ＢＬは、一端側に相当するノードＮａおよび他端側に相当するノードＮｂにおいて、駆動スイッチをそれぞれ介してデータバスＤＢａおよびＤＢｂと接続され、中間ノードＮｍにおいて、駆動スイッチを介して逆相データバス／ＷＤＢと接続される。 - 特許庁

Each attribute bitplane is scanned, and multivalued data corresponding to the multivalued bitmap are stored in an address of the attribute bitplane where the flag bit is set, and the color processing is performed to the stored multivalued data, and each attribute bitplane corresponding to each object subjected to the color processing is composed and transferred to a printer device.例文帳に追加

この属性ビットプレーンのそれぞれを走査し、フラグビットがセットされている属性ビットプレーンのアドレスに多値ビットマップに対応する多値データを格納し、その格納された多値データに対して色処理を行ない、その色処理された各オブジェクトに対応する属性ビットプレーン同士を合成してプリンタ装置に転送する。 - 特許庁

This device is a semiconductor integrated circuit device in which a ROM circuit 1 and a control circuit 68 controlling data access for the ROM circuit, when data access by continuous addresses is performed, address signals of a plurality of bits in which only values of one bit are varied successively are outputted.例文帳に追加

ＲＯＭ回路１と、ＲＯＭ回路に対するデータアクセスを制御する制御回路６８とが内蔵された半導体集積回路装置であって、制御回路は、ＲＯＭ回路に対して、連続アドレスによるデータアクセスを行なう際に、１ビットのみ値が順次変化する複数ビットのアドレス信号を出力する。 - 特許庁

The fluorescent display tube has a conversion means for converting anode data so that the arrangement order of the 240-bit anode data corresponding to the anode electrodes of one display unit in the anode electrodes 3-1 of the display unit in each odd row is opposite to that in the anode electrodes 3-2 of the display unit in each even row.例文帳に追加

そして、蛍光表示管は、１表示単位のアノード電極に対応する２４０ビットのアノードデータの並び順が奇数行の表示単位のアノード電極３−１と偶数行の表示単位のアノード電極３−２で逆順になるように、アノードデータを変換する変換手段を有する。 - 特許庁

Then a data input part 2 after filtering only a signal of the α-wave band at a time-series signal preprocessing part having an amplifying circuit having a cutoff frequency of 24 kHz digitizes an analog signal into a 16-bit digital signal at a sampling frequency of 12 kHz and inputs the signal to a data holding part 3.例文帳に追加

次に、データ入力部２において、２４ｋＨｚに遮断周波数を持つ増幅回路を有する時系列信号前処理部において、このアナログ信号をα波帯域の信号のみを濾波した後に、１２ｋＨｚのサンプリング周波数で１６ビットのデジタル化を施し、データ保持部３へ入力を行う。 - 特許庁

In the preferred embodiment, a) data, for example, track number is mapped to the code word of error correcting code(ECC), b) code is encoded for further redundancy using a bit vector and c) unprocessed data written to the PES field is restricted and an analog signal characteristic used by the servo system for positioning is equalized.例文帳に追加

好ましい実施態様では、ａ）データ、たとえばトラック番号を誤り訂正符号（ＥＣＣ）の符号語にマッピングし、ｂ）ビット・ベクトルを使用してさらなる冗長性のために記号を符号化し、ｃ）ＰＥＳフィールドに書き込まれた未加工データを制約して、位置決めのためにサーボ系によって使用されるアナログ信号特性を等化する。 - 特許庁

A multi reader / writer 1 detects a subcarrier component signal level for a first half period and a subcarrier component signal level for a latter half period in one data period (1 ETU) with respect to a received signal S1 received from a type A system IC card and reproduces return data one by one bit each on the basis of a result of the detection.例文帳に追加

マルチリーダライタ装置１は、タイプＡ方式ＩＣカードから受信した受信信号Ｓ１について、１データ期間（１ＥＴＵ）における前半期間中のサブキャリア成分信号レベルと後半期間中のサブキャリア成分信号レベルとを検出し、当該検出結果に基づいて返信データを１ビットずつ再生する。 - 特許庁

When the code error rate measuring apparatus 10 conducts a code error rate measurement test of an object 13 to be measured, the error detector 12 outputs the control signal on the basis of a result of bit error detection and automatically adjusts the amplitude of the test data signal, an offset voltage, and a phase relation between the test data signal and the clock signal.例文帳に追加

符号誤り率測定装置１０は、被測定物１３の符号誤り率測定試験に際して、エラー検出器１２は、ビットエラーの検出結果に基づいた制御信号を出力し、テストデータ信号の振幅及びオフセット電圧、並びに、テストデータ信号とクロック信号との位相関係を自動調整する。 - 特許庁

A clock signal Ca, another clock signal Cb having a phase lag of approximately 1/4 period behind the clock signal Ca, and a data signal D are inputted to a frequency comparison circuit which outputs a logical value depending on the relation of magnitude between the frequency of the clock signal and the bit rate of the data signal D.例文帳に追加

周波数比較回路にクロック信号Ｃａ、当該クロック信号Ｃａに対しその位相が近似的に１／４周期遅れた他のクロック信号Ｃｂおよびデータ信号Ｄを入力し、上記クロック信号の周波数とデータ信号Ｄのビット・レートとの大小関係に応じた論理値を出力させる。 - 特許庁

The method and the structure provided therein reduce maximum write current consumption for writing a plurality of data bits to a NVM array by writing the data bits sharing an activated word line at different times (e.g., activating bit lines associated with an activated word line at different times).例文帳に追加

アクティブにされたワード線を共有するデータビットを異なる時刻において書込むこと（例えば、アクティブにされたワード線に関連付けられたビット線を異なる時刻においてアクティブにすること）によって、複数のデータビットを１つのＮＶＭアレイに書込むための最大書き込み電流の消費量を低減させる。 - 特許庁

In a column-signal processing unit 22_-1, the period of a counter clock for counter processing is set to such an extent that conversion errors due to predetermines cause are less likely to occur in a count result by a counter and count processing is performed, thereby acquiring high-order bit data (D1) in digital data, corresponding to a signal to be processed.例文帳に追加

カラム信号処理部２２＿１において、カウント処理用のカウンタクロックの周期を、所定の原因に起因した変換誤差がカウンタによるカウント結果に生じ難い程度に設定してカウント処理を行なうことで、処理対象信号に対応するデジタルデータにおける上位のビットデータ（Ｄ１）を取得する。 - 特許庁

A flash memory device has an error correction circuit and a block management means, and after the remaining count of reserved blocks reaches a threshold set for the block management means, the flash memory device corrects error data having bit errors below a bad block threshold, sends out the error-corrected data to a host, and refreshes a block in which the error has occurred.例文帳に追加

フラッシュメモリデバイスにエラー訂正回路とブロック管理手段とを設け、予備ブロックの残数が前記ブロック管理手段に設定された閾値に至った後は、ｂｉｔエラーがｂａｄブロック閾値未満であったデータをエラー訂正してホストに送出するとともに、該エラーを生起したブロックをリフレッシュする。 - 特許庁

The statistic multiplex system 1 has image coders 2i that code program data, a multiplexer 4 that multiplexes the output data of the image coders 2i and a controller 3 that sets a target bit rate to the image coders 2i as a target generating code amount per unit time.例文帳に追加

統計多重システム１は、複数の番組データを符号化する複数の画像符号化装置２_iと、各画像符号化装置２_iの出力データを多重化する多重化装置４と、各画像符号化装置２_iに対して単位時間当たりの目標発生符号量としての目標ビットレートを設定するコントローラ３とを有している。 - 特許庁

An open loop type MIMO communication system and a closed loop type MIMO communication system are used at the same time, and the closed loop MIMO communication system is switched to the open loop MIMO communication system in response to the fact that data quantity to be transmitted in a batch exceeds preliminarily decided bit quantity or transmission time during data transfer under the closed loop MIMO communication mode.例文帳に追加

オープンループ型及びクローズドループ型のＭＩＭＯ通信方式を併用し、クローズドループＭＩＭＯ通信モード下でのデータ伝送中に、一度に送信したいデータ量があらかじめ決められているビット量又は送信時間を超えたことに応答して、オープンループＭＩＭＯ通信に切り替える。 - 特許庁

Occupation area of memory cells in a driver IC holding the data for correcting the quantity of light of each LED element is reduced by sharing 4 significant bits of quantity of light correction data between adjacent elements utilizing the fact that it varies continuously for the position of the LED elements and allotting only 1 bit to each dot.例文帳に追加

また、各ＬＥＤ素子の光量補正データをドライバＩＣ内部に保持しておくことができないので、印字時に、印刷データを送信する際に、その都度同時に光量補正データも送信する必要があったため、ＬＥＤヘッドの処理を高速化することが困難であるという問題があった。 - 特許庁

In a clock regenerator and a clock regeneration method, a clock synchronized with an input signal is generated, and a head bit of synchronous data in a specified pattern added to the head of each packet contained in an input signal is detected, and when the head bits of the synchronous data are detected, the phase of the clock is reset to the initial phase.例文帳に追加

クロック再生装置及びクロック再生方法において、入力信号に同期したクロックを生成し、入力信号に含まれる各パケットの先頭に付加された所定パターンの同期データの先頭ビットを検出し、同期データの先頭ビットを検出したときに、クロックの位相を初期位相にリセットするようにした。 - 特許庁

The nonvolatile semiconductor memory device has a memory cell array 1 using electrically rewritable NAND cells, a column decoder 4, a bit line control circuit 2, a word line control circuit 6, and a data input/output buffer 4, wherein previous writing and confirmation reading are performed after batch erasing of data to put erased memory cells into a desired threshold-value range.例文帳に追加

電気的書き換え可能なＮＡＮＤ型セルを用いたメモリセルアレイ１、カラムデコーダ４、ビット線制御回路２、ワード線制御回路６、データ入出力バッファ４を有し、データの一括消去後に事前書き込みと確認読み出しを行って消去されたメモリセルを、所望のしきい値範囲に追い込むようにした。 - 特許庁

A comparator 8 executes automatic threshold control(ATC) for a differential output signal Sd from the differential amplifier 7 by resistor elements R10, R11 and a capacitor C12 and sends digital output data Sf in which all 1-bit data in the received signal Sa are raised by comparison using the ATC.例文帳に追加

更に、この差動増幅の差動出力信号Ｓｄをコンパレータ８が抵抗素子Ｒ１０，Ｒ１１及びコンデンサＣ１２によって自動閾値制御（ＡＴＣ）を行い、この自動閾値制御による比較で受信信号Ｓａにおける全ての１ビットデータが立ち上がったデジタル出力データＳｆを送出する。 - 特許庁

In the electrophotography image recorder, an object identification circuit 1 decomposes received image data into a text object and a non-text object, a half tone processing circuit 2 applies half-tone processing to them separately and a half tone information storage circuit 3 stores the processed objects as half tone information comprising binary bit map data.例文帳に追加

この電子写真画像記録装置では、入力された画像データがオブジェクト識別回路１でｔｅｘｔオブジェクトとｎｏｎ−ｔｅｘｔオブジェクトとに分解され、それぞれ別々にハーフトーン処理回路２でハーフトーン処理されて２値のビットマップデータによるハーフトーン情報としてハーフトーン情報保持回路３に保持される。 - 特許庁

A coding section 12 codes each image region unit of a bit stream received by a stream input section 11 according to the control of a coding control section 16, stores picture data being a coding result to a first buffer 13, and stores a code amount and attached information by each image region unit to a second buffer 14 as the user data.例文帳に追加

符号化部１２は，符号化制御部１６の制御に従って，ストリーム入力部１１に入力されたビットストリームの各画像領域単位を符号化し，符号化結果のピクチャデータを第１バッファ１３に格納し，画像領域単位毎の符号量および付加的情報をユーザデータとして第２バッファ１４に格納する。 - 特許庁

This memory includes a plurality of memory cells where data are electrically written or erased, a word line Wl and a bit line connected to the plurality of memory cells, and a means for changing discharging time according to the value of an X address, i.e., the position of the word line WL, when data are read from the memory cell.例文帳に追加

電気的に書き込み及び消去可能な複数のメモリセルと、前記複数のメモリセルに接続されるワード線ＷＬ及びビット線と、前記メモリセルからデータの読み出しを行う際、Ｘアドレスの値、すなわち前記ワード線ＷＬの位置に応じてディスチャージ時間を変更する手段とを備える。 - 特許庁

That is, the image data storage section 107 stores a reproduced image at a particular position and the reproduced image is used for decoding the image data as the reference image so that an increase in processing amount and the capacity of the memory for edit and special reproduction can be avoided even in the case of the coded bit streams scarcely including the I pictures.例文帳に追加

すなわち、特定の位置の再生画像を画像データ格納部１０７に格納し、この再生画像を参照画像として画像データの復号に用いることによって、Ｉピクチャがほとんど含まれない符号化ビットストリームに対しても、編集や特殊再生の際の処理量やメモリの増加を防ぐことができる。 - 特許庁