1153万例文収録!

「Bit data」に関連した英語例文の一覧と使い方(113ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > Bit dataの意味・解説 > Bit dataに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

Bit dataの部分一致の例文一覧と使い方

該当件数 : 6360



例文

A wireless transmitter includes: a rectangular wave signal generating section 2 for generating a rectangular wave signal S2 in accordance with data of 1 bit; and an antenna drive section 6 for outputting a drive current to a transmission antenna 3 on the basis of the rectangular wave signal S2.例文帳に追加

1ビットのデータに対応して矩形波信号S2を生成する矩形波信号生成部2と、矩形波信号S2に基づき駆動電流を送信アンテナ3に出力するアンテナ駆動部6とを備える。 - 特許庁

An element threshold voltage is changed by implanting/discharging a charge in or from a body region connected to the bit line BL of two partially depleted transistors connected in series with each other in response to data.例文帳に追加

直列接続された2つの部分空乏化トランジスタのうち、ビット線BLに接続されたもののボディ領域に、データに応じて電荷の注入/吐き出しを行うことによって素子しきい電圧を変動させる。 - 特許庁

Next, a source line is grounded by a source line transistor Q24, the bit line BL2 is connected to the column latches G3, G4, data in accordance with a threshold value of a memory cell are held in the column latches G3, G4, and write-verify operation is performed.例文帳に追加

次に、ソース線トランジスタQ24によりソース線を接地し、ビット線BL2とカラムラッチG3、G4とを接続し、メモリセルのしきい値に応じたデータがカラムラッチG3、G4に保持され、書込ベリファイ動作が実行される。 - 特許庁

To reduce errors without the need for expansion of the bit length or for additional bits in the case of hierarchical coding where high-order hierarchical data are generated by a sum or a mean value of four adjacent pixels in a low-order layer.例文帳に追加

下位階層の隣接する4画素の合計値または平均値によって上位階層データを形成する階層符号化において、ビット長の拡張または付加ビットを必要とせずに誤差を軽減する。 - 特許庁

例文

When the number of bits of data to be received is set in a number of bit setting register 2, reception clocks mutually independent on each reception register 5, 6, 7, and 8 are generated according to the number of bits from a reception clock generating circuit 3.例文帳に追加

受信するデータのビット数をビット数設定レジスタ2に設定すると、受信クロック発生回路3からそのビット数に応じて各受信レジスタ5、6、7、8に互いに独立した受信クロックが発生される。 - 特許庁


例文

In one embodiment, voltage is connected to a selected bit line through a separate decoding unit, in a second embodiment, the voltage is connected to through the decoding unit connected to the intermediate data line.例文帳に追加

1つの実施形態において、電圧は、別個のデコーディング・ユニットを介して、選択されたビット線へ接続され、第2の実施形態において、電圧は、中間データ線へ接続されたデコーディング・ユニットを介して接続される。 - 特許庁

To obtain a digital demodulator which can extract and correct a DC offset of an IQ phase detector even when a carrier regeneration loop is locked on and demodulating or receiving data and always has an excellent BER (bit error rate) characteristic.例文帳に追加

キャリア再生ループがロックオンし、データを復調、受信している時でも、IQ位相検波器のDCオフセットを抽出・補正でき、常にBER(ビットエラーレート)特性の良好なデジタル復調器を得ることを目的とする。 - 特許庁

To compensate QoS in each logic channel by not conforming to a "Down" instruction included in a relative rate control channel if the transmission rate of uplink user data is lower than a guaranteed bit rate (GBR).例文帳に追加

上りユーザデータの伝送速度が補償伝送速度(GBR)を下回ってしまう場合には、相対速度制御チャネルに含まれる「Down」指示に従わないことによって、各論理チャネルにおけるQoSを補償する。 - 特許庁

A "margin" value may also be added to the average value in order to better ensure that the bit of electronic watermark data survives any MPEG encoding, while minimizing resultant artifacts.例文帳に追加

人為的誤りという結果が生じることを最小限に抑えながら、電子透かしデータのビットがいかなるMPEG符号化にも耐えることをより確実にするために、平均値に「マージン」値を加算することもできる。 - 特許庁

例文

If a code error detection part 110 detects a code error at that time, a code error transmission part 112 inserts an information bit representing the result into a free data area of the signal format of the leased line 202.例文帳に追加

この際、符号誤り検出部110にて符号誤りを検出すると、その結果を表わす情報ビットを符号誤り伝達部112にて専用線202の信号形態の空きデータ領域に挿入する。 - 特許庁

例文

To provide a semiconductor device that increases the speed of data transfer between a pair of bit lines and a pair of local IO lines even when an internal operating voltage VPERI is sufficiently lower than an internal voltage VDD.例文帳に追加

内部動作電圧VPERIが外部電圧VDDに比べて十分に低い場合であっても、ビット線対とローカルIO線対との間のデータ転送が高速化された半導体装置を提供する。 - 特許庁

Then, a frequency analysis using Fourier transform is performed for the results of the correlation operation over a prescribed accumulation time equal to or longer than the bit length (20 ms) of the navigation message data carried by the GPS satellite signal.例文帳に追加

そして、GPS衛星信号に搬送されている航法メッセージデータのビット長(20ミリ秒)以上の所定の蓄積時間に亘る相関演算結果に対して、フーリエ変換を用いた周波数解析が行われる。 - 特許庁

Then, a frequency analysis using Fourier transform is performed for the results of the correlation operation over a correlation accumulation time equal to or longer than the bit length (20 ms) of the navigation message data carried by the GPS satellite signal.例文帳に追加

そして、GPS衛星信号に搬送されている航法メッセージデータのビット長(20ミリ秒)以上の相関積算時間に亘る相関演算結果に対して、フーリエ変換を用いた周波数解析が行われる。 - 特許庁

By allocating the quantization bit according to the compression ratio, audio coded data are created corresponding to a change of compression ratio, and a reproduction signal with excellent audibility can be obtained.例文帳に追加

圧縮率に応じて量子化ビットの割当てを実現することとしたため、圧縮率の変化に対応した音声符号化データを生成することが可能となり、聴感上優れた再生信号を得ることができる。 - 特許庁

Data read out of the other buffer on a readout operation side between the buffers 46 and 47 are inputted to a recording and reproduction part by DMA transfer, etc., through a 32-bit width PCI bus 50.例文帳に追加

バッファ46及び47のうち、読み出し動作側にある他方のバッファから読み出されたデータは、32ビット幅のPCIバス50を介してDMA転送等を用い記録・再生部に入力されて記録される。 - 特許庁

This apparatus is constituted so that the modulation methods differ and the channel bit lengths simultaneously differ between a cipher related information or an information on a discrimination related information area 37 and an information on the user data areas 21, 22.例文帳に追加

暗号関連情報もしくは判別関連情報領域37の情報と、ユーザデータ領域21、22との情報との間で変調方法が異なり、同時にチャネルビット長が異なるようにしたものである。 - 特許庁

A data processor performs encoding using a matrix where constituting bit values of a PN series generated by a first PN series generating means 102 are arranged according to addresses based upon a PN series generated by a second PN series generating means 103.例文帳に追加

第1PN系列生成手段が生成したPN系列の構成ビット値を、第2PN系列生成手段の生成したPN系列に基づくアドレスに従って配置したマトリクスによるエンコードを実行する。 - 特許庁

Further, the IV generating section 72 calculates exclusive OR between the extended 16-bit data and a random number R generated from a random number generating section 71 and gives the result to an encryption section 73 and a multiplexer section 74 as an initial vector IV.例文帳に追加

さらにデータ拡張された16ビットのデータと、乱数発生部71により発生された乱数Rの排他的論理和が演算され、初期ベクトルIVとして復号部73と多重化部74に供給される。 - 特許庁

A "margin" value may also be added to the average value in order to better ensure that the bit of watermark data survives any MPEG encoding, while minimizing resulting artifacts.例文帳に追加

人為的誤りという結果が生じることを最小限に抑えながら、電子透かしデータのビットがいかなるMPEG符号化にも耐えることをより確実にするために、平均値に「マージン」値を加算することもできる。 - 特許庁

A judgement circuit 27 as a switch circuit bypassing bit conversion circuits 23 and 25 arranged in a route at the time of a regular processing, a second clock exchange FIFO 28 and a selector 29 are installed at the time of repeating data.例文帳に追加

データリピート時には、通常処理時の経路に配置されたビット変換回路23および25をバイパスさせる切替回路としての判定回路27、第2のクロック乗換用FIFO28およびセレクタ29を設ける。 - 特許庁

To develop a plotting command to a bit map by switching a parameter to indicate image quality of an image which is specified as compressed data by attribute information prepared by using the plotting command and attribute information of the plotting command.例文帳に追加

圧縮データとして指定されている画像の画質を示すパラメータを、描画コマンドと描画コマンドの属性情報を用いて作成された属性情報により切替えて、描画コマンドをビットマップ展開する。 - 特許庁

Then, a decimation filter converts an output from the notch filter to multi-bit data, and a phase compensation circuit performs phase compensation processing of the focus error signal or the tracking error signal to output from the decimation filter.例文帳に追加

そして、デシメーションフィルタによりノッチフィルタの出力を多ビットデータに変換し、位相補償回路によりデシメーションフィルタの出力に対してフォーカスエラー信号又はトラッキングエラー信号の位相補償処理を行う。 - 特許庁

A memory tester 101 informs size of DUT to an analysis server 104 after the end of test (step S301), and performs buffering of fail bit data stored in a fail memory and extraction of fail information (step S302).例文帳に追加

メモリテスタ101は、試験終了後にDUTのサイズを解析サーバ104に通知し(ステップS301)、フェイルメモリに記憶されたフェイルビットデータのバッファリング及びフェイル情報の抽出を行う(ステップS302)。 - 特許庁

Deadly pseudo contours in a digital driving are effectively eliminated by arranging the bit array of two sheet digital drive display means, in an inversely symmetrical manner and displaying inputted video data.例文帳に追加

本発明によれば2枚のデジタル駆動ディスプレー手段のビット配列を逆対称に配置し入力される映像データをディスプレーさせることにより、デジタル駆動での致命的な擬似輪郭を除去できる効果がある。 - 特許庁

By write voltage control circuit 109, voltages of the bit lines are set based on the conversion data successively input by latch circuits 105 and on array edge voltages output from an array terminal voltage control circuit 108.例文帳に追加

書き込み電圧制御回路109は、ラッチ回路105で順次入力された変換データと、アレイ端電圧制御回路108から出力されたアレイ端電圧とに基づいて、ビット線の電圧値を設定する。 - 特許庁

When a terminal device 1d decides that the shaper value of an ATM cell from a server 1a does not agree with the bit rate of MPEG data to be reproduced, the device 1d notifies the server 1a of the shaper value to be changed.例文帳に追加

端末装置1dはサーバー1aからのATMセルのシェーパー値が、再生するMPEGデータのビットレ−トに合致していないと判定すると、サーバー1aに対し変更すべきシェーパー値を通知する。 - 特許庁

To properly realize serial transmission of digital data configuring a 4:4:4 form HD signal and a D-Cinema signal whose quantization bit number exceeds 10 bits or the like by utilizing an existing circuit configuration component.例文帳に追加

4:4:4形式HD信号,量子化ビット数が10ビットを越えるD−Cinema信号等を形成するディジタルデータのシリアル伝送を、既存の回路構成要素を利用して、適切に実現できるものとする。 - 特許庁

A second ferroelectric capacitor C1 reads out the data to the first bit line connected selectively, by applying the voltage having opposite sign to the first voltage in the direction of increasing the coordinate on the first direction axis.例文帳に追加

第2強誘電体キャパシタC1は、第1方向軸の座標の増加方向において第1電圧と反対の符号の電圧が印加されることにより、選択的に接続される第1ビット線にデータを読み出す。 - 特許庁

For the image content of an incoming bit stream, a realness value of an image formed of a plurality of pixels each having associated pixel data is determined by evaluating a spatial distribution of luminance values of the image.例文帳に追加

着信ビットストリーム形式の画像コンテンツに関して、それぞれが関連ピクセルデータを有する複数のピクセルで形成された画像の実写値を、画像の輝度値の空間分布について評価することで決定する。 - 特許庁

To provide an image processing apparatus for suppressing reduction in the amount of information in quantizing image data to the bit rate to be quantized by a present encoding method, and to provide a control method for the image processing apparatus, and a program.例文帳に追加

現在の符号化方法が対象としているビット数に量子化する際に情報量の欠落を抑制する量子化を実現することができる画像処理装置及びその制御方法、プログラムを提供する。 - 特許庁

A demodulation unit 102 demodulates the base band signal in proper spread code/timing by each base station and by each path to provide an output of soft decision values expressing the same digital bit data even when the values differ from each other.例文帳に追加

復調部102では、基地局ごとパスごとに適切な拡散符号・タイミングで復調することにより、値が異なっていても同一のディジタルビットデータを表現した軟判定値を出力するようになっている。 - 特許庁

To enable a recording-person side to perform recordings so that recording times and tones of audio signals are different or the recording times of them become roughly constant in the case of recording one-bit stream data of multichannel audio signals.例文帳に追加

マルチチャネルオーディオ信号の1ビットストリームデータを録音する場合に、録音者側がオーディオ信号の録音時間や音質が異なるように、また、略一定の録音時間で録音することができるようにする。 - 特許庁

To provide an encoding process capable of easily achieving the control of compressibility or the guarantee of the maximum processing time at the time of expressing and encoding coefficient data after wavelet conversion for each bit plane.例文帳に追加

ウェーブレット変換後の係数データをビットプレーン毎に表現して符号化する際に圧縮率の制御や最大処理時間の保証を容易に達成可能な符号化プロセスを提供することを目的とする。 - 特許庁

Adding prescribed stuff bytes to a packet frame having a header and a payload can maintain the frame period and establish bit synchronization and data are transmitted by multiplexing bytes to a higher-order group hierarchy through byte interleaving.例文帳に追加

ヘッダとペイロードとを有するパケット・フレームに、所定のスタッフ・バイトを付加することにより、フレーム周期の維持およびビット同期を確立し、バイト・インターリーブにより高次群ハイアラーキにバイト多重してデータを伝送する。 - 特許庁

To obtain a mechanism for detecting voltage drop in a semiconductor integrated circuit device provided with a latch circuit constituted of two inverters connected in inversely parallel so as to operate as a storage element holding data of one bit.例文帳に追加

1ビットのデータを保持する記憶素子として働くように逆並列に接続された二つのインバータで構成されるラッチ回路を備える半導体集積回路装置において、電圧低下の検出機構を得ること。 - 特許庁

To output audio from a speaker 13 in a correct audio reproducing mode without causing head omission for bit stream data of audio inputted to a digital input terminal 19, in a control center device 12.例文帳に追加

コントロールセンター機器12において、ディジタル入力端子19へ入力されるオーディオのビットストリームデータに対して、頭切れを起こすことなく、オーディオを正しいオーディオ再生モードでスピーカ13から出力できるようにする。 - 特許庁

The MRAM includes a memory cell array having magnetic memory cells arranged in lines and columns at intersection of word, bit and digit lines, and a sense amplifier for sensing data stored in a selected magnetic memory cell.例文帳に追加

MRAMは、ワードライン、ビットライン、及びデジットラインの交差点に行及び列に配列されたマグネチックメモリセルを有するメモリセルアレイと、選択されたマグネチックメモリセルに貯蔵されたデータを感知する感知増幅器とを含む。 - 特許庁

A combination of the first and second conductive paths in the connected condition and the non-connected condition gives the bit condition of a standard signature word, and gives an address data to a memory construct and generates a consequential signature word.例文帳に追加

結合状態及び非結合状態にある第一及び第二導電性経路の組合わせが基準シグナチャワードのビット状態を与え、メモリ構成体へのアドレスデータを与え且つ結果的シグナチャワードを発生する。 - 特許庁

The data concealing device embeds a concealing image 720 to each least significant bit of a medium image 710 and references a key image to apply prediction coding to a medium image 710' to which the concealing image 720 is embedded.例文帳に追加

データ秘匿化装置は、媒体画像710の最下位ビットに秘匿画像720を埋め込み、秘匿画像720が埋め込まれた媒体画像710’に対して、キー画像を参照して予測符号化を行う。 - 特許庁

A bit number calculation part 111 virtually divides a picture corresponding to inputted picture data into prescribed squares, and the number of squares of representation other than a background color is calculated and is outputted as the number of used bits.例文帳に追加

ビット数算出部111は、上記入力された画像データに対応した画像を仮想的に所定のマスで区切り、各マスが背景色以外の表示のマスの数を算出して使用ビット数として出力する。 - 特許庁

A fail bit counter and a latch block counts the number of fail bits for data bits stored in a memory cell of a row selected in accordance with the fail flag signal, and stores a fail code indicating the number of fail bits being counted.例文帳に追加

フェイルビットカウンタ及びラッチブロックは前記フェイルフラグ信号に応じて選択された行のメモリセルに貯蔵されたデータビットに対するフェイルビット数をカウントして、カウントされたフェイルビット数を示すフェイルコードを貯蔵する。 - 特許庁

To provide an industrial controller for detecting and correcting any bit error in the case of the arithmetic operation of numeric data in response to every arithmetic command in a real time with simple configurations by an industrial controller.例文帳に追加

本発明は、産業用コントローラにおいて、シンプルな構成で、数値データの演算時のビットエラーを演算命毎にリアルタイムで検出・訂正することが可能な産業用コントローラを提供することを目的とする。 - 特許庁

Also, all drain lines DL in the sub arrays 10 are connected to a power source potential MCD by OR34, 35, and all source lines SL are connected to data lines DTL through bit lines BL by an OR36_j.例文帳に追加

また、OR34,35によってサブアレイ10中のすべてのドレイン線DLが電源電位MCDに接続され、OR36_jによってすべてのソース線SLがビット線BLを介してデータ線DTLに接続される。 - 特許庁

To provide a signal processing unit that can accurately binarize serial data, even if the ratio of signals at a high level to signals at a low level being components of a bit stream after preamble, is biased toward any level and to provide a correlator used for the signal processing unit.例文帳に追加

プリアンブルの後のビット列を構成するハイレベル及びローレベルの信号の比率が何れかに偏っていても、シリアルデータを正確に2値化できる信号処理装置及び、これに用いる相関器を提供する。 - 特許庁

Based on these times T1 and T2, a process time due to be difference in bit length between the data halfway on a transmission line is removed to calculate the transfer rate which is not affected by the signal process time halfway in the transfer.例文帳に追加

これらの時間T_1、T_2を基にして、伝送路の途中でのデータのビット長が異なることによる処理時間を除去し、転送途中の信号処理時間に影響されない転送レートを算出する。 - 特許庁

A Huffman decoder 350 receives data in 36-bit via a buffer RAM 200, detects a restart marker, depending on the marker flag and applies the decoding processing, while properly resetting a DC component on the basis thereof.例文帳に追加

この36ビットのデータをバッファRAM200を介してハフマン復号化器350に入力し、マーカーフラグよりリスタートマーカーを検出し、これに基づいてDC成分値を適宜リセットしながら復号化処理を行なう。 - 特許庁

When the bits of the same value continue with the higher n+1 bits, the data stored in an input register 11 is shifted by n bits to the MSB side, and a flag of 1 bit for indicating the fact of a shift has been formed.例文帳に追加

上位n+1ビットに同じ値のビットが連続している場合には、入力レジスタ11に記憶されているデータをMSB側にnビットシフトさせ、シフトさせたことを示す1ビットのフラグを生成する。 - 特許庁

To provide a video recording device which can maintain an image quality to a certain degree in response to contents of an actual broadcasting program while deciding an optimum bit rate so as to reduce an amount of data after compression to perform the compression.例文帳に追加

実際の放送番組の内容に応じて、ある程度の画質を維持しつつできるだけ圧縮後のデータ量を減らすように最適なビットレートを決定して圧縮を行うことが可能な録画装置を提供する。 - 特許庁

It compares the discharge potentials of the bit lines with the predetermined reference value in the comparator 105, and counts the discharge periods where the discharge potential is larger than the reference value in the counter 106 based on the output data from the comparator 105.例文帳に追加

比較器105でビット線の放電電位と所定の基準値とを比較し、比較器105からの出力に基づいて、放電電位が基準値よりも大きい放電期間をカウンタ106でカウントする。 - 特許庁

例文

Thereafter, when all the transmission factors FR inside each notched indent region is 0 or 1, mask-like data is developed in a bit map at a rough indent interval (dxs) and light strength is calculated through convolution integral.例文帳に追加

その後、各密刻み領域内の透過率Fが全て0であるか又は全て1である場合には、疎刻み間隔dx_sでマスク形状のデータをビットマップに展開し、コンボリューション積分により光強度を算出する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS