「Bit data」に関連した英語例文の一覧と使い方(114ページ目) - Weblio英語例文検索

When data are written in either of memory cells selected commonly in one read-word-line RWL0, even if the read-word-line RE10 is activated, both levels of the read-bit lines are not reduced to a ground potential by the bit line load circuit 2, so that loads are relieved in both of discharge and charge operation of transistors in a memory cell.例文帳に追加

１つのリードワード線ＲＷＬ０で共通に選択されるメモリセルのうちの一方にデータが書込まれる場合、リードワード線ＲＷＬ０が活性化されてもリードビット線のレベルは、ビット線負荷回路２により、いずれも接地電位までは低下しないため、メモリセル中のトランジスタの放電および充電動作とも、その負荷が軽減される。 - 特許庁

Upon deciding a program chain PGC being candidate reproduction, a system controller 60 calculates the average bit rate x of the PGCs obtained by dividing the data amount of the PGCs by a total PGC reproduction time and waits for the reproduction of a navigation pack NV_PCK to calculate the average bit rate y of VOBUs (Video Object Unit) from a VOBU reproduction time and VOBU sizes.例文帳に追加

再生対象となるプログラムチェーンＰＧＣが決定されると、システムコントローラ６０は、ＰＧＣのデータ量をＰＧＣ総再生時間で割ってＰＧＣ内平均ビットレートｘを算出するとともに、ナビゲーションパックＮＶ＿ＰＣＫが再生されるのを待ってＶＯＢＵ再生時間とＶＯＢＵサイズからＶＯＢＵ内平均ビットレートｙを算出する。 - 特許庁

To provide a fault detection system for an external memory capable of storing a parity bit without increasing the number of the external memory and capable of storing a parity bit without regard to a storing form in the external memory as for the fault detection system for the external memory provided in outside of a large-scale integrated circuit, etc., for storing data, etc.例文帳に追加

大規模集積回路などの外部に設けられてデータなどを格納する外部メモリの故障検出方式に関し、該外部メモリの数を増加させることなくパリティ・ビットを格納し、しかも、該外部メモリにおける記憶形式にかかわりなくパリティ・ビットを格納することができる外部メモリの故障検出方式を提供する。 - 特許庁

In the case of carrying out the special reproduction wherein digital video bit stream signals recorded on a recording medium are intermittently reproduced at a frequency slower than an ordinary frame frequency, inserting dummy picture data to the video digital bit stream signals intermittently reproduced can produce images for interpolating intermediate pictures of the reproduced intermittent images.例文帳に追加

記録媒体に記録されたデジタル映像ビットストリーム信号を通常のフレーム周波数より遅く間欠的に再生する特殊再生を行う際に、間欠的に再生された映像デジタルビットストリーム信号に、ダミーピクチャデータを挿入することで、再生された間欠画像の中間ピクチャを補間する画像を生成することができる。 - 特許庁

The scene describing circuit 16 informs the ID number of an AV object being used next to an AV bit stream analyzing circuit 12 which reads out an AV bit stream corresponding to the informed ID number from a storage unit 10, and analyzes it to detect various events and to extract text data by a speech recognition technology.例文帳に追加

シーン記述回路１６は次に、使用するＡＶオブジェクトのＩＤ番号をＡＶビットストリーム解析回路１２に通知し、ＡＶビットストリーム解析回路１２は、通知されたＩＤ番号に対応するＡＶビットストリームを記憶装置１０から読み出して解析し、各種イベントを検出すると共に、音声認識技術によりテキストデータを抽出する。 - 特許庁

The filtering apparatus includes: a mask generation unit 360 which generates a mask to be used for filtering section data based on a section number in a digital broadcasting receiver and the mask generation unit 360 determines whether to generate the mask based on an accumulated number of bit number 0 or 1 at each bit position of a section number already stored in the receiver.例文帳に追加

デジタル放送受信器でセクション番号に基づいて、セクションデータをフィルタリングするのに使用するためのマスクを生成するマスク生成部３６０を備え、マスク生成部３６０は、受信器に既に保存されたセクション番号の各ビット位置でのビット値０またはビット値１の累積値に基づいて、マスクの生成如何を決定するフィルタリング装置である。 - 特許庁

The device is equipped with a control means 16 which decides the CBR system whose digital signal has a fixed bit rate or the VBR system whose digital signal has a variable bit rate by counting the number of sync blocks in which effective data are recorded among a plurality of sync blocks constituting a digital signal and sets a recording mode corresponding to the decision result.例文帳に追加

デジタル信号を構成する複数のシンクブロックの内有効データが記録されているシンクブロックの数を所定時間単位で数えて前記デジタル信号が一定のビットレートであるＣＢＲ方式かビットレートが変化するＶＢＲ方式かを判別し、判別結果に応じた記録モードを設定する制御手段１６を備えたことを特徴とする。 - 特許庁

For the information recording medium on which the 128 bit media ID is not recorded, the 128 bit unique data is produced by combining either a device identifier corresponding to a recording device (device number) or a drive ID in a drive public key certificate (drive certificate) corresponding to a drive and a counter value or a pseudo random number and recorded in the information recording medium.例文帳に追加

１２８ビットのメディアＩＤが記録されていない情報記録媒体（メディア）に対して、記録装置に対応するデバイス識別子（Device Number）、あるいはドライブに対応するドライブ公開鍵証明書（Drive Certificate）中のドライブＩＤのいずれかと、カウンタ値、または乱数を組み合わせて１２８ビットの固有データを生成して情報記録媒体に記録する。 - 特許庁

The decoder separates the sector data and the first RS parity for cyclic hamming coding, and aligns this parities and corrects the one-bit errors of the parity by Reed-Solomon decoding by the second RS parity, then corrects the one-bit error by cyclic hamming decryption, and further corrects the errors of 2 bits or more by Reed-Solomon decoding by the first RS parity.例文帳に追加

復号器は、セクタデータと第１ＲＳパリティをｎ分割して巡回ハミング符号化し、このパリティを整列して第２ＲＳパリティによるリードソロモン復号でパリティの１ビットエラーを訂正した後に巡回ハミング復号により１ビットエラーを訂正し、更に第１ＲＳパリティによるリードソロモン復号により２ビット以上のエラーを訂正する。 - 特許庁

A comparison object bit string generation part 112 generates a comparison object bit string from the data string 101 and inputs it to a character and match length decoding part 113 and a plurality of match position decoding parts 114-0 to 114-15 to cause them to execute decoding of Huffman codes representing character codes and match lengths and decoding of Huffman codes representing match position appearing following match lengths, in parallel.例文帳に追加

比較対象ビット列生成部112は、データ列101から比較対象ビット列を生成して文字＆一致長復号化部113と複数の一致位置復号化部114-0〜114-15に入力し、文字コード及び一致長を示すハフマン符号の復号化と、一致長に続いて現れる一致位置を示すハフマン符号の復号化とを並列に行わせる。 - 特許庁

The bus use permission is transferred tentatively from the writing request to any one of a reading request to the internal memory 211 of an n-bit width, a reading request to an internal memory 212 of an m-bit width, and a writing request from the internal memory 212 of m-bits, when the bus use is next permitted to any one of those, in this data conversion period.例文帳に追加

このデータ変換期間において、次の使用許可が与えられるべきバス使用要求が、ｎビット幅の内部メモリ２１１への読み出し要求、ｍビット幅の内部メモリ２１２への読み出し要求、ｍビットの内部メモリ２１２からの書き込み要求のうち何れかの場合、書き込み要求からそれらの要求に対して一時的にバス使用許可を譲る。 - 特許庁

The forestage RAM 15 has a size calculated, according to an expression ((post-stage RAM 16 size)*8/(which of system bus bit))*(system clock period)+(DMA maximum waiting time)≤(LAN frame interval time)+(effective data extraction time of LAN controller 11)+(prestage RAM 15 size)*((LAN clock period)*(prestage RAM 15 bit number/8)).例文帳に追加

また、前段のＲＡＭ１５の大きさは、｛（後段のＲＡＭ１６のサイズ）＊８／（システムバスのビット幅）｝＊（システムクロック周期) ＋（ＤＭＡの最大待ち時間）≦（ＬＡＮフレーム間隔時間）＋（ＬＡＮコントローラ１１の有効データ抜出し時間）＋( 前段のＲＡＭ１５のサイズ) ＊｛（ＬＡＮクロック周期）＊（前段のＲＡＭ１５のｂｉｔ数／８）｝という計算式で算出される大きさとしている。 - 特許庁

The number of frame corresponding to each pattern of each rotary reel is made to correspond to stop data, which expresses the two states of stop and non-stop as to whether rotation is stopped or not in one bit, in simple stop tables 132-134 for left/middle/right reels which store each bit of the 21 bytes corresponding to the 21 symbols respectively.例文帳に追加

左・中・右リール用簡易停止テーブル１３２〜１３４は、各回転リールの各図柄に対応するコマ番号と、回転を停止するか停止しないかの停止・非停止の２状態を１ビットで表す停止データとが対応付けられたもので、２１個の図柄に対応する２１バイトの各ビットに停止テーブルがそれぞれ記憶されている。 - 特許庁

In a recording system 100, a data series is distributed to plural error correction coders 1-N including at least two error correction codes different in the error corrective ability in one bit or plural bits unit before or after a recording code is modulated, and the distributed bit strings are subjected to the error correction coding by respective error correction codes.例文帳に追加

記録系100では、記録符号変調前あるいは後に、データ系列を誤り訂正能力の異なる誤り訂正符号を少なくとも２つ含む複数の誤り訂正符号化器１〜Ｎに１ビットあるいは複数ビット単位で分配し、分配されたビット列に対して各誤り訂正符号による誤り訂正符号化を行う。 - 特許庁

The nonvolatile semiconductor memory device includes a plurality of unit cell arrays MAT00-11 having memory cells MC including bit lines BL and word lines WL and variable resistance elements VR which are arranged at respective cross parts of the bit lines BL and word lines WL, which are electrically re-writable, and of which the resistance values are stored as data in a nonvolatile state.例文帳に追加

不揮発性半導体記憶装置は、ビット線ＢＬ及びワード線ＷＬ、並びにビット線ＢＬ及びワード線ＷＬの各交差部に配置された電気的に書き換え可能で抵抗値をデータとして不揮発に記憶する可変抵抗素子ＶＲを含むメモリセルＭＣを有する複数の単位セルアレイＭＡＴ００〜１１を備える。 - 特許庁

In the case division multiple access receiver, a control unit 14 outputs an amplitude adjusting signal, corresponding to the receiving level of a received baseband signal to an amplitude adjuster 20, and on the basis of the amplitude adjusting signal, the amplitude adjuster 20 performs bit operation processing, wherein bit data ineffective to complex correlation result of the received baseband signal are eliminated.例文帳に追加

制御部１４は、受信ベースバンド信号の受信レベルに対応した振幅調整信号を振幅調整部２０に出力し、振幅調整部２０において、振幅調整信号に基づいて受信ベースバンド信号の複素相関結果に対し無効なビットデータを除去するビット演算処理を行う符号分割多重アクセス受信機である。 - 特許庁

The frame detection circuit 43 includes: a first synchronism detection section for detecting the same data sequence as synchronizing words (W0, W1) from a bit stream obtained by demodulating a TMCC signal; a second synchronism detection section for detecting two consecutive synchronizing words with an interval of one transmission frame inbetween from the bit stream; and a synchronism management section.例文帳に追加

フレーム検出回路４３は、ＴＭＣＣ信号を復調して得られたビットストリームから同期ワード（Ｗ０，Ｗ１）と同一のデータ列を検出する第１の同期検出部と、上記ビットストリームから同期ワードが１伝送フレーム間隔を空けて連続して２つ並んでいることを検出する第２の同期検出部と、同期管理部とを有している。 - 特許庁

An ink jet printer 4 divides a page of image output area into a plurality of bands, develops image information to be outputted in a bit map memory 18 in the form of a raster data for each band and outputs the image information developed in the bit map memory 18 onto a long sheet for each band by ejecting ink from the nozzles of an ink jet head 14.例文帳に追加

インクジェットプリンタ４は、１ページ分の画像出力領域を複数のバンドに分割し、出力すべき画像情報をバンド毎にラスタデータの形態でビットマップメモリ１８に展開し、ビットマップメモリ１８に展開された画像情報をインクジェットヘッド１４のノズルからインクを吐出して長尺用紙２４に各バンド毎に出力する。 - 特許庁

A DCT section 71 generates a DCT coefficient block, a quantization section 72 generates a quantization DCT coefficient block, a data imbedding section 73 imbeds an audio bit stream to all bits of AC coefficients in a frame area, imbeds an audio bit stream to low-order bits of the AC coefficients at the outside of the frame area and a Huffman coding section 74 applies Huffman coding to an output of the section 73.例文帳に追加

ＤＣＴ部７１は、ＤＣＴ係数ブロックを生成し、量子化部７２は、量子化ＤＣＴ係数ブロックを生成し、データ埋込部７３は、額縁領域において、ＡＣ係数の全ビットにオーディオビットストリームを埋め込み、額縁領域外において、ＡＣ係数の下位ビットにオーディオビットストリームを埋め込み、ハフマン符号化部７４は、ハフマン符号化する。 - 特許庁

The display driver further includes a test circuit 16 that is provided between the gradation data register circuit 14 and the gradation voltage selector circuit 18, the test circuit 16 connecting at least a part of a plurality of bit lines among bit lines provided between both of the circuits through a common node in a test mode, so as to perform failure detection based on a value of current that flows in the common node.例文帳に追加

さらに、階調データレジスタ回路１４と階調電圧セレクタ回路１８との間に設けられ、テストモード時において、両回路間に設けられたビット線に含まれる少なくとも一部の複数ビット線を共通ノードを介して互いに接続し、この共通ノードを流れる電流値に基づいて故障検出を行うテスト回路１６を備える。 - 特許庁

When a request to access to a defective memory cell is made, write data are supplied to the repair memory element SC from the write amplifier WAMP through the bit line MIO by turning on the switch SW2 in write operation, and data read out from the repair memory element SC are supplied to the read amplifier RAMP without using the bit line MIO by turning off the switch SW1 and turning on the switch SW3 in read operation.例文帳に追加

不良メモリセルへのアクセスが要求された場合、ライト動作時においては、スイッチＳＷ２をオンすることによりライトアンプＷＡＭＰからビット線ＭＩＯを介して救済記憶素子ＳＣにライトデータを供給し、リード動作時においては、スイッチＳＷ１をオフしスイッチＳＷ３をオンすることにより、救済記憶素子ＳＣから読み出されたリードデータをビット線ＭＩＯを介することなくリードアンプＲＡＭＰに供給する。 - 特許庁

The semiconductor device with the plurality of semiconductor storage devices mounted thereon for using test input data for inspection having a bit length of the divided data bit width, and the inspecting method thereof are constituted so that memory selection signals can be enabled for the all of the semiconductor storage devices or the arbitrary plurality of semiconductor storage devices, to write the plurality of semiconductor storage device simultaneously by one write operation.例文帳に追加

複数の半導体記憶装置を搭載し、データビット幅を分割したビット長のテスト入力データを用いて検査を行う半導体装置およびその検査方法であって、メモリ選択信号を全ての半導体記憶装置あるいは任意の複数の半導体記憶装置に対してイネーブルにすることが可能な構成にし、１度の書き込み動作で、同時に複数の半導体記憶装置に書き込みを可能とするものである。 - 特許庁

The error correction circuit 26 detects an error position in the code word and generates error detection data indicating the error position by applying error correction processing to the sequence of the code word read from the memory cell of cross regions of the selected word line and bit line out of memory cells CL through the bit line, and generates error correction data by correcting information bits at the detected error position.例文帳に追加

誤り訂正回路２６は、メモリセルＣＬのうち選択されたワード線およびビット線の交差領域のメモリセルからビット線を介して読み出された符号語の系列に対して誤り訂正処理を施すことにより、前記符号語中の誤り位置を検出して当該誤り位置を表す誤り検出データを生成し、且つ当該検出された誤り位置における情報ビットを訂正して誤り訂正データを生成する。 - 特許庁

Since Thin Flat PS obtained by facing operation using dummy page data (Probe EPS) and output page data obtained by page editing operation are individually rasterized (steps 704 and 712) and then output face data are generated by executing bit map synthesis (step 716), the facing operation and the page editing operation can be mutually independently executed.例文帳に追加

ダミーのページデータ（ＰｒｏｂｅＥＰＳ）を用いて面付け作業を行って得られたＴｈｉｎＦｌａｔＰＳと、ページ編集作業で得られた出力用ページデータとを別々にラスタライズし（ステップ７０４、７１２）、その後、ビットマップ合成を行って（ステップ７１６）、出力用面データを生成するので、面付け作業とページ編集作業とを互いに独立して行うことができる。 - 特許庁

The arithmetic circuit has a memory RAM storing original image data to be referred to by the unit of a macro block being the block of prescribed number of pixels and a pattern judging block for outputting a bit shift quantity S12 required for extracting a pattern, data on whether to permit writing into a memory and data S18 showing which direction one direction of an object boundary pixel is.例文帳に追加

演算回路は、参照すべき元の画像データを所定数の画素のかたまりであるマクロブロック単位で格納したメモリＲＡＭと、パターンを抽出するために必要なビットシフト量Ｓ１２と、メモリへに書き込みを許可するか否かのデータＳ１６と、一方向がいずれの方向のオブジェクト境界画素かを示すデータＳ１８とを出力するパターン判定ブロックとを有する。 - 特許庁

In an 8-valued NAND type multivalued flash memory designed to execute the multivalued parallel write with the bit line voltage set according to write data, a pulse-like word line voltage is applied to a word line to write while the pulsewidth of an effective word line voltage corresponding to the time taken for substantially writing data in memory cells to be written is controlled according to the write data.例文帳に追加

書き込みデータに応じてビット線電圧を設定し、多値並列書き込みを行うようにした８値のＮＡＮＤ型多値フラッシュメモリにおいて、ワード線にパルス状のワード線電圧を印加して書き込みを行い、この際、書き込み対象のメモリセルに実質的にデータの書き込みがなされる時間に対応する実効的なワード線電圧のパルス幅を書き込みデータに応じて制御する。 - 特許庁

The DC control bits included in the recording data have a DC control bit value which is correctly set based upon a DSV measurement result and it becomes difficult to discriminate between the DC control bits corresponding to the additional data and other DC control bits and the additional data of high difficulty in analysis can be stored, so that cipher key information etc., can be embedded in an analysis-difficult form.例文帳に追加

記録データに含まれるＤＣ制御ビットはＤＳＶ測定結果に基づいて正しく設定されるＤＣ制御ビット値を有し、付加データに対応するＤＣ制御ビットとその他のＤＣ制御ビットを区別することは困難となり、解析困難性の高い付加データの格納が可能であり、例えば、暗号鍵情報などを解析困難な態様で埋め込むことが可能となる。 - 特許庁

There are provided an extraction means 110 for extracting intra-predictive information contained in a bit stream of a video CODEC and a conversion means 200 for converting image data into an image having resolution higher than that of an original image, and the conversion means performs interpolation processing of pixels of the image data based on the intra-predictive information to convert the image data into an image of high resolution.例文帳に追加

ビデオコーデックのビットストリームに含まれるイントラ予測情報を抽出する抽出手段１１０と、画像データの解像度を原画像の解像度よりも高い画像に変換する変換手段２００と、を備え、前記変換手段は、前記イントラ予測情報に基づいて、前記画像データの画素の補間処理を行うことにより高解像度の画像に変換する。 - 特許庁

A table including a pair of binary data indicating an operator ought to be on, an operator ought to be off and an operator which may be either of them as different bit patterns is prepared and the binary data pairs of the table are sequentially collated based on the binary data obtained by detecting the state of each operator so that the pitch of the note is thereby unequivocally predetermined.例文帳に追加

オンでなければならない操作子、オフでなければならない操作子、及びそのどちらでも構わない操作子を異なるビットパターンとして示す１対のバイナリデータを収録したテーブルを準備し、各操作子の状態を検出して得たバイナリデータを基にこのテーブルのバイナリデータ対を順次照合していくことにより、音のピッチを一意に特定するようにした。 - 特許庁

Waveform information of a data signal wherein noise jitter is suppressed by averaging data signals to be measured is generated by time-series data at fixed intervals shorter than the period of a clock signal having a frequency corresponding to a bit rate (S1), and a wide-band clock reproduction processing is performed to the waveform information (S2), and a clock signal including the pattern-dependent jitter is reproduced.例文帳に追加

被測定データ信号に対する平均化を行ってノイズ性ジッタを抑圧したデータ信号の波形情報を、ビットレートに対応した周波数のクロック信号の周期より短い一定間隔の時系列データで生成し（Ｓ１）、その波形情報に対して広帯域なクロック再生処理を行って（Ｓ２）、パターン依存性ジッタを含むクロック信号を再生する。 - 特許庁

A CPU 150 selects the decoded data of bit streams having transmission quality not less than a predetermined reference quality on the basis of the error rates obtained by the demultiplexer 120, obtains the transmission quality for each picture, for the selected decoded data, on the basis of the BER value from the decoder 130, and selects the picture having the highest transmission quality from among pictures that correspond to each other among the selected decoded data.例文帳に追加

ＣＰＵ１５０は、デマルチプレクサ１２０が得たエラー率に基づいて伝送品質が所定の基準品質以上のビットストリームの復号データを選択し、選択した復号データに対して、デコーダ１３０からのＢＥＲ値に基づいて各ピクチャの伝送品質を求め、選択した復号データ間で互いに対応するピクチャの中から、伝送品質が最も高いピクチャを選択する。 - 特許庁

Data access by the memory address calculation formula in an address range to be efficiently treated by an instruction system as a given 16-bit fixed length instruction is grouped (S3), a base address formed by commonizing address calculation is selected to the grouped array reference (data access) and array as plural data access is made possible to be referred by the sum of the selected base address and offset (S4).例文帳に追加

与えられた１６ビット固定長命令のような命令体系で効率よく扱えるアドレス範囲にあるメモリアドレス算出式によるデータアクセスをグループ化し（Ｓ３）、グループ化された配列参照（データアクセス）に対してアドレス計算を共通化したベースアドレスを選び、選ばれたベースアドレスとオフセットの和により複数データアクセスとしての配列を参照可能にする（Ｓ４）。 - 特許庁

The printer 100 includes: an edge detection unit 112, a screen processing unit 113, a pulse width conversion unit 114 for converting each pixel included in image data to C-bit (C≤A) pulse width data according to an input gradation value, and an output unit 115 for outputting pulse width data output from either of the screen processing unit 113 and the pulse width conversion unit 114.例文帳に追加

本発明の印刷装置１００は、エッジ検出部１１２と、スクリーン処理部１１３と、画像データに含まれる各画素を入力階調値に応じたＣ（ただしＣ≦Ａ）ビットのパルス幅データに変換するパルス幅変換部１１４と、スクリーン処理部１１３及びパルス幅変換部１１４のいずれかから出力されたパルス幅データを出力する出力部１１５と、を備える。 - 特許庁

An image processing apparatus comprises selecting means for selecting a given gradation mode from a plurality of gradation modes of different bit length structures used for gradation expression, image processing means for generating image data from data to be printed according to the gradation mode selected by the selecting means, and transferring means for transferring the image data generated by the image processing means to a printer.例文帳に追加

画像処理装置は、階調表現に使用するビット長の構成がそれぞれ異なる複数の階調モードから所定の階調モードを選択する選択手段と、前記選択手段が選択した階調モードに従い、前記印刷対象データからイメージデータを生成する画像処理手段と、前記画像処理手段が生成したイメージデータをプリンタへ転送する転送手段と、を備える。 - 特許庁

When the reference data are generated from the design data, a scan list defined by coordinates of intersections found by scanning graphic data represented as polygons in a line direction in units of sub-pixels obtained by dividing a pixel or bit maps by the units of sub-pixels are generated, and an image intensity distribution corresponding to the transmissivity or phase distribution of a sample is calculated, using a physical model for partial coherent imaging.例文帳に追加

設計データから参照データを作成する際に、画素を分割したサブ画素単位で、多角形により表わされる図形データをライン方向に走査して求めた交点の座標で定義される走査リスト若しくはサブ画素単位のビットマップを生成し、試料の透過率や位相分布に応じた像強度分布を部分コヒーレント結像の物理モデルに基づいて計算する。 - 特許庁

A layout if a data path system is formed in bit slices.例文帳に追加

ワード線と直交する方向に形成されるデータ線に対して、データ線の延伸方向にデータラッチ３００、マルチプレクサ６０１，６０２、ＥＣＣ回路部４０１、入出力回路部５００を列状に隣接して配置し、データパス系のレイアウトをビットスライス状に形成する。 - 特許庁

To provide an automatic unit testing system capable of handling an interruption processing and bit data and provided with functions for setting an initial value to a variable, perfing a type definition independent of a processor, coping with an alias variable and outputting performance information, etc.例文帳に追加

割込み処理やビットデータを扱うことができ、変数への初期値設定やプロセッサ非依存の型定義、別名変数への対応、性能情報の出力等の機能を備えた自動単体試験システムを提供する。 - 特許庁

To provide an error rate confirming device for a receiver for a digital radio transmission system, where it is not always required for a supervisor to monitor a bit-error rate displayed on the receiver in digital radio transmission of image data.例文帳に追加

画像データ伝送用のデジタル無線伝送において、受信機上に表示されるビット誤り率を常に監視者が見ている必要がないデジタル無線伝送方式用受信機の誤り率確認装置を提供すること。 - 特許庁

The voltage VIN of an input analog signal is amplified by a first differential amplifier AMP1 with the voltage VM as the reference and low-order bit data is obtained by a position that the obtained SUBIN occupies between the voltage SUBH and the voltage SUBL.例文帳に追加

入力アナログ信号の電圧Ｖ_INは第１の差動増幅器ＡＭＰ_1 によって電圧Ｖ_M を基準に増幅され、得られた電圧ＳＵＢ_INが電圧ＳＵＢ_H と電圧ＳＵＢ_L との間に占める位置によって下位ビットデータが求められる。 - 特許庁

Differential coding is carried out after an information symbol conversion unit 1-1 converts a data bit series to an information symbol signal series, and a training signal creation unit 1-2 creates a designation code series in a radio transmission station and a radio receiving station.例文帳に追加

情報シンボル変換部１−１は、データビット系列を情報シンボル信号系列に変換し、トレーニング信号生成部１−２は、無線送信局と無線受信局とで指定符号系列を生成した後、差動符号化する。 - 特許庁

The inter-data logical arithmetic operation of the pair bit lines of both memory blocks is performed by activating the logical arithmetic circuits, and the logical arithmetic results are simultaneously written to all Y addresses of selected X address in at least one memory block.例文帳に追加

この論理演算回路の活性化により、両メモリブロックのペアビット線のデータ間の論理演算を行い、その論理演算け結果を少なくとも１つのメモリブロック内の選択Ｘアドレスの全Ｙアドレスに同時に書込む。 - 特許庁

Thus, since raising to the over-drive potential is not performed sharply, but performed stepwise, an influence on other bit lines through parasitic capacitance is reduced and the malfunction caused by the data inversion is prevented.例文帳に追加

このように、オーバードライブ電位への引き上げを急激に行うのではなく、段階的に引き上げを行っていることから、寄生容量を介して他のビット線に与える影響が低減され、データ反転による誤動作が防止される。 - 特許庁

The performance of the wiring module is made high by minimizing the complexity of an interconnect network through the direct mapping of a control/data flow graph, and the performance of the arithmetic module is made high by a dedicated arithmetic circuit based upon a bit-serial architecture.例文帳に追加

コントロール／データフローグラフの直接マッピングにより、相互結合網の複雑さを最小化し配線モジュールを高性能化するとともに、ビットシリアルアーキテクチャに基づく専用演算回路により演算モジュールを高性能化する。 - 特許庁

Then, in an ONU 30 that corresponds to a high speed bit rate to which an optical signal from the OLT 10 has been applied via a power splitter 2, error correction of the reception data is performed, thereby attaining improvement in the reception sensitivity of the ONU 30.例文帳に追加

そして、ＯＬＴ１０からの光信号がパワースプリッタ２を介して与えられる高速ビットレート対応のＯＮＵ３０において、受信データの誤り訂正処理を行うことで、該ＯＮＵ３０の受信感度改善を図る。 - 特許庁

This printer driver in a printer system is configured to generate an intermediate code in each predetermined print range from a print command, and to output an intermediate code to the controller of a printer, and to develop bit map image data from the intermediate code to the controller.例文帳に追加

印刷コマンドから所定の印刷範囲毎の中間コードを生成し，プリンタのコントローラに当該中間コードを出力し，当該コントローラに中間コードからビットマップ画像データを展開させるプリンタシステムにおけるプリンタドライバである。 - 特許庁