「Clock In」に関連した英語例文の一覧と使い方(154ページ目) - Weblio英語例文検索

Since the waveform sound recording means 33 performs recording in synchronism with the clock of the automatic playing means 31, it can divide the phrase waveform data at the changing point of pitches by dividing the phrase waveform data on the basis of information on each note of performance data.例文帳に追加

波形録音手段３３では、自動演奏手段３１のクロックに同期して録音していることから、演奏データの各音符の情報に基づいてフレーズ波形データを分割することにより、ピッチの変わり目で分割することができる。 - 特許庁

To eliminate a limitation on the clock frequency caused by the strobe signal delay variation due to voltage and/or temperature (PVT) variations so that data signals is driven with sufficiently high reliability and latched in appropriate timing by a memory controller.例文帳に追加

電圧および／または温度（ＰＶＴ）の変動によるストローブ信号の遅延の変化に起因して生じるクロック周波数の制限をなくし、メモリ・コントローラがデータ信号を十分に高い信頼性で駆動し適切なタイミングでラッチできるようにする。 - 特許庁

If this is true for your machine, your site administrator will probably have provided a program named "x11", "startx", or "xstart"that will do site-specific initialization (such as loading convenient default resources, running a window manager, displaying a clock, and startingseveral terminal emulators) in a nice way.例文帳に追加

ユーザのマシンがそのような環境であれば、自サイトの管理者が "x11", "startx", "xstart" のような (標準リソースのロード、ウィンドウマネージャの起動、時計の表示、端末エミュレータの起動を行うような)サイト独自のプログラムをちゃんと用意しているはずである。 - XFree86

A motion of a robot is taken as expanded data obtained by decomposing it by optional resolution the expanded data is stored in a storing means, the expanded data is output to a positioning controller by a data output means on the basis of an internal clock, and the robot is synchronized.例文帳に追加

ロボットのモーションを任意の分解能で分解した展開データとし、前記展開データを記憶手段に記憶させ、データ出力手段により、内部クロックに準じて前記展開データを位置決めコントローラに出力することでロボットを同期させる。 - 特許庁

A clock 1S of a frequency f_0 is impressed from the oscillator 1 of the lighting circuit 6 to a terminal CP of the system control part 7 in the converting circuit 10, and the lighting circuit 6 is controlled synchronously with the driving signals of the image sensors 8B, 8G and 8R.例文帳に追加

点灯回路６の発振器１からは、変換回路１０のシステム制御部７の端子ＣＰに周波数ｆ０のクロック１Ｓが印加されていて、イメージセンサ８Ｂ、８Ｇ、８Ｒの駆動信号に同期して前記点灯回路６が制御される。 - 特許庁

Once the vertical streak noise acquisition operation interval is completed and a horizontal scanning interval is started, a vertical streak noise signal corresponding to one line is in response to horizontal scanning clock ϕH successively output for each line from an output amplifier and is input into a vertical streak noise correction circuit.例文帳に追加

列ノイズ取得動作期間が終了し水平走査期間が開始されると、１行分の列ノイズ信号が水平走査クロックφＨに応じて、出力アンプから列毎に順次出力され、列ノイズ補正回路に入力される。 - 特許庁

With this delayoperating mode, by a refrigerant compressor 3 being run during only predetermined clock time delays, one part of a refrigerant decompressed with an expansion valve 5 for air-cooling is supplied to and is maintained in a cold storage unit 8, condensed and liquefied.例文帳に追加

この遅延運転モードでは、冷媒圧縮機３が所定時間だけ遅延運転されることにより、冷房用膨張弁５で減圧された冷媒の一部が蓄冷ユニット８へ供給されて凝縮液化し、蓄冷ユニット８内に保持される。 - 特許庁

The charge pump 32 is connected at the rear stage of the charge pump 31, and starts a boosting operation to a second phase delayed by a predetermined phase from a first phase after the first phase which must start the boosting operation by the charge pump 31 in synchronization with the clock signal.例文帳に追加

チャージポンプ部３２は、チャージポンプ部３１の後段に接続され、クロック信号に同期して、チャージポンプ部３１が昇圧動作を始めるべき第１の位相の後、第１の位相より所定の位相遅れた第２の位相に昇圧動作を始める。 - 特許庁

When a battery for a module 55 is set in the date module 31, a clock circuit 49 is reset and starts time measurement operation from prescribed date and time, and the prescribed date and time is temporarily displayed on a liquid crystal panel 51, which becomes the non-display state after 1 to 2 seconds.例文帳に追加

デートモジュール３１にモジュール用電池５５をセットすると、時計回路４９がリセットされ、所定の日時から計時動作が開始されるとともに、液晶パネル５１に所定の日時が一旦表示された後、１〜２秒後に無表示になる。 - 特許庁

To provide a circuit system in which throughput can be improved by avoiding providing system clocks of two systems and operation restriction that it must be synchronized to a slow system clock when an operation frequency of an associative memory is slower than an operation frequency of a system LSI.例文帳に追加

連想メモリの動作周波数がシステムＬＳＩの動作周波数よりも遅い場合に、システムクロックを２系統設けたり、遅いシステムクロックに同期しなければならない動作制約を回避して、スループットの向上を図れる回路方式を提供する。 - 特許庁

To provide a shift register circuit and a picture display device having wide operation margin in which a capacity load of a clock signal line is reduced with simple constitution, the load of an external circuit is reduced, power consumption is reduced, and a manufacturing cost is reduced.例文帳に追加

この発明の目的は、簡単な構成でクロック信号線の容量負荷を低減して、外部回路の負荷を低減でき、低消費電力化と低コスト化が図れる動作マージンの広いシフトレジスタ回路および画像表示装置を提供する。 - 特許庁

A SCF with a built-in IC configures the time constant section 8 for the switching control and the time constant τ thereof is freely adjustably controlled by a clock signal Fclk resulting from the frequency-division of a reference signal generated from a VCO 6 at a variable frequency division rate.例文帳に追加

切換制御のための時定数部８をＩＣ内に内蔵したＳＣＦで構成し、その時定数τは、ＶＣＯ６で生成される基準信号を可変の分周率で分周したクロック信号Ｆｃｌｋで調整自在に制御する。 - 特許庁

Thus, a clock signal, having the prescribed frequency (the frequency in which the frequency of the vertical synchronizing signal is multiplied by the number of clocks per one vertical period, including the blanking part of the fixed element display device) synchronized with the vertical synchronizing signal, is obtained.例文帳に追加

このことにより垂直同期信号に同期した所定の周波数（垂直同期信号の周波数に固定素子表示デバイスのブランキング部を含めた１垂直期間当たりのクロック数を乗じた周波数）のクロック信号を得る。 - 特許庁

A clock circuit 102 counts a time after a transmission control section 104 transfers part of codes to a decoder 12 being a destination device until its acknowledgement is returned in order to detect the transfer capability of a transmission channel 11.例文帳に追加

送信制御部１０４は伝送路１１の転送能力を検出するため、相手先装置である復号装置１２に一部の符号データの転送を行ってから、そのアクノリッジが返ってくるまでの時間を時計回路１０２で計時する。 - 特許庁

On the basis of layout data for which cell arrangement is completed, a timing margin for a clock signal for data transmission between flip-flops each having a data path is computed, and two flip-flops are combined in ascending order of the timing margin to generate a flip-flop pair.例文帳に追加

セル配置の終了したレイアウトデータにもとづいて、データパスを有するフリップフロップ間のデータ伝達のクロック信号に対するタイミングマージンを算出し、そのタイミングマージンの少ない順にフリップフロップを２個ずつ組み合わせてフリップフロップ対を生成する。 - 特許庁

To improve accuracy of measuring a cycle of a wobble signal by shortening a necessary recovery time at the time of re-synchronizing a reproduction clock with the reproduction data of a disk recorded by a phase modulated wobble system in a PLL circuit of an information recording and reproducing device.例文帳に追加

情報記録再生装置のＰＬＬ回路において、位相変調ウォブル方式で記録されたディスクの再生データに再生クロックを再同期させるときの回復に要する時間を短かくし、ウォブル信号の周期の測定精度を向上させる。 - 特許庁

To economically and simply conduct adjustment and inspection of an optical module without the need for using an expensive exclusive measure ment instrument such as a multi-channel generator by providing a clock generat ing section generating a test pattern in an optical subscriber line terminating unit (ONU).例文帳に追加

光加入者線終端装置（ＯＮＵ）内にテストパターンを発生するクロック発生部を設けることで、マルチチャネルジェネレータ等の高価な専用測定器を用いることなく光モジュールの調整検査を経済的に、かつ簡易に行なう。 - 特許庁

A tracking pattern forming control unit 54 added to an LD driving control unit 44 for forming an image of Y in an image forming apparatus operates synchronously with a clock for which spread spectrum frequency modulation is performed by a frequency modulating circuit 60.例文帳に追加

画像形成装置のうちＹの画像を形成するＬＤ駆動制御部４４に付加された追跡パターン形成制御部５４は、周波数変調回路６０によってスペクトラム拡散周波数変調が行われたクロックに同期して動作する。 - 特許庁

Local buffer amplifiers 11-1 to 11-3 with AND gate are provided in each control signal generating circuit 4a, 5a, 6a, logical product operation of a transmitted internal clock signal and each activation signal is performed, buffer-amplification is performed, and the signal is outputted.例文帳に追加

アンドゲート付きローカルバッファアンプ１１−１乃至１１−３は、各制御信号発生回路４ａ，５ａ，６ａ内に設けられ、伝送された内部クロック信号と各活性信号との論理積演算を行いかつ緩衝増幅して出力する。 - 特許庁

Each terminal G of the n-channel MOS transistor NT1 and the p-channel MOS transistor PT1 is connected in common, and clock signals CLK, /CLK where the phases are inverted virtually are applied to its common junction and the terminal of capacitor CP1.例文帳に追加

ｎチャネルトＭＯＳトランジスタＮＴ１及びｐチャネルＭＯＳトランジスタＰＴ１の各ゲート端子Ｇは共通接続され、その共通接続点とキャパシタＣＰ１の端子とに互いに位相の反転したクロック信号ＣＬＫ，／ＣＬＫが印加される。 - 特許庁

This test mode entry circuit is provided with test mode entry controllers 191-193 generating an enable-control signal bMSETENB enabling continuous input of a second command only at the time of test mode entry when the signal bMSET is received with a continuous cycle synchronizing with a clock in this test mode entry circuit.例文帳に追加

このテストモードエントリ回路において信号bMSET をクロックに同期した連続したサイクルで受ける際、第２のコマンドの連続した入力をテストモードエントリ時のみ可能にするイネーブル制御信号bMSETENBを生成するテストモードエントリコントローラ191 〜193 を設けた。 - 特許庁

To provide a small-sized mobile type electronic apparatus and a mobile type electronic clock which can prevent malfunction due to the influence of noise, regarding a circuit board wherein constraints are placed in a wiring layout by the design of a product, and the wiring pattern of a micronic signal becomes long.例文帳に追加

製品のデザインによって配線レイアウトに制約が生じ、微小信号の配線パターンが長くなる回路基板に関して、ノイズの影響による誤動作を防止できる小型の携帯型電子機器および携帯型電子時計を提供する。 - 特許庁

In the second half of the clock cycle, the condition flag arithmetic operation part 51 controls invalidation of a condition execution instruction by outputting the new condition flag value to any of gates 451 or 453 concerning the condition execution instruction.例文帳に追加

当該クロックサイクルの後半において、条件フラグ演算部５１は、当該新たな条件フラグ値をゲート４５１乃至４５３の何れか条件実行命令に係るゲートへ出力することにより当該条件実行命令の無効化を制御する。 - 特許庁

When a time setting device 24 inquires time to a reference time computer 1 and receives a reference time from the computer, the reference time is corrected so as to add the transmission time of the reference time and is set in a clock 23.例文帳に追加

時刻設定装置２４が、基準時刻計算機１０に時刻の問合せを行ない、基準時刻計算機から基準時刻を受けたとき、基準時刻の伝送時間を加算するように当該基準時刻を補正して時計２３に時刻を設定する。 - 特許庁

To reduce the number of transistors, a circuit area and power consumption in a flip-flop circuit which includes an input part using a dynamic circuit and an output part using a static circuit and captures data during a term of pulse width shorter than a clock period.例文帳に追加

ダイナミック回路を用いた入力部とスタティック回路を用いた出力部とを含み、クロック周期に比べて短いパルス幅の期間にデータ取り込みを行うフリップフロップ回路において、トランジスタ数、回路面積及び消費電力を削減する。 - 特許庁

To reproduce at least two kinds of data systems, in which the amount of transferring of coded signals and the amount of decoding computation rate vary greatly depending an inputted audio and video signals, without increasing the circuit size and the speed of a clock.例文帳に追加

回路規模を増大させたり、クロックの速度を速めることなく、入力される音声と映像とで符号化信号の転送量や復号演算量の比率が大きく異なる少なくとも２種類のデータ方式の再生を可能とすること。 - 特許庁

To provide an image processing system, etc. which can execute image processing according to various image modes in a state of simplifying a configuration of an image processing circuit and that of an output circuit for outputting a reference clock or the like to the image processing circuit.例文帳に追加

画像処理回路と当該画像処理回路に基準クロック等を出力する出力回路の構成を簡素化した状態で、種々の画像モードに応じて画像処理を実行することが可能な画像処理システム等を提供すること。 - 特許庁

On the other hand, at the time of reading the image data from the frame memory 19, the high-speed horizontal clock frequency signals of about 60 MHz which is the quadruple of 15 MHz for instance are used and thus, the image data of 60 frames are read in one second.例文帳に追加

一方、このフレームメモリ１９から画像データを読み出す際には、例えば上記１５ＭＨｚの４倍の約６０ＭＨｚの高速の水平クロック周波数信号が用いられ、これにより１秒間に６０フレームの画像データが読み出される。 - 特許庁

In a non-drawing period from drawing end time t5 of the stripe end up to drawing start time t8 of a succeeding stripe, a SUM clock signal and a SUM read pulse signal for reading out the operated SUM to the deflection control circuit are generated.例文帳に追加

このストライプエンドの描画終了時刻ｔ５から次のストライプの描画開始時刻ｔ８までの非描画期間に、演算されたＳＵＭを偏向制御回路に読み出すためのＳＵＭクロック信号とＳＵＭリードパルス信号とを発生させる。 - 特許庁

To set a flexible and appropriate frequency division rate corresponding to all operation modes without changing the frequency division rate of a frequency divider circuit for generating the sampling clock of remote control signals corresponding to the operation mode by software in a microcomputer loaded with a remote control reception function.例文帳に追加

リモコン受信機能を搭載したマイコンにおいて、動作モードに応じてリモコン信号のサンプリングクロックを発生させる分周回路の分周比をソフトで変更せず、動作モード全てに応じて柔軟かつ適切な分周比を設定する。 - 特許庁

Transfer gates 50 and 51 alternately transfer data transferred to the pair of data lines DBa and DBb to a data line pair RDB in each cycle of the clock CLK, and the data are amplified by a read amplifier 25 and outputted to an input-output buffer 27.例文帳に追加

データ線対ＤＢａ，ＤＢｂに転送されたデータはトランスファゲート５０，５１によってクロックＣＬＫの１周期ごとに交互にデータ線対ＲＤＢに転送され、リードアンプ２５によって増幅され入出力バッファ２７へ出力される。 - 特許庁

The data input processing circuit 22 mounted in a display side housing 20 outputs a low speed processing signal (first digital signal) synchronized with a clock signal inputted from a controller mounted in a housing 10, and one high speed processing signal selected from a plurality of high speed processing signals (second digital signals) asynchronous with the clock signal and inputted by digital through, to a controller by time sharing.例文帳に追加

筐体１０に実装されるコントローラから入力されるクロック信号に同期させた信号である低速処理信号（第１のデジタル信号）と、前記クロック信号に非同期の信号である複数の高速処理信号（第２のデジタル信号）のうちから一の前記高速処理信号を選択し、選択した前記高速処理信号のデジタルスルーによる信号とを、時分割多重により前記コントローラに出力する、表示側筐体２０に実装されるデータ入力処理回路２２から構成される。 - 特許庁

To provide an information processing system for performing the batch control of the CPU clock frequency of each information apparatus by performing the batch management of all information apparatuses on a network, and for decreasing power consumption by performing the power consumption control of a CPU in a specific time zone when power consumption is large such as summer power consumption peak by schedule setting and a CPU clock frequency control management method.例文帳に追加

ネットワーク上で全ての情報装置を一括管理することで、各情報装置のＣＰＵクロック周波数の一括制御を行うことを可能とし、さらに、スケジュール設定により夏季電力消費ピーク時等の電力消費の多い特定の時間帯でＣＰＵの消費電力制御を行うことで消費電力を下げることが可能となるような情報処理システムおよびＣＰＵクロック周波数制御管理方法を提供する。 - 特許庁

This microcomputer system which operates with a microcomputer-operated clocked and clocks using a clock 3 clocking according to the operation of a clocking quartz oscillator 1 separately from the microcomputer operated clock judges that the clocking is abnormal, when the frequency or cycle of pulses output by the clocking quartz oscillator or their divided pulses in not within a prescribed range.例文帳に追加

マイコン動作用クロックにより動作すると共に、該マイコン動作用クロックとは別個に時刻計時用水晶振動子１の動作に基づいて発生される時刻計時用クロック３により時刻計時を行うマイコンシステムにおいて、前記時刻計時用水晶振動子より出力されるパルスまたはその分周パルスの周波数または周期が所定の範囲内に収まっていない時に、前記時刻計時が異常であると判定するようにしている。 - 特許庁

Data for image printing is transferred to a thermal head from an electric substrate of the sublimation printer via an FPC and an FFC in such a way that a clock for data transmission to odd-numbered heat resistors and even-numbered heat resistors selectively uses two kinds of different frequencies, and that a transfer clock for transferring data for image printing of odd-numbered channels and even-numbered channels uses two kinds of different frequencies.例文帳に追加

昇華型プリンタの電気基板からＦＰＣ及びＦＣＣを介してサーマルヘッドに画像印画用データを転送する際に奇数番目の発熱抵抗体と偶数番目の発熱抵抗体へのデータ転送用のクロックを少なくとも２種類の異なる周波数を選択使用したり、奇数番目のチャンネルと偶数番目のチャンネルの画像印画用データを転送する為の転送クロックを少なくとも２種類の異なる周波数を用いることで実現する。 - 特許庁

To provide a semiconductor laser drive apparatus in which current applied to a semiconductor laser is optimally corrected depending on respective conditions such as a pixel clock in an image forming device and semiconductor laser light amount with a simple configuration, so as to make up for oscillation delay of the semiconductor laser, and to obtain an output waveform suppressing rounding thereof.例文帳に追加

半導体レーザに印加する電流を、画像形成装置の画素クロックや、半導体レーザ光量の条件ごとに最適な補正を簡単な構成で行うことにより、半導体レーザの発振遅延を補い、且つ、鈍りを抑制した出力波形が得られる半導体レーザ駆動装置を提供すること。 - 特許庁

An LED head in a printing apparatus connects a plurality of driving IC DRV supplying a driving electric current to an LED element constituting an LED array chip CHP in a cascade, and transmits printing data to each driving IC DRV based on the differential clock signals HD-CLK-P and HD-CLK-N.例文帳に追加

印刷装置におけるＬＥＤヘッドは、ＬＥＤアレイチップＣＨＰを構成するＬＥＤ素子に駆動電流を供給する複数の駆動ＩＣ ＤＲＶをカスケ−ドに接続し、差動クロック信号ＨＤ−ＣＬＫ−Ｐ，ＨＤ−ＣＬＫ−Ｎに基づいて印刷デ−タを各駆動ＩＣ ＤＲＶにデータ転送する。 - 特許庁

A central controller 307 monitors message display data 500 stored in a storage device 308 by use of clock information 310 and when it determined that a message is required to display, it extracts display data from the message display data 500 and displays the message in an internal line terminal 305.例文帳に追加

中央制御装置３０７は、記憶装置３０８に記憶されているメッセージ表示データ５００を、時計情報３１０を用いて監視しメッセージの表示が必要であると判断したときにはメッセージ表示データ５００から表示データを抽出し、内線端末機３０５へメッセージの表示を行う。 - 特許庁

The charge pump circuit uses positive boosting voltage 2VDD generated in a node (a) of the initial stage as gate voltage to turn on a MOS transistor which outputs high levels (VDD) of first, third and fourth clock drivers 41, 43, 51 in a positive boosting charge pump circuit 100A.例文帳に追加

本発明のチャージポンプ回路は、プラス昇圧チャージポンプ回路１００Ａにおいて、初段のノードａに生成された正の昇圧電圧２ＶＤＤを用いて、第１、第３及び第４のクロックドライバー４１，４３，５１の高レベル（ＶＤＤ）を出力するＭＯＳトランジスタをオンさせるためのゲート電圧として用いる。 - 特許庁

A power voltage supplied to the processor is increased to the normal level in returning to the normal mode from the idle mode, and a frequency of a clock signal supplied to the processor is decreased in comparison with a normal frequency until the power voltage is sufficiently increased to the normal level to prevent malfunction of the processor.例文帳に追加

また、遊休モードから正常モードに戻るときに、プロセッサに供給される電源電圧を正常レベルに上昇させ、電源電圧が正常レベルに十分に上昇するまでプロセッサに供給されるクロック信号の周波数を正常周波数より低下させてプロセッサの誤動作を防止する。 - 特許庁

This electronic camera performs AD conversion of an analog signal to be outputted from a CCD image sensor 14 by an A/D converter in an AFE18 and performs DMA transfer of the AD converted digital signal to a RAM22 via a line memory LM1 or LM2 in a signal processing processor 20 based on a basic operation clock.例文帳に追加

この電子カメラは、ＣＣＤイメージセンサ１４から出力されるアナログ信号をＡＦＥ１８内のＡ／Ｄ変換器でＡＤ変換するとともに、このＡＤ変換されたデジタル信号を、基本動作クロックに基づいて信号処理プロセッサ２０内のラインメモリＬＭ１又はＬＭ２を介してＲＡＭ２２にＤＭＡ転送する。 - 特許庁

The selected number of clock outputs is detected by an inverter output selection number detection circuit 165, and when the selected number becomes large with an increase in the delay value of inverters, tristate inverters 117 to 124, connected in parallel with delay inverters 101 to 108 are turned ON, to make the delay value small.例文帳に追加

インバータ出力選択数検出回路１６５によりクロック出力の選択された数を検出し、インバータ遅延値が大きくなって選択された数が大きくなると遅延用インバータ１０１ないし１０８に並列に接続されたトライステートインバータ１１７ないし１２４をＯＮして、遅延値を小さくする。 - 特許庁

A vertical CCD 13 is driven so as to turn off a backward transfer channel of a charge packet approximately simultaneously with turning on a forward transfer channel of a charge packet in the transfer direction during vertical transfer, so that vertical transfer is performed in such a state that an overlap period of a vertical transfer clock is made long.例文帳に追加

垂直転送時に、転送方向のチャージパケットの前方転送チャネルをオンするのとほぼ同時にチャージパケットの後方転送チャネルをオフするように垂直ＣＣＤ１３を駆動することで、垂直転送クロックのオーバーラップ期間を長くとった状態で垂直転送が行なわれるようにする。 - 特許庁

A room for improvement in layout remains at the time of logic synthesis by analyzing an RTL (s2), extracting a high fan-out network (s3) and inserting a buffer for a clock tree to be performed at the time of layout into the RTL to the network (s4) and the optimal layout in consideration of the cell arrangement, the wiring area is performed by a layout tool.例文帳に追加

ＲＴＬを解析し（ｓ２）、ハイファンアウトネットを抽出し（ｓ３）、そのネットに対し、レイアウト時に行うクロックツリーのためのバッファをＲＴＬ中へ挿入する（ｓ４）ことにより、論理合成時にレイアウトでの改善の余地が残り、レイアウトツールでセル配置、配線領域を考慮した最適なレイアウトを行うことができる。 - 特許庁

Since the filter characteristics can be varied by altering the frequency of a clock signal entering the low-pass filter 1, a plurality of communication protocols can be dealt with through a simple arrangement without causing an increase in operation amount due to increase in the number of taps of the low-pass filter 1 as compared with a conventional example.例文帳に追加

而して、低域通過フィルタ１に入力するクロック信号の周波数を変更することでフィルタ特性を変化させるので、従来例に比較して低域通過フィルタ１のタップ数増加による演算量の増加を伴わずに簡単な構成で複数の通信規格に対応することが可能となる。 - 特許庁