「Clock In」に関連した英語例文の一覧と使い方(153ページ目) - Weblio英語例文検索

To reduce current consumption by simplifying a circuit for specifying a sampling clock nearest to the time when the level of a received signal becomes a peak value, in a distance measuring apparatus for measuring the distance to an object by radiation of a laser beam.例文帳に追加

レーザ光の照射により対象物までの距離を測定する距離計測装置において、受信信号のレベルがピーク値となる時刻に最も近いサンプリングクロックの特定を目的とした回路を単純化し消費電流を削減する。 - 特許庁

In addition, since the readout of the n-bit parallel data #1-#n synchronized to a system clock clk can be started not from the data of the leading bit #1, but from that of the next bit #2, the outputting timing of the data #2-#n of the bits after the leading bit also becomes earlier.例文帳に追加

さらに、システムクロックｃｌｋに同期したｎビットのパラレルデータの読み出しを先頭ビットからではなく先頭ビットの次のビットのデータから行なうことができるため、先頭ビット以降のビットのデータ＃２〜＃ｎの信号が出力されるタイミングも早まる。 - 特許庁

In a Low-IF receiver, sub-carriers are rearranged so as to be rotated after FFT, and it is not necessary to perform frequency conversion by a second local signal, and an AD conversion clock which is the same as that of a direct conversion receiver is used.例文帳に追加

Ｌｏｗ−ＩＦ受信機において、ＦＦＴ後にサブキャリアを回転させる並び替えを行なうことで、第２ローカル信号による周波数変換を不要にするとともに、ダイレクト・コンバージョン受信機と同じＡＤ変換クロックを用いる。 - 特許庁

The decoding program fetches the present date for a clock, etc., incorporated in a computer and compares the present date with the designated date or period added to the date-designated document, and when they are matched with each other, a decoding key is acquired from the encipher date distribution site.例文帳に追加

復号化プログラムが、コンピュータに内蔵する時計等から現在年月日を取り込み、期日指定文書に付加された指定期日あるいは期間と比較して合致した場合に、暗号化日付配布サイトから復号化キーを取得する。 - 特許庁

To provide a clock extracting device of disk reproducing device, with which a desired operation point is automatically secured even when the reading speed of an information signal is largely changed in a disk shape information recording medium and also the stable reproducing operation of the information signal is secured.例文帳に追加

円盤状情報記録媒体の情報信号の読み取り速度が大きく変化しても自動的に所望の動作点を確保し、情報信号の安定した再生動作を確保するディスク再生装置のクロック抽出装置を提供する。 - 特許庁

Since a clock CLK given to the counter 22 is masked by a down counting prohibiting circuit 24 and AND gates 25 and 27 in a case when counting down is designated by the change of the logical value of a signal S14 then, the counter 22 does not count down.例文帳に追加

ここで、信号Ｓ１４の論理値の変更でダウン計数が指定された場合には、ダウン計数禁止回路２４及びＡＮＤゲート２５，２７により、上位カウンタ２２に与えるクロックＣＬＫ_1 がマスクされるので、上位カウンタ２２はダウン計数を行わない。 - 特許庁

If no reset signal R is output from the power-on reset signal generating circuit 128_i after the period of resetting time has elapsed, a second selection circuit 127_i selects a clock-switching signal S1 that has been retained in the state-retaining circuit 126_i and has been output.例文帳に追加

リセット時間経過後パワーオンリセット信号発生回路１２８_ｉからリセット信号Ｒが出力されなくなると、第２の選択回路１２７_ｉは、状態保持回路１２６_ｉに保持され出力されているクロック切り替え信号Ｓ１を選択する。 - 特許庁

To provide a time code determining device and an atomic radio clock, capable of precisely determining a narrow-width data pulse which is improperly determined at high rates due to influence of external noise, and capable of surely carrying out a minute synchronous detection even in a weak electric field.例文帳に追加

外来ノイズの影響により誤って判別される確率の高い幅狭のデータパルスを、精度よく判別したり、弱電界時においても分同期の検出を確実に行うことのできるタイムコード判別装置ならびに電波時計を提供する。 - 特許庁

To provide a head-separated type TV camera apparatus, a camera control unit and camera head for use in the apparatus capable of achieving a no-adjustment of a circuit to improve clock jitters and compensate phase-delay caused by a phase-delay factor of transmission path, for example, a length of a cable.例文帳に追加

クロックジッタを改善する、伝送路位相遅延要因、例えば、ケーブル長による位相遅延を補償するための回路を無調整化したヘッド分離型のテレビジョンカメラ装置およびそれに用いるカメラ制御ユニットとカメラヘッドを提供する。 - 特許庁

To provide a clock where the outer periphery of a transparent second hand board is formed in a special shape, the second hand board is linked to an arm part with a dummy animal for moving the dummy animal being attached to the tip of an arm shaft column together, and visual effect and interest are increased.例文帳に追加

透明な秒針盤の外周を特殊な形状とし、これと、模型動物を付けたアーム部分が連動することによって、アーム軸柱の先端に付けた模型動物も動く、視覚効果と面白さを高める時計を提供する。 - 特許庁

When data from another party are received by a communication terminal 1 through a line 3, a line control part 4, a modem 5, and inputted to a main control part (CPU) 2, a current time of data reception is stored in an RAM 7 by an output fed from a clock part 13.例文帳に追加

相手先からのデータが回線３、回線制御部４、モデム５を通して通信端末装置１に受信されて主制御部（ＣＰＵ）２に入力されると、時計部１３からの出力でデータ受信の現在時刻をＲＡＭ７に記憶する。 - 特許庁

To prevent interference of wobble signals from both side groups for the land track when a groove is wobbled to control the disk rotation and to generate a clock signal, in an optical disk of a land/groove recording system having a pre-format ID for each sector.例文帳に追加

セクタ毎にプリフォーマットＩＤを有するランド／グルーブ記録方式の光ディスクにおいて、ディスク回転制御やクロック信号生成のためにグルーブをウォブルさせたときに、ランドトラックに対する両側グルーブからのウォブル信号の混信を防ぐ。 - 特許庁

To provide a portable digital telephone set which can stop the power supply to circuits as many as possible within a prescribed period in which no data are transmitted and received, and when the power supply is restarted, it can supply a symbol clock signal with the same phase as that used for supplying the signal before the power supply is stopped.例文帳に追加

データの送受信を行わない所定期間内に、できる限り多くの回路に対して電源供給を停止し、その再開の際には、シンボルクロック信号を前と同じ位相で供給できるデジタル携帯電話装置を提供する。 - 特許庁

In the next content reproduction, a state that a date indicated by the inner clock is advanced (newer) from the stored reproduction stop date is confirmed and the content key is decrypted on the basis of the reproduction stop date to acquire the content key and decode the content.例文帳に追加

次回のコンテンツ再生時には、内部時計が示す日時が記憶されている再生停止日時よりも進んでいる（新しい）ことを確認し、再生停止日時によってコンテンツキーを復号することでコンテンツキーを取得し、コンテンツの復号を行う。 - 特許庁

A time acquisition part 12 acquires a current time from a time management part 21 of a read-out clock 2 after queuing, and a log rotation time acquisition part 13 compares the current time with a rotation time stored in a rotation time storage part 31 of a storage device 3.例文帳に追加

時刻取得部１２は、待ち合わせの後、時刻装置２の時刻管理部２１から現在の時刻を取得し、ログローテート時刻取得部１３は記憶装置３のローテート時刻記憶部３１に格納されたローテート時刻との比較を行う。 - 特許庁

When the disconnection of the unit 200 is detected, the supply of an operation clock to a P-PCI bridge 300a in a PCI-PCICI bridge 300 for mutually connecting the body 100 and the unit 200 is shut off.例文帳に追加

そして、拡張ユニット２００の非接続を検知した際、コンピュータ本体１００と拡張ユニット２００とを相互接続するためのＰＣＩ−ＰＣＩＣＩブリッジ３００のＰ−ＰＣＩブリッジ３００ａに対する動作用クロックの供給を遮断する。 - 特許庁

Many operation clock cycles wasted in the processor of the conventional technology are saved by compensating the state which is missed to be fetched by the cache memory, namely, a mistake by the cache memory irrespective of whether or not the processor is provided with branching prediction mechanism.例文帳に追加

プロセッサが分岐予測機構を備えているか否かに関わらず、従来技術のプロセッサで浪費されていた多くの動作クロックサイクルは、キャッシュメモリがフェッチし損なっている状況、即ちキャッシュメモリのミスを補償することで節約される。 - 特許庁

To achieve speeding up of tAA without increasing a circuit scale in a semiconductor memory device sharing a control system during CL6 (CAS latency 6) with CL5 (CAS latency 5) and having an output configuration of "CL5+1 clock cycle" only during CL6.例文帳に追加

ＣＬ６（ＣＡＳレイテンシ６）時における制御方式をＣＬ５（ＣＡＳレイテンシ５）と共有し、ＣＬ６時のみ「ＣＬ５+１クロックサイクル」の出力構成を持つ半導体記憶装置において、回路規模を大きくせずに、ｔＡＡの高速化を図る。 - 特許庁

A delay phase detection circuit 6 outputs a control signal for delaying the synchronous reproduction clock signal to the VCO circuit 4 when the PLL circuit is determined to be in a synchronized state and when the phase difference detected by the phase comparator circuit exceeds a set value.例文帳に追加

遅れ位相検出回路６は、同期した状態と判定され、且つ位相比較回路で検出された位相差が設定値を超えた時に同期再生クロック信号を遅延させるための制御信号をＶＣＯ回路４へ出力する。 - 特許庁

The data input/arithmetic circuit 133 inputs 1st and 2nd data when the clock signal rises and falls, and sends out the 1st data out to one internal bus line and the 2nd data to the other internal bus line in response to an AC-converted signal.例文帳に追加

データ取込・演算回路１３３では、クロック信号の立ち上がりと立下りで各々第１・第２のデータを取り込み、交流化信号に基づき第１のデータを内部バスラインの一方に送出し、第２のデータを内部バスラインの他方に送出する。 - 特許庁

In the latter half of clock cycle, the condition flag calculation part 51 controls invalidation of the condition executable instruction by outputting the new condition flag value to a gate corresponding to a condition executable instruction of one of gate 451 to 453.例文帳に追加

当該クロックサイクルの後半において、条件フラグ演算部５１は、当該新たな条件フラグ値をゲート４５１乃至４５３の何れか条件実行命令に係るゲートへ出力することにより当該条件実行命令の無効化を制御する。 - 特許庁

A surface 1c of an optically transparent plastic substrate 1 as the body for the dial 10 for the clock with the solar cell, which is arranged and installed on the solar cell is flat, and recesses 1b are formed dense all, around in a matrix form on the rear surface.例文帳に追加

ソーラセルの上に配設される太陽電池付時計用文字板１０の主体である光透過性のプラスチック透過性基板１上面１ｃは平坦であり、下面には凹部１ｂがマトリクス状に密集して一面に形成されている。 - 特許庁

A sense amplifier start signal SE is made a high level after a delay time decided by a first delay element from a leading edge of a clock signal CLK in which a row address strobe signal (/RAS) is a low level, and timing at which a row of sense amplifiers 12 is activated is generated.例文帳に追加

ロウアドレスストローブ信号（/ＲＡＳ）をローレベルとするクロック信号ＣＬＫの立ち上がりエッジから、第1の遅延素子２４で決まる遅延時間後にセンスアンプ起動信号ＳＥをハイレベルにし、センスアンプ列１２を活性化するタイミングを発生する。 - 特許庁

To provide an image reader having a means for accurately detecting the phase of an analog sampling clock capable of appropriately performing sampling by an A/D converter even if the amount of delay until image data are inputted to the A/D converter varies in any way.例文帳に追加

画像データがＡＤコンバータに入力されるまでの遅延量がどの様に変動してもＡＤコンバータにて最適にサンプリングが行えるアナログサンプリングクロックの位相を正確に検出する手段を備えた画像読取装置を提供すること。 - 特許庁

The date or the time is set in the clock means by date or time information transmitted from the external device 20 via the external connection means 16 and the secondary battery is charged by the external device 20 via the external connection means 16.例文帳に追加

時計手段は、外部接続手段１６を介して外部装置２０から送られてくる日付または時刻情報によって日付または時刻が設定され、２次電池が、外部接続手段１６を介して外部装置２０によって充電される。 - 特許庁

To provide an image transfer control adapter which is capable of easily evaluating synchronism of image data and a clock signal in an image transfer interface on the same conditions as a practical state and is also available for phase control at a side of a display device.例文帳に追加

画像転送インターフェースにおける画像データとクロック信号との同期を実用状態と同じ条件で簡単に評価できると共に、表示装置側の位相調整にも利用可能な画像転送調整アダプタを提供することを目的とする。 - 特許庁

When the signal (b) transits to the 'H' level at time t3, since the ENA1 is at the 'H' level in this state, the signals a, b propagate to a logic circuit section 6 at time t4 and the input enable signal ENA1 goes to an 'L' level at a succeeding rise of the clock CLK, that is, at time t5.例文帳に追加

次に、時刻t３にて信号bが“H”レベルへ遷移すると、この状態でENA１は“H”レベルであるから、信号aとbは時刻t４に論理回路部６へ伝播し、クロックCLKの次の立ち上がり、すなわち時刻t５にて入力イネーブル信号ENA１は“L”レベルとなる。 - 特許庁

When restoring clock and data on a receiving side of a high-speed serial data transmitter/receiver, if phase interpolation technologies are utilized, the number of required PLLs is decreased to one, thereby obtaining a number of merits in power consumption, noise, area and the like.例文帳に追加

高速直列データ送受信器の受信側でクロックとデータとを復元する時、位相補間技術を利用すると、必要なＰＬＬの数が一つに減少され、電力消耗、雑音、面積側面で多くの利点を得ることができる。 - 特許庁

A PLL circuit 14b outputs a third clock to a read counter 20b, a transmission use wireless frame processing section 122b, and a frame modulation section 124b so that the first timing signal and a third timing signal from a read counter 20b may be in phase.例文帳に追加

ＰＬＬ回路１４ｂは、前記第１タイミング信号と読出カウンタ２０ｂからの第３タイミング信号とが同相となるように、第３クロックを読出カウンタ２０ｂ、送信用無線フレーム処理部１２２ｂ及びフレーム変調部１２４ｂに出力する。 - 特許庁

Upon receipt of the operating mode changing command, the communication control section 22 changes an operating mode of at least one of wireless communication section 12, host interface section 13, clock generation section 15 and control section 11A in accordance with the designated operating mode.例文帳に追加

動作態様の変更の指令を受けた通信制御部２２は、指定された動作態様に対応して、無線通信部１２、ホストインターフェース部１３、クロック発生部１５及び制御部１１Ａの少なくとも１つの動作態様を変更する。 - 特許庁

To obtain a two-phase or polyphase clock which is more than two- phase type, which has a constant phase difference, a stable frequency and little phase noise, without performing frequency dividing of the source oscillation of a high frequency and without using many phase shifters in an oscillation circuit.例文帳に追加

発振回路において、高周波の源発振を分周したり、多数の移相器を用いたりすることなく、一定の位相差を有し、かつ周波数の安定した位相雑音の少ない二相またはそれ以上の多相クロックを得ること。 - 特許庁

To provide a digital delay circuit in which the influence of a manufacturing variation is minimized and a delay amount shorter than the fastest clock is precisely controlled without increasing a circuit scale and to provide an image pickup device to which the delay circuit is applied.例文帳に追加

製造ばらつきの影響を最小にでき、回路規模の増大を招くことなく、最速クロックより短い時間の遅延量の制御を高精度に行うことが可能なデジタル遅延回路およびそれを適用した撮像装置を提供する。 - 特許庁

Dynamic phase alignment circuitry selects from among several, phase-distributed, candidate clock signals the one of those signals that is currently best for use in controlling the timing of sampling of a serial data signal to recover the data from that signal.例文帳に追加

動的位相整合回路は、位相が分布する複数の候補クロック信号の中から、シリアルデータ信号からデータを復旧する目的で該シリアルデータ信号をサンプリングするタイミングの制御に使用するために現在最良な信号1個を選択する。 - 特許庁

Further, wirings 5 are formed which pass an upper layer of the intermediate electrodes 4 in the element isolation and is electrically connected to the vertical transfer electrodes 3 through contact holes 7, and to which is applied clock pulses for reading out and transferring signal charges.例文帳に追加

さらに素子分離上の中間電極４の上層を通ると共にコンタクト孔７を通じて垂直転送電極３に電気的接続され、信号電荷の読み出しおよび転送を行うためにクロックパルスが印加される配線５が形成される。 - 特許庁

The circuit is provided with a pulse generating circuit 2 generating a plurality of pulse signals in an inputted clock signal CLK as a reference and a voltage output circuit 3 changing a voltage level of an output stepwise based on a plurality of the pulse signals.例文帳に追加

入力されるクロック信号ＣＬＫに基準として複数のパルス信号を発生させるパルス発生回路２と、複数のパルス信号に基づいて出力の電圧レベルをステップ状に変化させる電圧出力回路３と、を有している。 - 特許庁

When the control terminal 2 requests time synchronization of a built-in clock 21 to the network terminal 3, the network terminal 3 requests time information to the NTP server 1 and transfers the acquired time information to the control terminal 2.例文帳に追加

制御端末２が内蔵時計２１の時刻合わせをネットワーク端末３に要求すると、ネットワーク端末３はＮＴＰサーバ１に対して時刻情報を要求し、ネットワーク端末３は取得した時刻情報を制御端末２に引き渡す。 - 特許庁

An LRCK potential automatic correction circuit 25 is provided in the receiving apparatus 3 so as to accurately transmit the channel clock (LRCK) from a transmitting apparatus 2 to the receiving apparatus 3 regardless of the presence of the FG (frame ground) of the transmitting apparatus 2 and the receiving apparatus 3.例文帳に追加

送信装置２及び受信装置３のＦＧ（フレームグランド）の有無にかかわらず、チャネルクロック（LRCK）が正確に送信装置２から受信装置３に伝送されるように、ＬＲＣＫ電位自動補正回路２５が受信装置３に設けられている。 - 特許庁

To enhance the power-saving effect without affecting the transmission rate of wireless communication in regard to a wireless communication device having an interface such as SDIO and arranged so that the data transfer rate is decided according to a clock frequency.例文帳に追加

ＳＤＩＯのような、クロック周波数に応じてデータ転送速度が決定されるようなインタフェースを備えた無線通信装置において、無線通信の通信速度に悪影響を与えることなく省電力効果を高めることを目的とする。 - 特許庁

The transmission data diffused and modulated in a diffusion processing part 102 are given to a filter processing part 108, delayed for a specified time of chip clock as unit time, on the basis of the reception timing of an input signal with a first timing controller 103.例文帳に追加

拡散処理部１０２で拡散変調された送信データは、第１のタイミング制御部１０３で、受信信号の受信タイミングを基準に、チップクロックを単位時間とする所定時間遅延されて、フィルタ処理部１０９に与えられる。 - 特許庁

To provide a semiconductor integrated circuit in which an influence of phase noise of a sampling clock on transfer characteristics of a DAC and an ADC can be detected and the quality of a loop-back test can be improved, and to provide a method of testing the same.例文帳に追加

サンプリングクロックの位相ノイズがＤＡＣおよびＡＤＣの変換特性に与える影響を検出することができ、ループバックテストのテスト品質を向上させることができる半導体集積回路およびそのテスト方法を提供する。 - 特許庁

An AND element 9 outputs a pulse signal resulting from fully integrating the pulse width of the clock signal received first to an output terminal OUT after both the 1st latch section and the 2nd latch section are in latching operations.例文帳に追加

ＡＮＤ素子９は第一ラッチ部、第二ラッチ部が共にラッチ動作中に上記パルス信号が入力した後、最初に入力するクロックに応じて該クロック信号のパルス幅まで積分したパルス信号を出力端子ＯＵＴに出力する。 - 特許庁

In comparison with a clock data restoration circuit applying a conventional analog phase interpolator using two charge pumps, a phase interpolator is controlled using one charge pump and improved jitter characteristics can be obtained through accurate characteristic control.例文帳に追加

そして、二つのチャージポンプを使用した従来のアナログ位相補間器を適用したクロックデータ復元回路と比較して、一つのチャージポンプを使用して位相補間器を制御して、正確な特性制御を通じて改善されたジッタ特性を得ることができる。 - 特許庁

In the circuit substrate of a recording head, protective diodes 13 against static electricity are connected between the VDD and the transfer line 12 of clock signal CLK and image data signal DATA and between the transfer line 12 and the GND.例文帳に追加

記録ヘッドの回路基板には、クロック信号ＣＬＫ、画像データ信号ＤＡＴＡの転送ライン１２における、ＶＤＤと転送ライン１２の間、及び転送ライン１２とＧＮＤの間に静電気に対する保護ダイオード１３が夫々接続されている。 - 特許庁

To provide an information reproducing unit capable of obtaining an accurate demodulation signal with a low clock frequency by performing AD conversion in the vicinity of the optimum sampling point of a reproduction signal and demodulating the reproduction signal on the basis of the average value of a signal obtained from there.例文帳に追加

再生信号の最適なサンプリング点の近傍をＡＤ変換し、そこから得られた信号の平均値に基づいて復調することにより、低いクロック周波数で正確な復調信号を得ることができる情報再生装置を提供する。 - 特許庁

To create vibrato by reading two kinds of waveform data with a common speed, and by changing weighting of both waveform data while changing a reading speed, in a sound source which does not supply a common clock to a plurality of sound output channels.例文帳に追加

複数の発音チャンネルに共通のクロックを供給できない音源において、二種類の波形データを共通の速度で読み出し、読み出し速度を振動させつつ、両波形データの重み付けを変動させることによりビブラートを生成する。 - 特許庁