「Clock In」に関連した英語例文の一覧と使い方(157ページ目) - Weblio英語例文検索

Then, if a signal processing section 17 generates a time signal by the time information based on the accurate current time clocked by the clock 13, a communication section 12 returns the time signal to a transmission control device 2 in synchronization with a signal from the transmission control device 2.例文帳に追加

その後、時計部１３で計時される正確な現在時刻に基づく時刻情報による時刻信号を信号処理部１７が生成すると、通信部１２が、伝送制御装置２からの信号に同期させて、この時刻信号を伝送制御装置２に返信する。 - 特許庁

Since the boost amount can optionally be adjusted from an HF signal in an optional DVD system, the PLL clock recovery circuit provided to a jitter measurement device main body with one input can be locked and jitter can surely be measured.例文帳に追加

これにより、任意のＤＶＤシステムのＨＦ信号において、ブースト量を任意に調整することができるので、一入力のジッタ測定装置本体に具備されるＰＬＬクロック再生回路をロックさせることができ、ジッタを確実に測定することができる。 - 特許庁

In the information storage device having a plurality of memory cells for storing data by accumulating charges, the processing of recharging the memory cells with charges is surely controlled by using a dedicated recharging clock as a synchronous signal.例文帳に追加

電荷を蓄積させることでデータを記憶する複数のメモリセルを有する情報記憶装置において、メモリセルに対して電荷の再充電を行う処理を専用の再充電用クロックを同期信号として用い、再充電を行う処理を確実に制御する。 - 特許庁

In this test method for a semiconductor memory, read-data RDT read out from a ROM synchronizing with a clock CLK of the prescribed period is sampled once during double the prescribed period, sampled data is outputted to the outside as sampling data SDT.例文帳に追加

開示される半導体記憶装置のテスト方法は、所定周期のクロックＣＬＫに同期してＲＯＭから読み出されたリードデータＲＤＴを所定周期の２倍の時間の間に１回サンプリングし、サンプリングしたデータをサンプリングデータＳＤＴとして外部に出力する。 - 特許庁

By selecting the duty ratio of the clock signal to control the switching, the output power of the generator ACG is kept almost constant when charging a high voltage or low voltage battery to suppress the torque fluctuation in the generator ACG.例文帳に追加

そして、このスイッチングを制御するためのクロック信号のデューティを選択することにより、高電圧系の充電時と低電圧系の充電時との発電機ＡＣＧの出力電力を略等しく制御して発電機ＡＣＧの入力トルクの変動を抑える。 - 特許庁

By selecting the duty ratio of the clock signal CLK, the output current wave of the generator ACG is made almost close to a sine wave when charging a high voltage or low voltage battery to suppress the torque fluctuation in the generator ACG.例文帳に追加

そして、クロック信号ＣＬＫのデューティを選択することにより、高電圧系の充電時と低電圧系の充電時との発電機ＡＣＧの出力電流波形を正弦波に近似させ、これにより発電機ＡＣＧの入力トルクの変動を抑える。 - 特許庁

To provide a radio communication system wherein, even when radio transmission is executed from a plurality of transmission terminal devices, a reception terminal device can execute frequency adjustment in response to a clock frequency of each transmission terminal device without using a preamble.例文帳に追加

複数の送信端末装置から無線送信が行なわれる場合であっても、受信端末装置は、プリアンブルを用いずに、各々の送信端末装置のクロック周波数に応じた周波数調整を行なうことが可能な無線通信システムを提供すること。 - 特許庁

To provide a MEMS oscillator which compensates the temperature of a MEMS vibrator by a simple circuit, performs a gentle compensation having no jitter in a clock to be output and makes a fluctuation range to a reference value of a reference frequency identical to that of digital processing.例文帳に追加

簡易な回路によりＭＥＭＳ振動子の温度補償を行い、かつ出力するクロックにジッタを有さない緩やかな補償処理を行い、基準周波数の基準値に対する変動範囲を上記デジタル処理と同等とするＭＥＭＳ発振器を提供する。 - 特許庁

Though pulse widths of outputs of the multivibrators 5, 11 fluctuate corresponding to an ambient temperature, temperature compensation in the fluctuation of the output pulse widths of the multivibrators 5, 11 can be preformed by using each of the output signals 10, 16 as a clock for detecting revolution speed.例文帳に追加

マルチバイブレータ５、１１の出力のパルス幅は周囲温度によって変動するが、各出力信号１０、１６を回転数検出用クロックとして用いることによって、マルチバイブレータ５、１１の出力パルス幅の変動を温度補償することができる。 - 特許庁

To provide a system clock interpolation circuit that can quickly and accurately re-lock a synchronizing signal in a short time even when a phase relation between a synchronizing signal of an input signal and a synchronization interpolation counter is largely deviated due to an external disturbance or the like.例文帳に追加

外乱等により入力信号の同期信号と同期内挿カウンタとの位相関係が大きくズレてしまった場合でも、内挿同期信号の再引き込みを、短時間で素早くかつ正確に行うことができる同期信号内挿回路を提供する。 - 特許庁

The application specific integrated circuit includes: a plurality of equipment control modules 4 and 5 which are designed in clock synchronization and control equipment connected to the outside; and the register module 3 for setting the operation parameter of the equipment control modules on the basis of data inputted from the outside.例文帳に追加

特定用途向け集積回路は、クロック同期で設計され、外部に接続される機器を制御する複数の機器制御モジュール４，５と、外部から入力されたデータに基づいて機器制御モジュールの動作パラメータを設定するためのレジスタモジュール３とを備える。 - 特許庁

To provide a circuit for generating a gate pulse modulation signal that can decrease generation of flickers by using two clock signals having different phases from each other on generating gate pulse modulation signals in overlap driving, and to provide a liquid crystal display device including the circuit.例文帳に追加

重畳駆動時にゲートパルス変調信号を生成する際に、位相が互いに異なる２つのクロック信号を用いることにより、フリッカの発生を低減することができるゲートパルス変調信号発生回路及びこれを含む液晶表示装置を提供する。 - 特許庁

Using a single free-run clock 17, a processor (11) composite signals in individual broadcasting systems are subjected to A/D conversion, generates (14) addresses respectively corresponding to the broadcasting systems and converts (13) the sampling frequency to separate into signals Y, C, using them.例文帳に追加

単一のフリーランクロック１７を用いて個々の放送方式コンポジット信号をＡ／Ｄ変換１１し、またそれぞれの放送方式に対応したたアドレスを発生１４させてこれを用いてサンプリング周波数変換を行うことによりＹＣ分離１３を行う。 - 特許庁

Further, the fixing plate 920 is used for fixing the sound source to a clock mechanism in such a manner that it is movable by a prescribed distance within limits that keep it out of contact with an external case 1A and the movement 11 when the sound source 910 is hit with the hammer.例文帳に追加

さらに、前記ハンマーでお椀型音源９１０が打撃された際に、音源固定板９２０は、外装ケース１Ａおよびムーブメント１１に接触しない範囲で所定距離だけ移動可能に、前記お椀型音源を前記時計機構に固定する。 - 特許庁

A recording region of a disk type recording medium 1 is sectioned to a plurality of zones 2a-2f being adjacent successively in the radial direction, a clock for recording and reproducing is allotted for every zone of zones 2a-2f, recording/reproducing of data is performed by clocks allotted for every zone of zones 2a-2f.例文帳に追加

ディスク状記録媒体１の記録領域を、半径方向に順次隣接する複数のゾーン２ａ〜２ｆに区画し、各ゾーン２ａ〜２ｆごとに、記録再生用のクロックを割り当て、各ゾーン２ａ〜２ｆごとに割り当てられたクロックによりデータの記録／再生を行なう。 - 特許庁

The thickness t2 of first conduction layers (12a to 12d and 13) including the clock wiring layers is thinner than the thickness t1 of second conduction layers (electrode pads 14, for example) which are in the same hierarchy as the first conduction layers, are constituted of the same material and are outer than the first conduction layers.例文帳に追加

このクロック配線層を含む第１導電層（１２ａ〜１２ｄおよび１３）の厚さｔ２が、第１導電層と同じ階層で同じ材料からなり第１導電層より外側の第２導電層（たとえば、電極パッド１４）の厚さｔ１より薄い。 - 特許庁

After a lapse of a predetermined time, a succeeding conduction means (SW23) which is controlled in response to a clock signal (CLK2) makes an output signal line corresponding to a third circuit (63) which has the positive polarity and an output signal line corresponding to a fourth circuit (64) which has the negative polarity electrically conductive with each other.例文帳に追加

所定時間経過後に、クロック信号（ＣＬＫ２）により制御される後続導通手段（ＳＷ２３）は、正極性を有する第３回路（６３）の出力信号線と、負極性を有する第４回路（６４）の出力信号線とを導通させる。 - 特許庁

In this clock generation system, frequency division ratios are dispersed to frequency dividers of the respective PLL circuits and the frequency division ratios of the respective PLL circuits are so set that S/N's of at least the 2nd and succeeding PLL circuits are not determined by the S/N of the noise floor.例文帳に追加

このクロック生成システムで、各ＰＬＬ回路の分周器に分周率を分散させ、複数のＰＬＬ回路の各々の分周率を、少なくとも２段目以降のＰＬＬ回路のＳ／ＮがノイズフロアのＳ／Ｎで決定されない分周率に、設定する。 - 特許庁

In one mode of this invention, the method for communicating between subsystems coupled to a bus of a computer system on an integrated circuit chip includes a step which makes the subsystems operate by independent clock frequencies when the subsystems do not communicate each other through the bus.例文帳に追加

一態様において、集積回路チップ上のコンピュータ・システムのバスに結合されたサブシステム間で通信するための方法は、サブシステムが互いにバスを介して通信していない場合に、サブシステムを独立したクロック周波数で動作させるステップを含んでいる。 - 特許庁

To provide an integrated radio paging receiver with an external terminal which is mounted on a display board or a display unit, receives and outputs a display massage, and is equipped with a 1 MHz clock electromagnetic shield which is used for processing received data and fetching out the processed data, reduced in cost, and capable of avoiding affecting receiving sensitivity.例文帳に追加

表示ボードや表示装置に取付けられ、表示用のメッセージを受信出力する外部端子付き無線呼出受信機の受信データの処理と取り出すための１MHz のクロックの電磁シールドのコストを下げ、かつ、受信感度への影響を回避する。 - 特許庁

To provide a semiconductor integrated circuit which can be suitably used for a measurement device, such as a semiconductor integrated circuit testing set and the like, in which junction temperature and jitters hardly fluctuate, even if the frequency of an inputted clock fluctuates, and high accuracy is demanded on time.例文帳に追加

入力されるクロックの周波数が変動してもジャンクション温度及びジッタが殆ど変動せず、時間的に高い精度が要求される半導体集積回路試験装置等の測定装置で用いて好適な半導体集積回路を提供する。 - 特許庁

The video display device has a memory means storing two or more pieces of viewing angle adjustment data, such as a scan conversion rate and sampling clock frequency set by a user with respect to a combination of the same horizontal/vertical synchronization frequency, like WXGA and XGA, in the video signals.例文帳に追加

映像信号でＷＸＧＡとＸＧＡのような同一の水平/垂直同期周波数の組み合わせに対し、ユーザーが設定したスキャン変換率やサンプリングクロック周波数などの画角調整データを２つ以上記憶するメモリ装置を有する。 - 特許庁

To provide a recording device that can control a record driving and a preliminary discharge driving simultaneously for each nozzle row in the same head while suppressing the number of control signal lines by using a timing signal and a data-transferring clock signal, both being commonly used for individual nozzle arrays.例文帳に追加

個々のノズル列に対して共通のタイミング信号、データ転送用クロック信号を使用して制御信号線数を抑えながら、同一ヘッド内でノズル列毎に記録用駆動と予備吐出用駆動を同時に制御することができる記録装置を提供すること。 - 特許庁

In the second section, the clock signal is transmitted through the first bus, the first operation control signal is transmitted through the second bus, and the second operation control signal is transmitted through one of the plurality of data lines constituting the third bus.例文帳に追加

また、第２区間の間に、前記クロック信号は、第１バスを通じて伝送され、第１動作制御信号は第２バスを通じて伝送され、第２動作制御信号は第３バスを構成する複数のデータラインのうち何れか一本のデータラインを通じて伝送される。 - 特許庁

To add a phase control function of minimizing a phase shift that a clock output signal has even if communication signal data is not inputted from a communication line to a DSU, in a DPLL circuit used for the DSU.例文帳に追加

本発明の課題は、ＤＳＵに使用されるＤＰＬＬ回路において、通信回線からＤＳＵに通信信号データが入力されない場合も、そのクロック出力信号に発生する位相変動を最小限に抑制する位相制御機能を付加することである。 - 特許庁

The data signal Data1 and the strobe signal Stb1 are latched by the flip-flops 26 and 27 in response to the rising edge of a clock signal CLK1a and outputted to driver circuits 28 and 29 after the jitter component generated through the level shift circuits 23 and 24 is removed.例文帳に追加

データ信号Ｄａｔａ１，ストローブ信号Ｓｔｂ１は、フリップフロップ２６，２７によって、クロック信号ＣＬＫ１ａの立ち上がりエッジに応答してラッチされ、レベルシフト回路２３，２４までに発生したジッタ成分が除去されてドライバ回路２８，２９に出力される。 - 特許庁

In the copying device having a device for executing a copying operation, respective controllers individually switch/control the modulation rates of respective SSFG which frequency-modulate clock signals inputted to the respective devices at a prescribed period.例文帳に追加

複写動作を行うデバイスを有する複写装置において、指示される動作モードに応じて、各デバイスに入力されるクロック信号を一定の周期で周波数変調する各ＳＳＦＧの変調率を各コントローラが個別に切り換え制御する構成を特徴とする。 - 特許庁

The antenna frame body 4 of the antenna structure 3 of the wave clock 1 comprises a frame body made of a nonconductive material for housing and fixing the antenna 10 provided with a thin and long rod shaped magnetic core 11 and a winding 12 wound on the middle thereof in its length direction.例文帳に追加

電波時計１のアンテナ構造体３のアンテナ枠体４は、細長い棒状の磁気コア１１及びその長手方向の中央部に巻回された巻線１２を備えたアンテナ１０を収容し固定する非導電性材料製の枠体からなる。 - 特許庁

An adder means adds the N-bit count value from the up/down counter and the N-bit addition output as the value of a 1st addition result together in specific arithmetic cycles and outputs the carry output pulse of the most significant digit of the addition as the system clock.例文帳に追加

加算手段が上記アップダウンカウンタからのＮビットのカウント値と前回の加算結果の値である（Ｎ＋１）ビットの加算出力値とを所定の演算周期で加算して、その加算結果の最上位のキャリー出力パルスをシステムクロックとして出力する。 - 特許庁

To obtain a reproducing apparatus which correctly decodes effective data inputted consecutively to a preamble without wrong converging a PLL circuit and an AGC circuit into a state in which a clock phase is shifted by 180° to reproduction data while the preamble is being inputted.例文帳に追加

プリアンブルを入力中にＰＬＬ回路とＡＧＣ回路が、クロックの位相が再生データに対して１８０度ずれた状態に誤って収束することがなく、プリアンブルに続いて入力される有効データを正しく復号する再生装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit which can determine an accurate sleep period in a microcomputer including a start timer which operates on the basis of a low-speed clock having large frequency dispersion generated by a CR oscillation circuit during the sleep state of a CPU.例文帳に追加

ＣＰＵのスリープ状態時に、ＣＲ発振回路が生成する低速且つ周波数ばらつきの大きいクロックに基づき動作する起動タイマを備えるマイクロコンピュータにおいて、正確なスリープ期間を判定することができる半導体集積回路を提供する。 - 特許庁

To provide a semiconductor device for preventing a delay amount from being affected by periodic jitters in the semiconductor device including a delay circuit for delaying a phase of a clock signal and a circuit for adjusting the delay amount, and to provide a method of adjusting the delay amount.例文帳に追加

クロック信号の位相を遅延させる遅延回路とその遅延量を調整する回路とを備えた半導体装置において遅延量がクロック信号の周期的なジッタの影響を受けないようにする半導体装置及び遅延量調整方法を提供する。 - 特許庁

In order to correct an output amplitude characteristic difference between the unit pixels within the repetition unit, by adjusting the inclination of the reference signal individually, a count clock number of the counter side for the amount of voltage change per unit time of the reference signal is adjusted individually.例文帳に追加

繰返し単位内の各単位画素の出力振幅特性差を補正するべく、参照信号の傾きを各別に調整することで、参照信号の単位時間当たりの電圧変化量に対するカウンタ側のカウントクロック数を各別に調整する。 - 特許庁

To eliminate a special clock oscillator used when a frame frequency of an image pickup device is changed to a frame frequency different from a frame frequency of an NTSC system, and to minimize an influence of generated comb noise in an image pickup apparatus for the NTSC system.例文帳に追加

ＮＴＳＣ方式対応の撮像装置において、撮像素子のフレーム周波数をＮＴＳＣ方式のフレーム周波数から外したフレーム周波数とする際に、そのための特別のクロック発振器を不要とし、また、コムノイズ発生の影響を最小限にする。 - 特許庁

To provide a data processor including an external bus interface function which can easily set delay in clock-synchronized data reading from a plurality of external devices having different analog characteristics of external interfaces respectively, has high adaptability and can quickly switch delay time.例文帳に追加

外部インタフェースのアナログ特性が異なる複数の外部デバイスに対するクロック同期のデータリードにおける遅延設定が容易で融通性も高く、遅延時間の切換えを高速に行なうことができる外部バスインタフェース機能を備えたデータプロセッサを提供する。 - 特許庁

In the meantime, when receiving a change notice indicating that the alarm function is changed to the effective state from the alarm clock AC through the short distance communication part 8, the control part 1 of the cellular phone CP changes the state of the control part itself to the pause state.例文帳に追加

一方、携帯電話機ＣＰの制御部１は、目覚まし時計ＡＣからそのアラーム機能が有効な状態に変更されたことを示す変更通知を、近距離通信部８を介して受信した際に、自己の状態を休止状態に変更する。 - 特許庁

Used segment determining parts (115, 117) for extracting the number of segments from the extracted information and a target packet processing part (106) for processing the target packet included in the output signal of the tuner according to the set clock signal are provided.例文帳に追加

上記抜き出された情報より、セグメント数を抽出する使用セグメント数判定部（１１５，１１７）と、設定されたクロック信号に従って、上記チューナの出力信号に含まれる視聴対象パケットを処理する視聴対象パケット処理部（１０６）とを設ける。 - 特許庁

The method includes deriving a data-location signal having amplitude transitions that identify a phase of amplitude transitions of the analog signal, and, in response to the data-location signal, selecting a sampling clock signal having a phase different from the phase of the amplitude transitions of the analog signal.例文帳に追加

方法は、アナログ信号の振幅遷移の位相を識別する振幅遷移を有するデータ配置信号を引き出すことと、データ配置信号に応答して、アナログ信号の振幅遷移の位相と異なる位相を有するサンプリングクロック信号を選択することとを含む。 - 特許庁

There are employed a pulse generation circuit generating a pulse signal having a predetermined pulse width corresponding to an externally input clock signal, and a latch circuit which retains an input signal at input timing of the pulse signal generated in the pulse generation circuit and outputs the retained signal.例文帳に追加

外部から入力されたクロック信号に応じて所定の幅のパルス信号を生成するパルス生成回路と、前記パルス生成回路で生成されたパルス信号の入力タイミングで入力信号を保持し、保持した信号を出力するラッチ回路を用いる。 - 特許庁

To reduce a wiring cost by reducing the number of signal cables necessary for connection between units, also, to reduce signal deformation and timing deviation due to multistage connection and an increase in cable length, and to cope with data transfer by a higher frequency clock.例文帳に追加

ユニット間の接続に必要な信号線の本数を減らして配線コストを下げるとともに、多段接続やケーブル長による信号の変形およびタイミングのずれを低減して、より高い周波数のクロックによるデータ転送にも対応できるようにする。 - 特許庁

This device includes: an inside tuning means for tuning the timing of generating the data input strobe signal by the input timing of the input data and the data strobe clock; and a data input sense amplifier for transmitting a plurality of data to a global line in response to the data input strobe signal.例文帳に追加

入力データとデータストローブクロックの入力タイミングによりデータ入力ストローブ信号の発生タイミングをチューニングする内部チューニング手段と、前記データ入力ストローブ信号に応答して、複数のデータをグローバルラインに伝送するデータ入力センスアンプとを含む。 - 特許庁

To provide a semiconductor integrated circuit processing clock supply control to a peripheral circuit block by a flexible and integrative method, and allowing generation of an efficient low-power-consumption control program by use of an interrupt set in the peripheral circuit block.例文帳に追加

周辺回路ブロックに対するクロック供給制御を柔軟かつ統合的な方法で処理し、かつ周辺回路ブロックに設定された割り込みを利用し、効率の良い低消費電力制御プログラムを作成できる半導体集積回路を提供する。 - 特許庁

To perform stable communication without data demodulation error caused by the influence of inter-signal skew, in two-wire type data communication for performing data communication and clock and power supply, through first and second signal lines, between a control device and a data storage device.例文帳に追加

コントロール装置とデータ記憶装置との間で第１、第２の信号線によりデータ通信とクロックおよび電力供給を行う２線式データ通信において、信号間スキューの影響によるデータ復調誤りのない安定した通信を可能にする。 - 特許庁

The semiconductor device includes: a transmission inductor under inductor coupling with the reception inductor; a transmitter which causes a current to flow in a direction corresponding to a polarity of data to the transmission inductor each time a clock used for transmitting data rises or falls; and the receiver.例文帳に追加

半導体装置は、受信インダクタとインダクタ結合する送信インダクタ、及びデータの伝送に用いるクロックの立ち上がりまたは立下りに毎に送信インダクタに対してデータの極性に対応する方向の電流を流す送信器と、上記受信器とを有する。 - 特許庁

Further, an interlock signal is available, and transmitted from the retrieval port to the maintenance port to set the time when the data is written to and read out of the content addressable memory, and consequently the retrieval operation is continuous in the respective clock cycles without being interrupted.例文帳に追加

また、インターロック信号が備えられており、検索ポートからメンテナンスポートに伝送されることにより、コンテントアドレサブルメモリに対してデータの書き込みおよび読み出しを実行すべき時を設定し、この結果、検索動作が中断することなく各クロックサイクルで継続する。 - 特許庁