「Clock In」に関連した英語例文の一覧と使い方(161ページ目) - Weblio英語例文検索

A control part of the controller 1 obtains the present time from the clock part when the batch switch 20 is operated, also refers to the control table of the storage part, and controls the controlling apparatuses L_1 to L_4 in accordance with the operated batch switch 20 and the control contents corresponding to the present time.例文帳に追加

コントロール装置１の制御部は、一括スイッチ２０が操作されると、時計部から現在時刻を取得するとともに記憶部の制御テーブルを参照し、操作された一括スイッチ２０および現在時刻に対応した制御内容に従って被制御機器Ｌ_１〜Ｌ_４を制御する。 - 特許庁

To provide a method for cutting joined glass, in which a joined glass piece formed by dividing the joined glass is easily taken out, manufacturing efficiency is improved and manufacturing cost is reduced, a method for manufacturing a package, the package, a piezoelectric vibrator, an oscillator, electronic equipment and a radio-controlled clock.例文帳に追加

個片化された接合ガラス片を取り出し易くするとともに、製造効率の向上及び製造コストの低下を実現することができる接合ガラスの切断方法、パッケージの製造方法、パッケージ、圧電振動子、発振器、電子機器及び電波時計を提供する。 - 特許庁

In addition, when an electric power source of the pinball game machine 1 is fed, when an RAM is made clear, or during displaying a demonstration producing image, the clock accessary 17 is controlled by an embodiment of an operation pattern A or an operation pattern B being a specified embodiment different from a displaying embodiment at the ordinary time.例文帳に追加

そして、弾球遊技機１の電源投入時、ＲＡＭクリア時、またはデモ演出画像の表示中は、通常時における表示態様とは異なる特定態様である動作パターンＡの態様または動作パターンＢの態様で時計役物１７が制御される。 - 特許庁

A semiconductor integrated circuit of the present invention comprises: a memory cell section 22 composed of a plurality of memory cells, a control section for controlling writing and reading of data to/from the memory cells; and a pulse signal generating section for generating a pulse signal to be fed into the control section in response to a clock CLK.例文帳に追加

本発明にかかる半導体集積回路は、複数のメモリセルによって構成されるメモリセル部２２と、メモリセルへのデータの書き込み及び読み出しを制御する制御部と、クロックＣＬＫに応じて制御部へ入力されるパルス信号を生成するパルス信号生成部と、を備える。 - 特許庁

To surely perform parallel-serial conversion on a high-speed data signal while suppressing timing deviation between a data signal and a clock signal input to a data converter after a second stage even when variation or the like of a power supply voltage occurs in a parallel-serial conversion circuit of multistage configuration.例文帳に追加

多段構成のパラレル−シリアル変換回路について、電源電圧の変動等が生じた場合でも、２段目以降のデータ変換部に入力されるデータ信号およびクロック信号のタイミングずれを抑制して、高速なデータ信号のパラレル−シリアル変換を確実に実行する。 - 特許庁

A speed control means 31 for performing speed comparison and phase comparison on the basis of a reference clock and a BD signal by digital processing, and a digital signal processing means 11 for compensating the output of the speed control means 31 in digital phase to form a PWM signal, are constituted of one integrated circuit.例文帳に追加

基準クロックとＢＤ信号に基づいて速度比較と位相比較をディジタル処理で行う速度コントロール手段３１と、この速度コントロール手段３１の出力をディジタル位相補償しＰＷＭ信号を作成するディジタル信号処理手段１１を１個の集積回路で構成する。 - 特許庁

Based on the output from the reference voltage detecting part 9, the clock driving circuit part 3 drives the reversibly stepping motor 4 in the regular direction or the reverse direction with a prescribed timing so as to make swing motion of the minute hand 6 to represents an alarm of dead battery.例文帳に追加

基準電圧検出部９から出力される検出信号に基づいて時計駆動回路部３により可逆ステッピングモータ４を所定のタイミングで正転方向と逆転方向とに駆動して分針６を揺動動作させて電池切れの警告表示を行う。 - 特許庁

When a READ command in inputted one clock cycle after an ACTV command is inputted, a row decoder 22 activates only a sub-array having a memory cell selected by a row address AX and a column address AY out of the sub-array 17i, 17j, and performs read- out operation of data.例文帳に追加

ロウデコーダ２２は、ＡＣＴＶコマンドが入力された後の１クロックサイクル後にＲＥＡＤコマンドが入力された場合には、サブアレイ１７ｉ、１７ｊのうちのロウアドレスＡＸとカラムアドレスＡＹにより選択されるメモリセルを有するサブアレイのみを活性化して、データの読み出し動作を行う。 - 特許庁

To make compatible the reduction of the number of control lines (common between clock signals) for connecting a high-voltage control part of a high-voltage power supply which outputs a high voltage so as to correspond to each of a plurality of loads and a high-voltage power supply part, and the elimination of wasteful power consumption in a system which is not necessary to be operated.例文帳に追加

複数の負荷ごとに対応して高圧出力を行う高圧電源の高圧制御部と高圧電源部の間を結ぶ制御ライン（クロック信号共通）を少なくすることと、動作する必要のない系統における無駄な電力消費を無くすこととを両立させる。 - 特許庁

The drive circuit 13 has a shift register 15 which sequentially outputs sampling pulses ψ according to the clock signal HCK and a horizontal switch HSW which distributes a plurality of video signals SIG to the prescribed number of data lines Y by every simultaneous sampling period in response to each sampling pulse ψ.例文帳に追加

駆動回路１３は、クロック信号ＨＣＫに応じて順次サンプリングパルスφを出力するシフトレジスタ１５と、各サンプリングパルスφに応答して同時サンプリング周期毎に複数の映像信号ＳＩＧを所定本数のデータラインＹに分配する水平スイッチＨＳＷとを有する。 - 特許庁

The motion compensation section reads reference image data consisting of 32 pixels arranged in a horizontal direction by 16 pixels each from a frame memory 24 according to 1st and 2nd clock cycles, and 16 sets of D flip-flop circuits 74 activated selectively extract the required 16 pixels.例文帳に追加

動き補償部において水平方向に並んで配置される３２画素分の参照画像データを１６画素分ずつ第１、第２のクロックサイクルにおいてフレームメモリから読出し、選択的に活性化される１６個のＤフリップフロップ７４にて必要な１６画素が取出される。 - 特許庁

Pixel signals outputted from the first to third shift registers constituting a CCD image sensor 20 in the same transfer clock are selectively obtained with time division through an AFE 75, and the obtained pixel data are sequentially sampled by a data sampling block 44 and stored into the memory 70.例文帳に追加

ＣＣＤイメージセンサ２０を構成する第１〜第３シフトレジスタから同一の転送クロックで出力される画素信号を、ＡＦＥ７５を介して時分割で選択しつつ取り込み、その取り込んだ画素データをデータサンプリングブロック４４で順次サンプリングしてメモリ７０に記憶する。 - 特許庁

Thus, the oscillator and the crystal vibrator of the portable radio equipment do not require frequency synchronizing operation and clock synchronizing operation in the digital part and the portable radio equipment can be composed of the oscillator and the crystal vibrator simplified rather than conventional one so that miniaturization is enabled.例文帳に追加

この方法によれば携帯無線機の発振器、水晶振動子は周波数同期操作並びにデジタル部におけるクロック同期操作が不要であり、従来に比べより簡易な発振器、水晶振動子によって構成が可能であるので、小型化を図ることができる。 - 特許庁

When test pattern data 124 is supplied from a pattern memory 110 to an LSI 104 in synchronization with a reference clock signal 120, the LSI 104 operates based on the supplied data 124 to output data 104A corresponding to the data 124 and a strobe signal 8.例文帳に追加

基準クロック信号１２０に同期してパターンメモリー１１０からテストパターンデータ１２４がＬＳＩ１０４に供給されると、ＬＳＩ１０４は供給されたテストパターンデータ１２４にもとづいて動作し、同テストパターンデータに対応するデータ１０４Ａを出力すると共にストローブ信号８を出力する。 - 特許庁

When the four corner positions of a curtain allocating area 86 are specified by mouse clock operation, the reference curtain shape of a curtain type selected in a curtain type selection picture area 82 is deformed to the same shape as the curtain allocating area 86 so as to match with positional relation between the background image and its viewing point.例文帳に追加

マウスのクリック操作によりカーテン割付領域８６の四隅位置が指定されると、カーテンタイプ選択画面領域８２で選択されたカーテンタイプの基本カーテン形状を、背景画像とその視点との位置関係に合致するようにカーテン割付領域と同形状に変形する。 - 特許庁

The semiconductor device has: a first delay circuit block which generates a timing signal for a circuit block for working in a column cycle time determined by an external input command cycle; and a second delay circuit block whose total delay is adjusted to a difference between the column cycle time and the access time determined by the external clock and latency.例文帳に追加

外部入力コマンドサイクルによって決まるカラムサイクル時間で動作するべき回路ブロックのタイミング信号を発生する第１の遅延回路ブロックと、全体の遅延量が外部クロックとレイテンシで決まるアクセス時間とカラムサイクル時間の差に調節される第２の遅延回路ブロックを有する。 - 特許庁

A plurality of portable phones, including a cellular phone 1, start each application MAP, and then a server time timed by a server clock 51 from a server 5 operating in an application SAP via a network (i.e., a base station 2, a mobile communication network 3, and an internet 4) is obtained a plurality of times.例文帳に追加

携帯電話１を含む複数の携帯電話は、それぞれアプリケーションＭＡＰを起動させた後、ネットワーク（たとえば基地局２、移動体通信網３、インターネット４）を介してアプリケーションＳＡＰで動作するサーバ５よりサーバ時計５１で計時されるサーバ時刻を複数回取得する。 - 特許庁

Since time correction and clock frequency correction of the timepiece part are repeated, the time of the slave device 120 always agrees with the time of the master device 110 as well as during an offset correction time, to thereby achieve complete time synchronization with the master device 110 in the slave device 120.例文帳に追加

上述の時計部の時刻補正とクロック周波数補正とが繰り返されることで、スレーブ装置１２０の時刻は、オフセット補正時点だけでなく、常に、マスタ装置１１０の時刻と一致するようになり、スレーブ装置１２０においてマスタ装置１１０との完全な時刻同期化が可能となる。 - 特許庁

With a system reset signal as a trigger, clock signals are frequency-divided in counter ICs 256 and 257, the output signals of the counter IC 256 rise as H active signals with delay Tp from the change of the system reset signal and the output signals to a NOR gate IC 261 are changed to L.例文帳に追加

システムリセット信号をきっかけに、カウンタＩＣ２５６，２５７でクロック信号を分周し、システムリセット信号の変化からＴ_１遅れて、カウンタＩＣ２５６の出力信号がＨアクティブの信号として立ち上がり、ＮＯＲゲートＩＣ２６１への出力信号はＬに変化する。 - 特許庁

A loop for extracting clock from an input signal is constructed, and a filter 21 in the loop is provided with a multiplier 30 for multiplying a phase error P by a filter coefficient, an accumulator 33 having multiplication function and an adder 34 for adding an output of the multiplier and an output of the accumulator.例文帳に追加

入力信号からクロックを抽出するためのループを構成し、当該ループ中のフィルタ２１に、位相誤差Ｐにフィルタ係数を乗じるための乗算器３０と、乗算機能付きアキュムレータ３３と、乗算器出力とアキュムレータ出力とを加算するための加算器３４とを設ける。 - 特許庁

In this case, the thickness dimension of the drum member 11 and the lid member 12 is set to a dimension that is sufficient for preventing the entry of a magnetic field, the drum member 11 and the lid member 12 themselves secure magnetism resistance performance, thus eliminating the need for separately providing the magnetism resistance member, and preventing the dimension of the entire clock 1 from increasing.例文帳に追加

ここで、胴部材11および蓋部材12の厚さ寸法を、磁界の進入を防止するのに充分な寸法に設定し、胴部材11および蓋部材12自体で、耐磁性能を確保し、耐磁部材を別途設ける必要をなくし、時計１全体の寸法が大きくならないようにする。 - 特許庁

When a PCR(Program Clock Reference) detector 13 detects a PCR packet, a time information packet insert section 16 generates a time information packet including the arrival time of the PCR packet stored in a PCR arrival time storage section 14 to insert the packet to a TS stream.例文帳に追加

ＰＣＲ検出器１３によってＰＣＲパケットが検出されると、時刻情報パケット挿入部１６は、ＰＣＲ到着時刻保持部１４によって保持されるＰＣＲパケットの到着時刻を含んだ時刻情報パケットを生成してＴＳストリームに挿入する。 - 特許庁

In this display device, a charge pump circuit 10 is arranged on an array substrate 101 and an output capacitance 15 to be connected between the output side of the circuit 10 and the ground (GND), and the input capacitance 16 of a clock input part are arranged at the outside of the substrate 101.例文帳に追加

チャージポンプ回路１０をアレイ基板１０１に配置するとともに、チャージポンプ回路１０の出力部とグランド（ＧＮＤ）との間に接続される出力側容量１５、並びにクロック入力部の入力側容量１６を、アレイ基板１０１の外に配置する。 - 特許庁

Therefore, the clock accuracy can be enhanced with suppressed costs, by using an operation button 17 and the EEPROM 11, originally provided for different purposes on an electronic device, without having to intentionally install a trimmer capacitor in the oscillation circuit 4 for controlling the oscillation accuracy.例文帳に追加

したがって、発振回路４にわざわざトリマコンデンサを組み込んで発振精度の調節を行なわなくても、電子機器に元々別の目的で備わったＥＥＰＲＯＭ１１や操作ボタン１７を利用して、コスト上昇を抑えながら時計精度を向上させることができる。 - 特許庁

In the spread spectrum clock generator of an embodiment, a charge pump circuit 1 has a variable current source whose output current magnitude depends on a setting, and outputs a charge current for controlling a voltage applied to a VCO 11 for a period depending on a phase difference detected by a phase comparator 14.例文帳に追加

実施形態のスペクトラム拡散クロックジェネレータは、チャージポンプ回路１が、出力電流量が設定に応じて変化する可変電流源を有し、位相比較器１４により検出された位相差に応じた期間、ＶＣＯ１１へ印加する電圧を制御するためのチャージ電流を出力する。 - 特許庁

In the broadcast receiver, a delay calculation part 113 compares a time-stamp (PCR (Program Clock Reference)) acquired from a separation part 103 with a time-stamp (PCR) acquired from a separation part 107 to calculate a delay difference between a broadcast program before input switching and a broadcast program after the input switching.例文帳に追加

本発明の放送受信装置では、遅延算出部１１３は、分離部１０３から取得したタイムスタンプ（ＰＣＲ）と、分離部１０７から取得したタイムスタンプ（ＰＣＲ）とを比較して、入力切換前の放送番組と入力切換後の放送番組との遅延差を算出する。 - 特許庁

To solve a problem that an area coverage modulation system has in relation to the mounting cost for an external IC and to solve the problem that a clock signal is delayed behind a start pulse signal when a signal is input from the external IC without providing a delay circuit to an input part of a driver.例文帳に追加

面積階調方式における外付けＩＣの実装コストの問題、さらに外付けＩＣから信号を入力する場合、スタートパルス信号よりもクロック信号が遅延してしまう問題を、ドライバーの入力部に遅延回路を設けることなく、提供することを課題とする。 - 特許庁

A multi-clock design style is necessary for integrated circuits(IC) with a high degree of integration such as a very large-scale integration or an ultra large-scale integration (VLSI or ULSI) used for a complicated ASIC (application specific integrated circuit), an SOC(systems on a chip) in a number of cases on grounds of functions and/or performance.例文帳に追加

高い集積度を持つ集積回路（IC）、例えば、複雑なASIC（Application Specific Integrated Circuits：特定用途集積回路）あるいはSOC（Systems on a Chip）に対して用いられる大規模あるいは超大規模集積回路（VLSIあるいはULSI）は、多くの場合、機能および／あるいは性能上の理由からマルチクロック設計スタイルを必要とする。 - 特許庁

In a heat source machine communication system configured with a hot-water supply device and one or more communication terminals for performing data communication with the hot-water supply device, the hot-water supply device and at least one communication terminal are provided with switching means 5 which switches a clock frequency for data communication.例文帳に追加

給湯装置と、この給湯装置とデータ通信を行う１以上の通信端末とで構成される熱源機通信システムにおいて、給湯装置と少なくとも１の通信端末にデータ通信用のクロック周波数を切り替える切替手段５を備えさせる。 - 特許庁

In this support structure, when assembling a clock by integrating an inside frame 10, the head of a deformation abutting part 12b of the inside frame 10 abuts on the inner face 9a of a back lid 9, and an elastic deformation part 12d is deformed corresponding to assembling sizes of each part to form a state of pushing up the deformation abutting part 12b.例文帳に追加

中枠１０を組み込んで時計を組み立てると、中枠１０の変形当接部１２ｂの先端は裏蓋９の内面９ａに当接し、各部品の組立寸法に応じて弾性変形部１２ｄが変形して、変形当接部１２ｂを押し上げる状態となる。 - 特許庁

A power operation part 44 in the machine tool 40 calculates the power consumption of power lines 41 to 43 and an electric energy calculation part 47 calculates electric energy required between a prescribed time interval on the basis of power data time-sequentially arranged by a clock part 45 and a power data time-sequential arrangement part 46.例文帳に追加

工作機械４０が備える電力演算部４４は、電力線４１〜４３の消費電力を演算し、電力量計算部４７は、時計部４５と電力データの時系列化部４６により時系列化された電力データに基づき、所定時刻間の電力量を計算する。 - 特許庁

To provide a signal transceiving system that can accurately transfer a signal at a high-speed by synchronizing a clock signal with a signal arrived in its own station within a signal confirmation time width so as to avoid the effect of delay time fluctuations of a receiving circuit cased by collision of edges of a transmission signal.例文帳に追加

自局に到着した信号の信号確定時間幅内にクロック信号を同期させることにより、送信信号のエッジ部同士が衝突することに起因する受信回路の遅延時間変動の影響を受けず、高速に且つ正確な信号転送が可能となる。 - 特許庁

By making changeable the number of delay elements connected between the input and the output of a delay circuit 21 included in a delay unit 20, and by changing the above number according to a signal (freq) indicating the changeover of a reference clock ck2, the delay time of the overall delay unit 20 is changed instantaneously.例文帳に追加

遅延装置２０に含まれる遅延回路２１の入出力間に接続される遅延素子の数を変更可能にしておき、基準クロックｃｋ２の切り替えを指示する信号ｆｒｅｑに応じてこの数を変更することで、遅延装置２０全体の遅延時間を瞬時に変更する。 - 特許庁

To provide a reception burst signal identifying circuit that is provided at the point side of a PDS transmission system or the like for identifying a reception burst signal transmitted from a multi-point side and moreover received at the point side with a frequency band, which is half times that of a clock frequency band in a simple circuit constitution.例文帳に追加

ＰＤＳ伝送システム等のポイント側に設けられ、マルチポイント側から送信されてポイント側で受信される受信バースト信号を、簡単な回路構成で、しかもクロック周波数帯域の半分以下の周波数帯域で識別できる受信バースト信号識別回路を提供する。 - 特許庁

Even if PU 2 is not laid in the resting state by a program, the clock of PU 2 is controlled from UV1 capable of grasping the operating state of VUPU including PU 2, whereby PU 2 can be paused only for a proper period at the proper time, and the power consumption can be reduced without deteriorating the performance.例文帳に追加

ＰＵ２を、プログラムにより休止状態にしなくても、ＰＵ２を含めてＶＵＰＵの動作状態を把握可能なＶＵ１の側からＰＵ２のクロックを制御することにより、適切なタイミングで適切な期間だけＰＵ２を休止させ、性能を低下させずに消費電力を低減できる。 - 特許庁

To provide a content reproduction device for reducing the write frequency of history information in a storage part, and for making the storage part store the accurate history information even when sudden power supply interruption occurs or the measurement error of a clock measurement circuit is corrected.例文帳に追加

記憶部に対する履歴情報の書込み回数を低減するとともに、例えば突然の電源遮断の発生や時間計測回路の計時誤差が補正された場合でも、正確な履歴情報を記憶部に記憶させることの可能なコンテンツ再生装置を提供する。 - 特許庁

When transmitting the stored data packets to the network, a reader 44 reads out only a number of data packets from the memory device 22 referring to the number information recorded in the counting table 46 for the fixed period timing from the clock creation part 45, and a transmitter 47 transmits them to the network.例文帳に追加

蓄積したデータパケットをネットワークに送信する際、読み出し部４４は、クロック生成部４５からの一定周期タイミングごとに、カウントテーブル４６に記録された個数情報を参照し、その個数だけ蓄積装置２２からデータパケットを読み出して送出部４７によりネットワークに送出する。 - 特許庁

In this case, the output of an adder 23 gradually increases and when a carry signal '1' is outputted, the signal of a carry-out terminal CO which is one clock pulse precedent appears at the output of a flip-flop 25 and is therefore '0', so that an ENOR 26 outputs '0'.例文帳に追加

この場合、加算器２３の出力が順次増大し、そして、キャリイ信号”１”が出力された時点において、フリップフロップ２５の出力は１クロックパルス前の時点のキャリイアウト端子ＣＯの信号であることから”０”であり、この結果、ＥＮＯＲ２６の出力が”０”となる。 - 特許庁

The display driving system is provided with a means for monitoring data drivers, which can monitor changes in the states of data drivers 300 while a timing controller 100 processes a clock signal and a data signal transmitted through an interface 200 and supplies processed signals to a display panel, such that the state change of the data drivers 300 can be fed back to the timing controller.例文帳に追加

本発明は、タイミング制御部でインターフェース部を通じて伝送されるクロック信号とデータ信号を処理して、ディスプレイパネルに供給する間に、データ駆動部の状態変化をモニタリングしてタイミング制御部にフィードバックできるようにしたモニタリング手段が具備された。 - 特許庁

To attain pseudo clock technology which can be attained with the actual time even when errors are included in the estimation of predicted propagation time without utilizing complex delay model by utilizing positioning signals of various frequencies, although the conventional technology can not be attained unless various delay models are utilized.例文帳に追加

擬似時計技術はこれまではさまざまな遅延モデルを用いなければ実現できなかったが、本発明は、複数周波数の測位信号を用いることにより複雑な遅延モデルを用いなくても実時間で、予測伝搬時間の推定に誤差が含まれていても実現する。 - 特許庁

Two-frequency dividers 10 and 30-50 are each constituted of a D flip-flop composed of an NMOS source coupled logic and having an NMOS transistor grounded into which a clock signal is inputted, and a two-frequency divider 60 connected in a sixth stage is constituted of a D flip-flop composed of a CMOS logic circuit.例文帳に追加

２分周器１０、３０〜５０をＮＭＯＳソースカップルドロジックからなり、クロック信号が入力されるＮＭＯＳトランジスタが接地されたＤフリップフロップで構成し、６段目に接続された２分周器６０をＣＭＯＳロジック回路からなるＤフリップフロップで構成する。 - 特許庁

The present time information is calculated by a time management section 14, using frame receiving time information stored in a storage section based on the time information received by a GPS (Global Positioning System) receiving section 12, frame information, frame number circumference time information, and time information created by a clock 13.例文帳に追加

ＧＰＳ受信部１２が受信した時刻情報に基づいて記憶部に記憶されたフレーム受信時刻情報、フレーム情報、フレーム番号周回時間情報、及びクロック１３が生成している時刻情報を用いて、現在時刻情報を時刻管理部１４によって算出する。 - 特許庁

The charge coupled device 150 is provided with gates (V1, V2, V3, V4), consisting of 3 phases and more separated from a second conductivity type of well 170 or a first conductivity type of buried channel 160 in a substrate 180 by an insulating layer 60, and a clock driver to transfer a charge through the charge coupled device 150.例文帳に追加

電荷結合素子１５０は、絶縁層６０によって、第２導電型のウェル１７０または基板１８０内の第１導電型の埋込みチャンネル１６０から分離された３相以上の相から成るゲート（Ｖ１，Ｖ２，Ｖ３，Ｖ４）と、電荷結合素子１５０から電荷を転送させるクロックドライバとを備える。 - 特許庁

A plurality of selection items are displayed on the screen, one item is selected out of the plurality of selection items, and information relating to the selected item is extracted using a central processing section, a clock device and an information processing section, and displayed while being scrolled in a predetermined area on the screen.例文帳に追加

画面上に複数の選択項目を表示し、複数の選択項目から１つの項目を選択する選択し、選択された項目に関連する情報を中央処理部、時計装置、情報処理部を用いて抽出し、予め定められた画面上の領域にスクロールして表示する。 - 特許庁

A control unit 13 sets up an operation clock of an image coder 15 to a low speed, and narrows a search range for a motion vector in order to reduce of power consumption, and performs moving image recording by suppressing battery consumption at the sacrifice of the quality of an image, when the battery remaining amount of a power source portion 12 is small.例文帳に追加

制御部１３は、電源部１２の電池残量が少ないと、画像符号化部１５の動作クロックを低速に設定し、かつ動きベクトルの探索範囲を狭めて消費電力の低減を図り、画質を犠牲にして電池消耗を抑えた動画記録を行う。 - 特許庁