「Clock In」に関連した英語例文の一覧と使い方(162ページ目) - Weblio英語例文検索

In another embodiment, a VCO primarily affiliated with the communication device serves as a basic reference frequency source for the navigation satellite receiver, and subsequent locking onto the satellite transmissions again allows highly accurate frequency synthesis and clock generation for the communication device.例文帳に追加

もう一つの実施例において、主として通信装置と関連しているＶＣＯは航法衛星受信機の基本的リファレンス用周波数源の役割を果たし、再び衛星送信に後続ロックすることにより通信装置のための精度の高い周波数合成及びクロック生成が可能になる。 - 特許庁

In a second PLL frequency synthesizer circuit 18, a phase inverting circuit 9 inverts the phase of a reference clock ftcxo supplied from a TCXO2, and generates a phase shift signal ftcxo', and supplies it to a second reference frequency-divider 10.例文帳に追加

第２ＰＬＬ周波数シンセサイザ回路１８では、位相反転回路９は、図２（Ａ）に示すように、ＴＣＸＯ２から供給される基準クロックｆｔｃｘｏの位相を反転させて、図２（Ｂ）に示すように、位相シフト信号ｆｔｃｘｏ’を生成し、第２基準分周器１０に供給する。 - 特許庁

To provide an audio signal transmission unit which is capable of rightly transmitting audio signals even if the preamble timing of a connected opponent unit is synchronous with either the rise or fall of a word clock in a system of transmitting digital audio data by the use of a biphase mark modulation method.例文帳に追加

バイフェーズマーク変調手段を用いてデジタルオーディオデータを伝送するシステムにおいて、接続する相手装置のプリアンブルタイミングがワードクロックの立ち上り・立下りのどちらに同期したタイミングで動作していても、オーディオ信号を正しく伝送することができる装置を提供すること。 - 特許庁

When an A/D conversion circuit 8 digitally converts the video signals corresponding to the sampling clock ADCLK, an interpolation processing circuit 11 interpolates the luminance value of a color not included in the pixel from the luminance value of peripheral pixel for the respective pixels and generates image signals for respective three primary colors.例文帳に追加

Ａ／Ｄ変換回路８がこのサンプリングクロックＡＤ_CLKに応じて映像信号をディジタル変換すると、補間処理回路１１は、各画素毎に、その画素に含まれていない色の輝度値を周囲近傍の画素の輝度値から補間し、三原色毎の画像信号を生成する。 - 特許庁

A timing generating circuit 1 judges the timing in which command information and data information appear at a input data signal 8 respectively by counting clock signals 7 from the point of time of rise of a select-signal 6, and generates a command timing signal 12 and a data timing signal 14.例文帳に追加

タイミング発生回路１はセレクト信号６の立ち上り時点からのクロック信号７をカウントすることにより，コマンド情報とデータ情報それぞれが入力データ信号８に現れるタイミングを判断して，コマンドタイミング信号１２とデータタイミング信号１４を発生する。 - 特許庁

This frequency modulation is carried out meeting the condition that the luminance or average luminance of arbitrary luminance data, obtained with a modulation clock corresponding to an adjacent row wire, in one frame or two or more frames is less than a permissible value determined by the luminance data.例文帳に追加

この周波数変調は、隣接する行配線に対応する変調クロックによって得られる任意の輝度データに対する１フレーム内における輝度又は２フレーム以上の平均輝度が、輝度データによって決定される許容値以下となる条件を満足するように行われる。 - 特許庁

As a strobe signal 183a on reading, either a strobe signal 182a which is in sync with the rising edge or falling edge of the reference clock (the data strobe signal DQS) or a strobe signal 114b of which the occurrence time is determined by a user can be selected by a selector 183.例文帳に追加

読み取りの際のストローブ信号１８３ａとして、基準クロック（データストローブ信号ＤＱＳ）の立上り又は立下りに同期したストローブ信号１８２ａ、またはユーザーが発生時刻を定めたストローブ信号１１４ｂのいずれかをセレクタ１８３により選択できる構成としている。 - 特許庁

Meanwhile, when the external time information is determined not to correctly be obtained in saving files, it uses the default time value that indicates specific time of day predefined rather than time information clocked by internal clock as time stamp to save the files.例文帳に追加

一方、ファイルの保存を行う際、外部からの時刻情報を正しく取得していないと判定された場合は、内部時計が計時する時刻情報に代えて予め規定された既定の日時を指し示すデフォルト時刻値をタイムスタンプとして用いて該ファイルの保存を行う。 - 特許庁

It is said that he understood the meaning of the articles presented by the Society of Jesus such as a world globe, a clock and maps (In those days Japanese did not know that this world was a round object and nobody could understand the explanation about the world being a globe at the time it was presented, but Nobunaga said that 'It makes sense' and understood it). 例文帳に追加

イエズス会の献上した地球儀・時計・地図などをよく理解したといわれる（当時はこの世界が丸い物体であることを知る日本人はおらず、地球儀献上の際も家臣の誰もがその説明を理解できなかったが、信長は「理にかなっている」と言い、理解した）。 - Wikipedia日英京都関連文書対訳コーパス

In this case, the switching timing of PHY output enable to disable and the switching timing of ATM output disable to enable are executed respectively, at the rising and falling of a clock with a fixed time interval, far avoiding collision of the mutual output signals at switching.例文帳に追加

切り替えの際の出力信号どうしの衝突を回避するために、ＰＨＹ出力イネーブルからディセーブルへの切り替え、ＡＴＭ出力ディセーブルからイネーブルへの切り替えするタイミングをそれぞれクロックの立ち上がり、立ち下がりで行うことにより一定時間の間隔を設ける。 - 特許庁

The channel detector comprises a plurality, D, of map detectors operating in parallel, wherein each of the map detectors generates N/D log-likelihood ratio values per 1/N-rate clock cycle and wherein at least one of the plurality of MAP detectors constrains each of the bits.例文帳に追加

チャネル検出器は、並列に動作する複数Ｄ個のＭＡＰ検出器を含み、ＭＡＰ検出器のそれぞれは、１／Ｎレート・クロック・サイクルあたりＮ／Ｄ個の対数尤度比値を生成し、複数のＭＡＰ検出器のうちの少なくとも１つは、ビットのそれぞれを制約する。 - 特許庁

When a communication apparatus communicates in an active mode for outputting carriers for data transmission, an edge interval comparison processing section of the communication apparatus monitors a difference between a frequency of a received carrier and a carrier frequency generated on the basis of a clock signal generated and outputted by itself.例文帳に追加

通信装置のエッジ間隔比較処理部は、自身が搬送波を出力してデータを送信するアクティブモードで通信している場合に、受信した搬送波の周波数と、自身が生成出力しているクロック信号に基づき生成した搬送波周波数との差を監視する。 - 特許庁

The multifunctional LED lighting tool has an LED lighting circuit, clock circuit, remote control circuit, rescue signal transmission circuit, storage battery or the like built in inside a regular prism complex cover 1, and, at normal times, is installed inside a fixed area with a base 3 to be used as fixed lighting.例文帳に追加

多機能式ＬＥＤ照明ツールは、正角柱複合カバー１の内部にＬＥＤ点灯回路、時計回路、リモコン回路、救助信号発信回路、蓄電池等が内蔵されており、通常時には口金３で固定エリアに設置されて固定照明として使用される。 - 特許庁

The W counter 4 which is a second write address counter generates a write address WAD2 provided with the delay of fixed time to the actual write address WAD1 based on the write enable signals WEN2 delayed for the fixed time in a delay circuit 3 and the write clock WCLK.例文帳に追加

第二の書込みアドレスカウンタであるＷカウンタ４は遅延回路３で一定時間遅延された書込みイネーブル信号ＷＥＮ２と書込みクロックＷＣＬＫとを基に実際の書込みアドレスＷＡＤ１に対して一定時間の遅延を持った書込みアドレスＷＡＤ２を生成する。 - 特許庁

During operation, the "brick" transforms binary field data and/or analog field data that have been received into digital signals, and transmits the digital signals, in terms of synchronization basis to IEDs related of their "bricks", by using clock signals supplied to individual bricks by respective IEDs.例文帳に追加

動作中、ブリックは受信された２値フィールドデータおよび／またはアナログフィールドデータをデジタル信号に変換し、各ＩＥＤによって個々のブリックに供給されるクロック信号を使用することにより、当該デジタル信号をそれらのブリックの関連するＩＥＤに同期的に送信する。 - 特許庁

To provide a small and inexpensive imaging system in which an image processing clock advantageous for taking measures against EMI can be generated at a correct timing at the time of drive controlling a semiconductor laser for the imaging system comprising an optical scanning means performing deflection scanning of a photosensitive body with laser light.例文帳に追加

感光体に対しレーザ光を偏向走査させる走査光学手段を備えた画像形成装置用の半導体レーザ等を駆動制御する上で、低廉・小型な構成でＥＭＩ対策上も有利な画像処理クロックを適正なタイミングで生成できる画像形成装置を提供する。 - 特許庁

Flip flops (FF) are disposed on a signal path from the circuit unit to the comparison data processing unit and on a signal path from the master data processing unit to the comparator, and both the first and second clock signals are used for the latch clocks of the flip flops in accordance with input signals thereof.例文帳に追加

回路ユニットから比較用のデータ処理ユニットへの信号経路と、マスタのデータ処理ユニットから比較器への信号経路との夫々にラッチ回路（ＦＦ）を配置し、ラッチ回路のラッチクロックにはその入力信号に応じて第１のクロック信号と第２にクロック信号の双方を用いる。 - 特許庁

To secure stable consecutive reproduction by preventing the occurrence of an overflow or an underflow of a reception buffer caused by the asynchronization of an operation clock in the case of receiving a packet transmitted through a network where transmission delaying fluctuation or a data loss can occur and reproducing sound and video.例文帳に追加

伝送遅延ゆらぎやデータ損失が生じ得るネットワークを介して送信されてきたパケットを受信し、音声や映像を再生する場合に、動作クロックの非同期に起因して受信バッファのオーバーフローやアンダーフローが発生するのを防止して、安定した連続再生を確保すること。 - 特許庁

To manufacture a clock with solar batteries without any restriction in the design of a dial by allowing a substrate where the solar batteries are formed to transmit light, and using the substrate where the solar batteries are formed onto the dial or for windscreen glass or the like when the solar batteries cannot be recognized.例文帳に追加

太陽電池を形成した基板に光の透過性を持たせ、太陽電池が認識出来ない形態に出来れば、この太陽電池を形成した基板を文字盤上もしくは風防ガラス等に用いることで文字盤のデザインに制約のない太陽電池付き時計を作ることが出来る。 - 特許庁

The modulation controller 120 sends a data stream generated at that time or the data stream stored in the modulated information storing unit 140 to a modulated signal outputting unit 150, and the data stream is outputted to a laser beam recorder 200 by the modulated signal outputting unit 150 at a predetermined clock.例文帳に追加

その時点で作成されたデータストリームまたは変調情報記憶部１４０に記憶されたデータストリームは、変調制御部１２０により変調信号出力部１５０へ出力され、所定のクロックで変調信号出力部１５０によりレーザービームレコーダ２００に出力される。 - 特許庁

Meanwhile, since gates of scanning thyristors 110 in the scanning circuit part 100 which starts shift operation by the second clock supplied through a resistor 130, and gates of the light emitting thyristors 210 are connected, respectively, a voltage is applied also between the gate cathodes of the scanning thyristor 110.例文帳に追加

一方、抵抗１３０を介して供給される第２クロックによりシフト動作を開始する走査回路部１００における各走査サイリスタ１１０のゲートと、発光サイリスタ２１０の各ゲートとがそれぞれ接続されているため、走査サイリスタ１１０のゲート・カソード間にも電圧が印加される。 - 特許庁

The image codec section 101 and the image plotting section 102 make a combination and the graphic plotting section 104 and the image synthesis section 103 make another combination and each combination is connected or disconnected to a power source 121 and a clock generator 122 in a switch section 120.例文帳に追加

また、スイッチ部１２０で、電源１２１及びクロックの発振源１２２に対して、画像コーデック部１０１及び画像描画部１０２を一組として接続／遮断状態とすると共に、グラフィック描画部１０４及び画像合成部１０３を一組として接続／遮断状態とする。 - 特許庁

Consequently, even when the limit of the clock frequency for display data synchronization is exceeded because of the number of display units 7 connected in the lateral direction, the number of video distribution units 2 to be added can be minimized and the cost can greatly be reduced as compared with a conventional video display system.例文帳に追加

これにより、横方向に接続する表示ユニット７の数により表示データ同期用のクロック周波数の制限が超えた場合でも、映像分配ユニット２を追加する個数を最小限に抑えることができ、従来の映像表示システムよりも大幅なコストダウンが図れる。 - 特許庁

When a driving capacity switching signal DRV<i> is an "H" in a delay adjustment unit DCUi (i is an integer from 0 to 3) disposed at a clock delay adjustment circuit 43A, a transfer gate Tib becomes a closed state and an input signal is delayed by as much as the amount of delay of a delay unit Dui.例文帳に追加

クロック遅延調整回路４３Ａに配される遅延調整ユニットＤＣＵｉ（ｉは０〜３の整数）において、駆動能力切替え信号ＤＲＶ＜ｉ＞が「Ｈ」のときには、トランスファゲートＴｉｂが閉状態となり、入力信号は遅延ユニットＤＵｉの遅延量だけ遅延される。 - 特許庁

When either of reception registers 21 of synchronization blocks SB(j) (j=0 to 15) takes in data, a clock gating control circuit 40 makes at least two of internal clocks ϕ pass, and supplies them as synchronization clocks ϕs(j) to synchronization shift register 30 of corresponding synchronization blocks SB(j).例文帳に追加

クロックゲーティング制御回路４０は、同期化ブロックＳＢ（ｊ）（ｊ＝０〜１５）のいずれかの受信レジスタ２１がデータの取り込みを行った場合、内部クロックφを少なくとも２個通過させ、同期化クロックφｓ（ｊ）として、該当する同期化ブロックＳＢ（ｊ）の同期化シフトレジスタ３０に供給する。 - 特許庁

The clock pawls 701, 702 of the mounting bracket 7 are slid in the lock grooves 2a, 3a of the protruded portions 2, 3 engaging the lock pawls to make position adjustment of the hook bolt mounted on the mounting bracket to the level of a lateral pipe, and then the hook bolt is locked to the lateral pipe.例文帳に追加

取付金具７の係止爪７０１、７０２を、この係止爪が係合している突条部２、３の係止溝２ａ、３ａ内を摺動させて、この取付金具に取付けてあるフックボルトの位置を横パイプのレベルに調整した後で、このフックボルトを横パイプに掛止する。 - 特許庁

A plurality of recessed and projected parts are alternately formed at a fixed cycle in an area different from an area where user information is recorded, and a clock generation pattern is formed to generate ±m-th order diffraction lights (m=0, 1, 2, etc.), when a vertically incident light is reflected.例文帳に追加

ユーザ情報が記録される領域とは異なる領域に、複数個の凹部及び凸部が一定周期で交互に形成され、かつ垂直入射した光を反射した場合に±ｍ次回折光（ｍ＝０，１，２，…）を生成するクロック生成パターンが形成されていることを特徴とする。 - 特許庁

In the image drawing, the semiconductor integrated circuit comprises clock systems CTS1, CTS2 and CTS3, cells 4, 8 and 11 connected with respective output lines 5, existing FFs 6, 9 and 12, and dummy cells 7, 10 and 13 connected with respective output lines 5.例文帳に追加

このイメージ図では、クロック系統ＣＴＳ１、ＣＴＳ２、ＣＴＳ３と、それぞれの出力線に接続されたセル４、８、１１と、各出力線５に接続された既存のＦＦ６、９、１２と、同じく各出力線５に接続されたダミーセル７、１０、１３とを備えて構成される。 - 特許庁

When signal amplitude is reduced by increase in recording density and therefore a signal is subjected to intersymbol interference, a polarity changing point of a reproduction signal at the relevant portion is significantly shifted from a polarity changing point to be originally obtained, thereby a phase error increases and consequently a reference clock may be hard to be normally generated.例文帳に追加

高記録密度化によって信号振幅が小さく符号間干渉を受けた場合、その部分の再生信号の極性変化点は本来得られるべき極性変化点から大きくずれて、位相誤差が大きくなり正常に基準クロックを生成することが困難となる場合がある。 - 特許庁

To provide an information processing program with which a photographing date and time can be corrected in accordance with the advance/delay of a clock of a terminal device and photographing date and time of an image file that has been already stored can be corrected and to provide a storage medium, an information processing apparatus, and an information processing method.例文帳に追加

端末装置の時計の進み／遅れに対応して撮影日時を修正することができ、また既に保存されている画像ファイルに対しても撮影日時を修正することができる情報処理プログラム、記憶媒体、情報処理装置、情報処理方法を提供する。 - 特許庁

The clock for worship, comprising a time indicator 2 having time and minute indicators and a controller 4, is further provided with a means for signaling a plurality of occurrence times of a definite event in a single day, and a means for determining the occurrence time of events dependent on the information concerning a given location.例文帳に追加

時および分表示を有する時刻表示装置２と制御装置４とを備え、一日の間における一定のイベントの複数の発生時刻を合図で知らせるための手段と、所与の場所に関する情報に依存したイベントの発生時刻を決定する手段とを備えている。 - 特許庁

Input circuits 10, 11, 12 and 13 connected to an external input terminal PAD through resistive elements R1, R2, R3 and R4, respectively are activated in accordance with level transition of supplied clock signals CK 10, CK11, CK12 and CK13, respectively to obtain an input signal.例文帳に追加

外部入力端子ＰＡＤに抵抗素子Ｒ１、Ｒ２、Ｒ３、Ｒ４をそれぞれ介して接続される入力回路１０、１１、１２、１３は、それぞれ供給されるクロック信号ＣＫ１０、ＣＫ１１、ＣＫ１２、ＣＫ１３のレベル遷移に応じて活性化して入力信号を取り込む。 - 特許庁

After the load signal becomes a level L and when the counter has counted the specified number of clocks of the clock signal CK and thereafter, an enable input signal EI is made to reach the level H, and thereby, serial data signals DI thereafter are captured in the 1st register, and this captured data are utilized as an image display data.例文帳に追加

ロード信号がレベルLになった後、規定クロック数をカウンタが計数した時点以降で、イネーブル入力信号EIをレベルHにすることにより、それ以降のシリアルデータ信号DIは第1レジスタに取り込まれ、この取り込まれたデータが画像表示データとして利用される。 - 特許庁

To solve the problem that a memory access time increases since control synchronized with the clock of a transmission destination is required at the time of transmitting memory access signals between a CPU operated asynchronously with a memory and the memory in a device for accessing the memory from a plurality of the CPUs operated asynchronously with each other.例文帳に追加

互いに非同期に動作する複数のＣＰＵからメモリアクセスを行う装置では、メモリと非同期に動作するＣＰＵとメモリの間のメモリアクセス信号の伝達を行うにあたり、伝達先のクロックに同期化させる制御が必要となるため、メモリアクセス時間が増加してしまう。 - 特許庁

The detector is also provided with a phase difference detection section (DDET) 16 that obtains a change (phase difference) in the unit of baud rate and gives this phase difference signal to an automatic frequency control circuit(AFC) 19, which detects a frequency error of a reference clock required to generate a phase reference signal and to correct the frequency error.例文帳に追加

また、ボーレート単位の変化量（位相差）を求める位相差検出部（ＤＤＥＴ）１６を備え、この位相差信号を自動周波数制御回路（ＡＦＣ）１９に与えて位相基準信号の生成に必要な基準クロックの周波数誤差を検出し、補正を行う。 - 特許庁

Before executing step-up after a clock inputted to the step-up cells in the K-th row transits from "L" to "H", therefore, a charge transfer transistor can be changed from a conductive state to a non-conductive state, thereby preventing a charge backflow via the charge transfer transistor.例文帳に追加

これにより、Ｋ列目の昇圧セルに入力されるクロックが「Ｌ」から「Ｈ」に遷移して昇圧を実施する前に、電荷転送トランジスタを導通状態から非導通状態に遷移させることが可能となり、電荷転送トランジスタを介した電荷の逆流を防止することができる。 - 特許庁

In addition, the applied voltage control part generates the control voltage to be applied at a different timing to the adjacent electrode 10 by delaying a reference timing signal, and determines the time for delaying the control voltage applied to each electrode 10 is shorter than the cycle of the clock signal.例文帳に追加

また、印加電圧制御部は、基準タイミング信号を遅延させることにより隣接する電極１０に異なるタイミングで印加する制御電圧を生成し、各電極１０に印加する制御電圧を遅延させる時間はクロック信号の周期よりも短い時間とする。 - 特許庁

Using time information obtained by a clock 16 or time information included in the broadcast wave signal of digital broadcast received by a tuner 12, the content output unit controls display image and voice output dependent on that time information according to predetermined conditions.例文帳に追加

コンテンツ出力装置は、時計１６により得られる時刻情報、もしくはチューナ１２で受信したデジタル放送の放送波信号に含まれている時刻情報を用いて、予め定められた条件に従ってその時刻情報に応じた表示画像及び音声出力の制御を行う。 - 特許庁

An analog signal is sampled by two types of A/D converters 2-1 to 2-3 and 2-4 which operate in different phases and a point where those sampled signals (digital data) match each other is searched for while the phase difference between two clocks and the phase of a reference clock are varied to automatically adjust the phase.例文帳に追加

アナログ信号は、異なる位相で動作する２つのＡ／Ｄ変換器２−１〜３、４でサンプリングされ、これらのサンプリング信号（デジタルデータ）が同じになる点を、二つのクロックの位相差と基準クロックの位相を変化しながら探していくことによって、自動的に位相を調整する。 - 特許庁

A gain control signal change detector 17 detects a change in a gain control signal, a counter 18 and a clock generator 19 generate a cancel pulse having a predetermined width, a switch 20 cuts an AC signal using the cancel pulse, and a switch 21 reduces the time constant of a high-pass filter using the same cancel pulse.例文帳に追加

ゲインコントロール信号変化検出器１７でゲインコントロール信号変化を検出し、カウンタ１８とクロック生成器１９で一定幅のキャンセルパルスを発生させ、キャンセルパルスを用いてスイッチ２０でＡＣ信号をカットし、同じくキャンセルパルスを用いてスイッチ２１でハイパスフィルタの時定数を小さくする。 - 特許庁

To provide a radio wave receiver and radio controlled clock capable of remarkably improving a follow-up ability of a radio wave receiving operation through automatic gain control accompanied with superfluous feedback, and also performing a radio wave reception so that variations in a signal amplitude or bias level of a demodulation signal is hardly caused.例文帳に追加

過剰帰還を伴う自動利得制御によって電波受信動作の追従性を数段高めることができるとともに、復調信号の信号振幅やバイアスレベルのバラツキが余り生じないように電波受信を行える電波受信装置ならびに電波時計を提供する。 - 特許庁

The rechargeable electronic clock 1 comprises a secondary battery block 20 where a lead plate 3 is mounted to the secondary battery 2 by welding, and a connecting member 5 that is flatly arranged in an overlapping state on the secondary battery 2 and electrically connects the lead plate 3 to an electrode (not shown) of the circuit board 4.例文帳に追加

充電式電子時計１は、二次電池２にリード板３を溶接により取り付けた二次電池ブロック２０と、平面的に二次電池２と重なる状態で配置され、リード板３と回路基板４の電極（図示せず）とを電気的に接続する接続部材５を設けた構成としてある。 - 特許庁

In the configuration where an input buffer section 111 and an output buffer section 121 of interest are sandwiched by FFs 133, 143 of testing common circuit sections 131, 141 and FFs 103, 104 of the local clock section 101, diagnoses/tests are performed using an RAGR 161 and an MISR 162.例文帳に追加

テスト用共通回路部１３１，１４１のＦＦ１３３，１４３と、ローカルクロック部１０１の内部のＦＦ１０３，１０４とにより、対象となる入力バッファ部１１１や出力バッファ部１２１を挟み込んだ構成において、ＲＡＧＲ１６１及びＭＩＳＲ１６２を用いて、診断・テストを実施する。 - 特許庁

The slave device is switched to a pause state from an active state when it is detected that no data transmission has been made for a proscribed length of time between the master and the slave, and also the slave device in the pause state returns to the active state from the pause state by receiving at least a system clock signal.例文帳に追加

マスターとスレーブ間で、所定時間以上データ伝送が行われないことを検出して当該スレーブデバイスがアクティブ状態から休止状態に移行するとともに、休止状態にあるスレーブデバイスは、少なくともシステムクロック信号を受けて、休止状態からアクティブ状態に復帰する。 - 特許庁

A PLL circuit part comprising a phase comparator 5, a low-pass filter 6, a voltage-controlled oscillator 7, and a frequency divider 8 is placed in operation with an external input clock when the digital video signal is inputted, and with an external input horizontal synchronizing signal when the analog video signal is inputted.例文帳に追加

位相比較器５、ローパスフィルタ６、電圧制御発振器７、分周器８からなるＰＬＬ回路部を、ディジタル映像信号入力時では外部入力クロックによって動作させ、アナログ映像信号入力時では外部入力水平同期信号によって動作させる。 - 特許庁