「Clock In」に関連した英語例文の一覧と使い方(151ページ目) - Weblio英語例文検索

When a shift clock signal is inputted into the slave control device in a state inputting the shift data, the slave control device judges that the host control device was converted into a state capable of serially communicating, and serially communicates with the host control device.例文帳に追加

シフトデータが入力されている状態で、スレーブ制御装置にシフトクロック信号が入力されると、当該スレーブ制御装置はホスト制御装置とシリアル通信可能な状態になったと判断し、ホスト制御装置とシリアル通信を行う。 - 特許庁

As a result, when a dot clock changed in phase gradually so as to set the number of pulses of a reference signal to a predetermined number within a predetermined time is formed within one integrated circuit without using an external part, an accurate PWM signal can be obtained.例文帳に追加

この結果、外付け部品を使わず一つの集積回路内で、所定時間内に基準信号のパルス数が所定数になるように徐々に位相が変化するドットクロックを生成した場合に、正確なＰＷＭ信号を得ることが可能になる。 - 特許庁

To reduce the number of switches to be serially connected and to avoid increase of output errors due to increase of clock feed-through and a linearity error of a buffer amplifier in an electronic circuit having a voltage selection output circuit such as a DAC and an SCF.例文帳に追加

ＤＡＣ等電圧選択出力回路とＳＣＦとを有する電子回路において、直列接続されるスイッチの数を少なくするとともに、クロックフィードスルーの増大やバッファアンプのリニアリティエラーによる出力誤差の増加を避けること。 - 特許庁

A ladder pattern is recorded on a continuous paper P and is detected by a paper position detection mechanism 12 which is provided on the upper stream side in the carrying direction of a photoreceptor drum 18 and is compared with a reference clock to detect the expansion/contraction of the continuous paper P.例文帳に追加

連続紙Ｐ上にラダーパターンを記録し、これを感光体ドラム１８の搬送方向上流側に設けられた用紙位置検出機構１２で検出し基準クロックと比較することで、連続紙Ｐの伸び縮みを検出する。 - 特許庁

In the output circuit 70, transistors p4 and n4 constituting the transfer gate circuit for controlling the input/output of the input pulse signal are disposed, and the clock pulse CK2 for driving the output circuit 70 is input to the input side of the transfer gate circuit.例文帳に追加

出力回路７０には、入力パルス信号の入出力を制御するトランスファーゲート回路をなすトランジスタｐ４，ｎ４を設け、出力回路７０を駆動するクロックパルスＣＫ２を、このトランスファーゲート回路の入力側に入力する。 - 特許庁

To provide a log information recording device, for setting an internal clock to a correct standard time as needed and correcting time information in log information with high accuracy, and to provide electronic equipment or the like using the log information recording device.例文帳に追加

必要な時に内部時計を正しい標準時刻に設定できるだけでなく、高い精度でログ情報中の時刻情報を修正可能なログ情報記録装置および、このログ情報記録装置を使用した電子機器等を提供する。 - 特許庁

To provide a signal synchronous circuit wherein the number of steps of flip-flops is reduced as compared with a conventional case by avoiding metastable state in a case that duty ratio of an input signal is not constant and a frequency of the input signal is close to that of a clock signal.例文帳に追加

入力信号のデューティー比が一定でなく、入力信号の周波数とクロック信号の周波数が近い場合に、メタステーブル状態を回避させたうえで、従来よりもフリップフロップの段数を減らした信号同期回路を提供する。 - 特許庁

Especially, in the case of recording by an EFM plus modulation system, the mark having the length of 5T (T is a channel clock) or shorter is recorded by one pulse, and the mark having the length of 6T or longer is recorded by pulses consisting of at least two kinds of recording power levels.例文帳に追加

特に、ＥＦＭ plusの変調方式で記録する際には、５Ｔ（Ｔはチャネルクロック）以下の長さのマークは１個のパルスで記録し、６Ｔ以上の長さのマークは少なくとも２種類以上の記録パワレベルからなるパルスで記録する。 - 特許庁

The computation processing unit 9 computes an angular error θerr of the roller 1 based on a desired count value C(0) stored in a control data memory 8 and the ratio ω0/fc of a desired angular velocity ω0 to a frequency fc of the clock pulse.例文帳に追加

演算処理部９は送られたカウント値Ｃ（ｎ）と、制御データ記憶部８に記憶した目標カウント値Ｃ（０）と目標角速度ω０とクロックパルスの周波数ｆｃの比ω０／ｆｃによりローラ１の角度偏差θerrを算出する。 - 特許庁

To provide a manufacturing method for machine parts, machine part and clock equipped with the machine parts capable of speed-up of manufacturing, ensuring long-term reliability by promoting improvement in anti-abrasion and anti-shock performance and smooth driving.例文帳に追加

製造の迅速化を図れるとともに、耐磨耗性および耐衝撃性の向上を促進して長期信頼性を確保できかつ、円滑な駆動が可能となる機械部品の製造方法、機械部品、およびこの機械部品を備えた時計を提供する。 - 特許庁

To obtain an image reader capable of reducing EMI up to an extent capable of clearing the EMI regulation of respective countries in the world by driving at least a photoelectric conversion means and an A/D conversion means by a spread spectrum clock as minimum system constitution.例文帳に追加

最小システム構成として少なくとも光電変換手段とＡ／Ｄ変換手段部分をスペクトラム拡散クロックで駆動することで、世界各国のＥＭＩ規制をクリアし得る程度にＥＭＩを低減し得る画像読取装置を提供する。 - 特許庁

To omit the operation for adjusting the capacity of a trimmer capacitor by operator's rotating operation in the manufacture and omit the trimmer capacitor which was needed as an accessory to a VCXO (voltage controlled crystal oscillator) as to a system clock generating device for IRD.例文帳に追加

従来のＩＲＤ用システムクロック発生装置30ではＶＣＸＯ11の付属品として必要とされていたトリマーコンデンサ32を省略し、かつ製造時に作業者の回転操作によるによるトリマーコンデンサ32の容量調整作業も省略する。 - 特許庁

To prevent interference of a wobble signal from both side groups for the land track when a groove is wobbled to control the disk rotation and to generate a clock signal, in an optical disk of a land/groove recording system having a pre-format ID for each sector.例文帳に追加

セクタ毎にプリフォーマットＩＤを有するランド／グルーブ記録方式の光ディスクにおいて、ディスク回転制御やクロック信号生成のためにグルーブをウォブルさせたときに、ランドトラックに対する両側グルーブからのウォブル信号の混信を防ぐ。 - 特許庁

The written data are read in accordance with respective scan clocks SCa and SCb, of which the frequencies from a clock generator 12 form an irrational number ratio, and each of them is converted to analog by respective digital/analog converters 17X and 17Y, and is sent to a scan drive circuit.例文帳に追加

書き込まれたデータは、クロック発生器１２からの周波数が無理数比である各スキャン・クロックＳＣａ，ＳＣｂに従って読み出され、各Ｄ／Ａ変換器１７Ｘ，１７Ｙによりそれぞれアナログ変換されて、スキャン駆動回路に送られる。 - 特許庁

Consequently, all internal delays are evaded when time synchronism information is supplied to a clock component of the GPS receiver and in a weak GPS signal state, GPS time recovery of precision exceeding about 10 microseconds becomes possible.例文帳に追加

したがって、ＧＰＳ受信機のクロック・コンポーネントへの時間同期情報の供給においてほぼすべての内部遅延を回避し、弱いＧＰＳ信号状況においてもおよそ１０マイクロ秒を上回る精度のＧＰＳ時間回復を可能にする。 - 特許庁

The communication device 1 on the transmission side places data having a plurality of bits in one clock period, and transmits a plurality of data groups having at least continuous two bits among the plurality of bits as the same data to the communication device 4 on the reception side.例文帳に追加

送信側の通信装置１は、１クロック周期の中に複数ビットのデータを入れ込み、その際、前記複数ビットの内少なくとも連続する２ビットを同一データとして持つ複数のデータ群として前記受信側の通信装置４送信する。 - 特許庁

The CPU 16 turns on the output of the power control circuit 13 by a fixed-time interrupt from an RTC (real time clock) circuit 14 and feeds power to circuits other than the RTC circuit 14 and a PW key detection circuit (CPU 16 is in operating state).例文帳に追加

そしてＲＴＣ回路１４からの定周期割込みにより電力制御回路１３の出力をオンとし、ＲＴＣ回路１４およびＰＷキー検出回路１９以外の回路に対して電源供給する（ＣＰＵ１６は動作状態）。 - 特許庁

At a scan test time, a clock control part 10 supplies independently controlled clocks CK42 and CK43 to the scan chains 42 and 43, whereby the scan chains 42 and 43 operate independently of each other at any operation of shift-in, capture and shift-out.例文帳に追加

スキャンテスト時に、クロック制御部１０は両スキャンチェーン４２，４３にそれぞれ独立に制御されたクロックＣＫ４２，ＣＫ４３を供給し、シフトイン、キャプチャ、シフトアウトのいずれの動作においても、両スキャンチェーン４２，４３が互いに独立に動作する。 - 特許庁

At the time of power down, a reset signal S3 resets the FF 118 and the FF 119 after oscillation of the clock signal S1 is discontinued by writing a Low level in the FF 117 prior to power down, and then the power is turned down.例文帳に追加

電源立ち下げ時に、電源立ち下げに先立ち、ＦＦ１１７にＬｏｗレベルを書き込むことによりクロック信号Ｓ１の発振動作を停止させた後でリセット信号Ｓ３によりＦＦ１１８、１１９をリセットし、その後で電源を立ち下げる。 - 特許庁

To adjust the directivity of a radio wave clock antenna receiving a standard radio wave for time tone and of a broadcast reception antenna which can not to be built in a receiver having a noise source that are designed as an integral unit.例文帳に追加

受信装置内にノイズ源を有し、アンテナを内蔵出来ない放送受信用アンテナと標準電波報時の電波を受信する電波時計アンテナとを一体にユニット化して電波時計アンテナと放送受信用アンテナを調整可能とする。 - 特許庁

To provide an image display unit and a method for driving the same that can prevent abnormal display, display characteristic deterioration, and pixel destruction based upon an abnormality in a shift clock 12D for gate electrode selection, a fault of a gate electrode driving portion 14, etc.例文帳に追加

ゲート電極選択用シフトクロック１２Ｄの異常やゲート電極駆動部１４の故障等に基づく異常表示、表示特性劣化および画素破壊を防止することを可能とする画像表示装置およびその駆動方法を提供する。 - 特許庁

When the high-speed signal is received by the reception processing part 21 and the reception processing part 21 is put in a self-running state, the recovery signal generation part 13 generates a recovery signal of the low-speed bit rate for recovering clock synchronization from the self-running state.例文帳に追加

リカバリ信号生成部１３は、高速信号が受信処理部２１で受信されて、受信処理部２１が自走状態となった場合に、自走状態からクロック同期を回復させるための低速ビットレートのリカバリ信号を生成する。 - 特許庁

To provide a positioning system and a positioning method capable of acquiring all satellite approximate orbit information continuously in one day without having to spend a plurality of days, and reducing power consumption, and to provide a clock that has the positioning system.例文帳に追加

本発明は全衛星概略軌道情報を、日を跨いで分割取得することなく、連続的に取得しつつ、電力消費を低減することができる測位装置、測位方法及び測位装置を有する時計を提供することを目的とする。 - 特許庁

After video content obtained by a sensor 3 is encoded, content management information, such as photography time information from a clock 9, photography location information from a GPS unit 8 or camera identification information, is added and recorded in an optical disk 14 by a recording drive 10.例文帳に追加

センサ３で得られた映像コンテンツは、エンコードされた後、時計９からの撮影時刻情報やＧＰＳ部８からの撮影位置情報，カメラ識別情報などのコンテンツ管理情報が付加されて、記録ドライブ１０で光ディスク１４に記録される。 - 特許庁

A pulsewidth shaping circuit 102 of a clock/data recovery circuit 1 generates second multi-phase clocks CLK0-CLK9 of which the duty ratio is about 5-α:5+α in response to first multi-phase clocks CLK'0-CLK'9 of which the duty ratio is about 5:5 during high and low periods.例文帳に追加

クロックデータリカバリ回路１のパルス幅整形回路１０２はハイとローの期間のデューティ比が略５：５の第１多相クロックＣＬＫ’０〜９に応答して、デューティ比が略５−α：５＋αの第２多相クロックＣＬＫ０〜９を生成する。 - 特許庁

A time in a prescribed range from the time of RTC (real-time clock) is used as a candidate time, and a satellite position at the candidate time is calculated, based on ephemeris data, and a distance between the last located position and the satellite is calculated based on the calculated satellite position.例文帳に追加

ＲＴＣの時刻から所定の範囲にある時刻を候補時刻とし、この候補時刻における衛星の位置をエフェメリスデータに基づいて算出し、算出した衛星の位置に基づいて、前回の測位位置と衛星との距離を算出する。 - 特許庁

In an oscillator circuit 100 with a sweeping function, a first counter 10 counts a reference clock REFCLK a number of times corresponding to a digital first setting signal S1, and generates a first counting completion signal S3 asserted on counting completion.例文帳に追加

スイープ機能付きオシレータ回路１００において、第１カウンタ１０は、基準クロックＲＥＦＣＬＫをデジタルの第１設定信号Ｓ１に応じた回数カウントし、カウント完了を契機としてアサートされる第１カウント完了信号Ｓ３を生成する。 - 特許庁

A transfer rate mode determination part 440 determines the ratio of the measured effective transfer rate to a specified transfer clock frequency in each candidate transfer rate mode, and determines a maximum efficiency transfer rate mode deemed most efficient according to the value of the ratio.例文帳に追加

転送速度モード判定部４４０は、候補の転送速度モードごとに、計測された実効転送速度と規定の転送クロック周波数との比を求め、この比の値に基づいて最も効率がよいとされる最大効率転送速度モードを判定する。 - 特許庁

A file name attaching section 104d acquires photographing date time information with a time resolution higher than a shortest image data acquisition interval in the case of consecutive shots from a wave clock 105 and attaches a file name including the acquired photographing date time information to the image file.例文帳に追加

ファイル名付加部１０４ｄは、電波時計１０５から連写時の最短の画像データ取得間隔よりも高い時間分解能で撮影日時情報を取得し、取得した撮影日時情報を含むファイル名を画像ファイルに付加する。 - 特許庁

To provide a packet receiving method and a packet receiving device 100 that convert received speech packets into a speech, optimum received packet buffer control being performed to secure stably sound quality in an environment wherein jitters and clock deviation between transmitting/receiving devices are both generated.例文帳に追加

受信した音声パケットを音声に変換するパケット受信方法及びパケット受信装置100に関し、ジッタ及び送受信装置間のクロックずれが共に発生する環境で、安定した音質を確保する最適な受信パケットバッファ制御を行う。 - 特許庁

Thus even if the user has set the rotational speed of the cooling fan 3 relatively low in order to reduce the noise, its operating clock decreases depending on the heating temperature of the CPU 2 to avoid the malfunction and damage of the CPU 2 due to heating.例文帳に追加

これにより、騒音低減のためにユーザが冷却ファン３の回転速度を比較的低く設定した場合でも、ＣＰＵ２の発熱温度に応じてその動作クロックが低下し、ＣＰＵ２の発熱による誤動作や破損等が抑制される。 - 特許庁

To realize one wire system serial communication system capable of avoiding lowering of transfer rate by realizing communication at the optimal transfer rate in accordance with accuracy of oscillation frequencies of a clock as preventing step out by inserting a synchronization trigger.例文帳に追加

同期トリガを挿入して同期ずれを防止しながら、クロックの発振周波数の精度に合わせた最適な転送レートでの通信を実現して、転送レートの低下を避けることが可能な１線式のシリアル通信方式の実現を課題とする。 - 特許庁

The data format and image size of a main buffer 9 and a sub buffer 10 are set in a register of a double buffer control part 17 beforehand and are outputted as format/reduction switching signals 59 and 60 synchronized with frame signals 52 from a clock generator 7.例文帳に追加

予めダブルバッファ制御部１７のレジスタにメインバッファ９とサブバッファ１０のデータフォーマットと画像サイズを夫々設定しておき、クロック発生器７からのフレーム信号５２に同期させたフォーマット／縮小切り換え信号５９，６０として出力する。 - 特許庁

To reduce the loss of a processor processing time due to the frequent generation of switching in a power control method for reducing the power consumption of a CMOS-LSI circuit by dynamically switching a power supply voltage and a clock frequency during operation.例文帳に追加

電源電圧及びクロック周波数を動作中に動的に切換えることにより、ＣＭＯＳ−ＬＳＩ回路の消費電力を抑制する電力制御方法において、切換えが頻発することによるプロセッサ処理時間の損失を抑制する。 - 特許庁

Furthermore, when the analog input voltage Vin becomes lower than or equal with a reference voltage (-V2), a threshold voltage (-V1) is varied so as to invert output in a comparator 11b for each clock during fixed clocks by operating a binary voltage output circuit 13b.例文帳に追加

また、アナログ入力電圧Ｖｉｎが基準電圧（−Ｖ２）以下になると、二値電圧出力回路１３ｂの動作によって、コンパレータ１１ｂにおける出力が、一定クロックの間、１クロック毎に反転するように、閾値電圧（−Ｖ１）が変化する。 - 特許庁

The bus arbitration system has a plurality of bus masters and arbiters, the plurality of bus masters transmit a bus occupancy request signal using a clock signal, receive a permission signal in response to it, when the permission signal is activated, occupy a bus and exchange data with a slave.例文帳に追加

複数のバスマスタ及びアービタを備え、複数のバスマスタはクロック信号を利用してバス占有要請信号を伝送し、それに応答して許可信号を受け、許可信号が活性化されればバスを占有してスレーブとデータをやり取りする。 - 特許庁

Thus, the frequency of the read clock is changed with the unread data amount in the buffer memory 15 so as to keep the unread data amount nearly constant thereby coping with a very small frequency difference between the transmitter side and the receiver side.例文帳に追加

したがって、バッファメモリ１５における未読データ量に応じて読出しクロックの周波数が変化し、該未読データ量を略一定に維持することができ、送信側と受信側との微妙なクロック周波数の差に対応することができる。 - 特許庁

To initialize an external circuit to which a signal is input from at least a function block, when a clock input to the function block is stopped in an integrated circuit including a CPU and the function block which outputs the signal to the outside.例文帳に追加

中央演算装置と外部へ信号を出力する機能ブロックとを備えた集積回路において、機能ブロックに入力されるクロックが停止される際には、少なくともその機能ブロックから信号が入力される外部回路を初期化すること。 - 特許庁

When any access to the picture processing circuit 36 is not performed in a fixed time or more, this supply control circuit 39 for the processing circuit interrupts the supply of the power source PW and the clock signal CLK to the picture processing circuit 36 while leaving one part.例文帳に追加

この処理回路用供給制御回路３９は、画像処理回路３６に対するアクセスが一定時間以上ない場合には、画像処理回路３６の電源ＰＷとクロック信号ＣＬＫの供給を一部を残して遮断する。 - 特許庁

To enable the operation timing in connection to inside to be guaranteed without addition of an extra terminal and function to a macro cell itself by enabling the testing precise timing relation between a clock signal and an input/output data signal or the other control signal to be performed.例文帳に追加

マクロセル自身に余分な端子や機能を付加することなくクロック信号と入出力データ信号や他の制御信号との正確なタイミング関係をテスト可能とすることにより、内部との接続における動作タイミングの保証可能とする。 - 特許庁

Also, in response to the user selection of a function and a use condition of the image forming apparatus, the power consumption is reduced by automatically selecting and setting an optimal power-saving set value to the clock oscillator.例文帳に追加

また、ユーザが画像形成装置の機能および使用条件を選択することに応答して、最適化された省電力用設定値を自動的に選択し、これを上記クロック発振器に設定することによって、消費電力を削減する。 - 特許庁

The recovery device and its recovery method according to the present invention can generate the sampling clock so that a plurality of edges of the sampling clocks exist in the eye opening area of the serial data, and can reduce the error generation within the data recovery time.例文帳に追加

本発明によるデータ復元装置及びその復元方法は、直列データのアイオープン領域内でサンプリングクロック信号のエッジが複数存在するようにサンプリングクロック信号を発生し、データ復元時にエラー発生を減少させうる。 - 特許庁

When a terminal 15a of an electronic money card 15 is connected with a terminal 28 for a card (S40: Yes), card information recorded in an electronic money card 15 is read (S42), and balance information or date information is displayed on a display 24 by stopping clock display (S43).例文帳に追加

電子貨幣カード１５の端子１５ａをカード用端子２８に接続するだけで（Ｓ40：Yes ）、電子貨幣カード１５に記録されているカード情報が読み取られ（Ｓ42）、時計表示を中止して、残高情報や日付情報がディスプレイ２４に表示される（Ｓ43）。 - 特許庁

By this, since errors can be corrected even in a stop period when the rotation of a disk medium 100 stops, it becomes possible to make the clock frequency of the error correction circuit 102 lower than that of real-time correction operation.例文帳に追加

この構成により、ディスク状媒体１００の回転が停止する休止期間にもエラー訂正処理を行うことが可能であるため、リアルタイム動作に比べてエラー訂正処理回路１０２のクロック周波数を低クロック化することが可能となる。 - 特許庁

In a variable frequency divider 28 of the PLL circuit 14, a frequency division ratio is changed periodically by a diffusion control unit 18, and the frequency of the clock signal outputted by a voltage-controlled oscillator 26 is divided and is inputted to a phase comparator 22.例文帳に追加

ＰＬＬ回路１４の可変分周器２８は、拡散制御部１８によって分周比が周期的に変化させられ、電圧制御発振器２６の出力したクロック信号の周波数を分周して位相比較器２２に入力する。 - 特許庁