「Clock In」に関連した英語例文の一覧と使い方(148ページ目) - Weblio英語例文検索

The each independent power area of AreaA to AreaI includes an area to which another power can be further applied and in which a relay buffer (a repeater), a clock buffer and a data holding latch for saving data are integrated.例文帳に追加

また、各独立した電源領域ＡｒｅａＡ〜ＡｒｅａＩ内において、さらに別の電源を印加できる領域を設け、その領域に中継バッファ（リピータ）やクロックバッファ、情報退避用の情報保持ラッチを集積する。 - 特許庁

When stopping the heating of the heater resistor 14, the updown counter 17 performs a coundown operation in accordance with a clock signal with a second period ta, which is slower than the first period tb, thereby dropping the drive voltage of the heater resistor 14 gradually.例文帳に追加

他方、ヒータ抵抗１４の加熱を停止する場合、第１の周期ｔｂよりも遅い第２の周期ｔａのクロック信号に応じてアップダウンカウンタ１７がダウンカウント動作を行い、少しずつヒータ抵抗１４の駆動電圧を下げる。 - 特許庁

To enable narrowing a picture frame by simplifying a driving circuit, to normally operate the device even when amplitude of a clock signal is low, and to suppress increase of power consumption, in a shift register and a picture display device provided with it.例文帳に追加

シフトレジスタおよびそれを備えた画像表示装置において、駆動回路の簡略化による狭額縁化を可能にするとともに、クロック信号の振幅が低い場合でも正常に動作させ、消費電力の増加を抑える。 - 特許庁

To enable to record an image at a suitable timing by suppressing variation of period of a recording timing signal even when the period of a printing clock signal formed in accordance with a conveying operation of a conveying means is changed.例文帳に追加

搬送手段の搬送動作に応じて生成される印字クロック信号の周期が変動しても、記録タイミング信号の周期の変動を抑え、好適なタイミングで画像を記録することができる画像記録装置の提供。 - 特許庁

Then, the data PCIN are read into the delay flip-flop 55 at the rise of a reset signal RESETn and afterwards, outputs of the counter units 51-0 to 51-19 are successively made increment in the timing of a clock pulse CK.例文帳に追加

そして、リセット信号ＲＥＳＥＴｎの立ち上がりにおいてデータＰＣＩＮがディレイフリップフロップ５５に読み込まれ、以後、クロックパルスＣＫのタイミングにおいてカウンタユニット５１−０〜５１−１９の出力が逐次インクリメントされる。 - 特許庁

The module has an oscillation circuit in the module or the control circuit applying IO (Input/Output) control to the module by means of the lock signal of a PLL (Phase-Locked Loop) operating the clock supplied from the exterior of the module as a reference signal.例文帳に追加

モジュール内部の発振回路または、モジュール外より供給されるクロックをレファレンス信号として動作するＰＬＬのロック信号で、当該モジュールのＩＯ制御を行う事を特徴とした制御回路を有するモジュール。 - 特許庁

To provide a test mode setting circuit of MCU, which does not separately have a test pin, in which a test mode is set through the use of only the reset pin or the clock pin of the basic constitution element of MCU to be applied to MCU with the small number of pins.例文帳に追加

テストピンを別途に備えず、ＭＣＵの基本構成要素のリセットピン又はクロックピンのみを用いてテストモードを設定して、ピン数の少ないＭＣＵにも適用し得るＭＣＵのテストモード設定回路を提供すること。 - 特許庁

The communicating function is used for transmitting the measured value of the gas consumption measured every time by the measuring function and stored in the external memory and for transmitting the time correction of the clock for measuring the fixed time and a battery voltage drop warning information.例文帳に追加

通信機能を使って、計測機能で計測して時間毎に外部メモリーに記憶したガス使用量計測値の伝送と、一定時間を計測する時計の時間修正と、電池電圧低下警報情報との伝送を行う。 - 特許庁

To provide a method for transmission of a master clock signal generated by a center 1 of a two-way point-to-multipoint network to a plurality of transmitter-receiver sets 3 in a time stamp form of an MPEG-2 data format via an outgoing channel of the network.例文帳に追加

双方向ポイントツーマルチポイントネットワークのセンタ１で生成されたマスタクロック信号を、ＭＰＥＧ−２データフォーマットのタイムスタンプ形式で、ネットワークの下りチャンネルを介して、複数の送受信機器３に送信する方法を提供すること。 - 特許庁

The video clock generator comprises: a scanner (23) which scans a luminous flux; a linear scale (27) arranged in the optical path of the luminous flux; and a photodetector (31) which receives the luminous flux and outputs an electric signal by optoelectronic transduction.例文帳に追加

ビデオクロック発生装置は、光束を走査するスキャナ（２３）と、前記光束の光路中に配置されたリニアスケール（２７）と、前記光束を受光し、光電変換して電気信号を出力する受光素子（３１）と、を備える。 - 特許庁

A gas-phase cell 200 for the chip scale atomic clock (CSAC) includes a silicon wafer 205, and a first chamber 210, a second chamber 220 and a route 215 for connecting the first chamber 210 to the second chamber 220 are included in the silicon wafer 205.例文帳に追加

チップスケール原子時計（ＣＳＡＣ）のための気相セル２００は、シリコンウェハ２０５を有し、シリコンウェハ２０５内に、第１チャンバ２１０、第２チャンバ２２０、および第１チャンバ２１０を第２チャンバ２２０へ接続する経路２１５を有する。 - 特許庁

The testing circuit is arranged so that the data for selecting the test mode is fed from a tester 35 to a BISI control circuit 50 provided in a BIST circuit 40, and from the control circuit 50, the result of selecting the test mode is emitted synchronously with the test clock tck.例文帳に追加

テスタ３５から、テストモード選択用のデータをＢＩＳＴ回路４０内のＢＩＳＩ制御回路５０に入力すれば、この制御回路５０から、テストクロックｔｃｋに同期してテストモード選択結果が出力される。 - 特許庁

A non-mask interruption is loaded to the control means 2 by a power source off detecting signal from the power supply stop detecting means just before the power supply stop and the time data of the clock means are stored in the time data storage means.例文帳に追加

制御手段は、電源供給停止直前に電源供給停止検知手段からの電源断検知信号によりノンマスク割込みをかけられて、時計手段の時刻データを時刻データ記憶手段に格納する。 - 特許庁

Since a system transmitting a sync signal for matching the phase of the clocks is employed, impact on the EMC in a conventional system transmitting a high frequency clock can be reduced through a simple arrangement.例文帳に追加

本発明では、クロックの位相を合わせるための同期信号の伝送を行う方式とすることによって、高周波クロックを伝送していた従来方式により生じていたＥＭＣ等への影響を簡素な構成で低減化できる。 - 特許庁

A buffer memory comprises a plurality of areas for storing second data per second to be obtained by a clock means for successively storing second data per second in the plurality of the areas and executing a printing operation corresponding to the second data.例文帳に追加

バッファメモリは計時手段で得られる１秒毎の秒デ−タを格納する複数の領域を有し、１秒毎の秒デ−タを複数の領域にそれぞれ順番に格納し、秒デ−タに相当する印字を行う。 - 特許庁

When the current date measured by a clock part 14 comes to a date shown by the date information stored in the memory 13, a normal mode is switched to a manner mode, or the manner mode is switched to the normal mode by a mode transition part 15.例文帳に追加

クロック部１４によって計時される現在日時が、メモリ１３に格納されている日時情報に示される日時になれば、モード移行部１５によって通常モードからマナーモード、又は、マナーモードから通常モードに移行させる。 - 特許庁

When the period clock signal T_CLK is output, an interference light acquiring means 101 acquires one period of an interference light L4, light that corresponds to a single period stored in an interference signal storing means 94 (A/D conversion unit 90) is acquired.例文帳に追加

そして、周期クロック信号Ｔ_CLKが出力されたとき、干渉光取得手段１０１により干渉信号記憶手段９４（Ａ／Ｄ変換ユニット９０）に記憶された１周期分の干渉光Ｌ４が取得される。 - 特許庁

To provide a device for controlling resources in a communication network for solving problems such as control of radio resources of a base station, programming of a physical layer, "level 2" protection and synchronization control of a reference clock of a channel under control of the base station.例文帳に追加

基地局の無線リソースの制御、物理層のプログラミング、「レベル２」保護、および基地局の制御下にあるチャネルの基準クロックの同期制御という問題を解決する、通信ネットワーク内資源を制御装置を提供する。 - 特許庁

Even when the operating speed of a processor is decreased due to a temperature rise during the operation of the processor, since the delay time of the delayed clock can be readjusted in matching with the decreased speed, the operation of the processor can always be stabilized.例文帳に追加

本発明では、プロセッサの動作中に、温度上昇等によりプロセッサの動作速度が低下しても、低下した速度に合うように遅延クロックの遅延時間を再調整できるため、プロセッサの動作を常に安定させることができる。 - 特許庁

When a user pushes a stor push-button switch SW15 (101), a CPU 11 stores the present time counted by a clock part 12 in a RAM 14 as the time information (102) and starts the display of a sequential retrieving picture (103).例文帳に追加

ユーザが記憶用押しボタンスイッチＳＷ１５をプッシュすると（１０１）、ＣＰＵ１１は計時部１２が計時している現在時刻を時刻情報としてＲＡＭ１４に記憶させ（１０２）、シーケンシャルな検索画面表示をスタートさせる（１０３）。 - 特許庁

A power supply 60 for a sub-CPU continues to supply a power to a sub-CPU 62, and holds a clock display state, even when power supply from a power supply 70 for a main CPU to a main CPU 72 is put in a stop state.例文帳に追加

サブＣＰＵ用電源６０は、メインＣＰＵ用電源７０によるメインＣＰＵ７２への電力供給が停止状態である場合であっても、サブＣＰＵ６２に電力供給を継続して時計表示状態を保持する。 - 特許庁

When gas is ignited, infrared rays emitted from a flame are detected by an optical sensor or heat generated from the flame is detected by a temperature sensor to start a clock, and an alarm is given with sounds and light in response to the passage of a set time.例文帳に追加

ガスが燃焼したとき、炎から発生する赤外線を光センサーで、または炎から発生する熱を温度センサーで検出し、時計をスタートさせ、設定した時間が経過すると、音と光で警報を発します。 - 特許庁

When the total amount of the both cycle periods satisfies the number of execution cycles of the data processing to be guaranteed and has a margin in the constraint limit of the allowed processing time, the clock signal frequency of the data processing parts is lowered.例文帳に追加

双方のサイクル期間の合計が、前記保証すべきデータ処理の実行サイクル数を満足し且つ許容される処理時間の制約限界に対して余裕があるとき当該データ処理部のクロック信号周波数を低くする。 - 特許庁

With the power switch of the camera ON, respective circuits operate and while the voltage is boosted from 3V to 5V, the CPU 1 initially outputs a voltage boosting clock of ≤30 in duty ratio from the OUT terminal through software processing.例文帳に追加

カメラの電源スイッチをオンすることにより、各回路が動作を開始し、当初３Ｖから５Ｖに昇圧する間は、ＣＰＵ１はソフトウエア処理によりデューティ比３０パーセント以下の昇圧クロックをＯＵＴ端子から出力する。 - 特許庁

To provide a semiconductor device, a solid-state imaging element and a camera system, in which an oscillation frequency caused by the parasitic inductance and the capacitance of a bypass capacitor 2 can be changed, the amplification of noise can be prevented, and the jitter of clock can be suppressed.例文帳に追加

寄生インダクタンスとバイパスキャパシタ２のキャパシタンスに起因する発振周波数を変更可能で、ノイズの増幅を防止でき、クロックのジッタを抑えることが可能な半導体装置、固体撮像素子、およびカメラシステムを提供する。 - 特許庁

The inspecting circuit section 5 converts the data input serially in a clock cycle via an inspection data input terminal 10 into a parallel state, and the converted data for inspection is level-converted by a level shift circuit 9 and is provided to the circuit section 4 to be inspected.例文帳に追加

そして、検査回路部５は、検査データ入力端子１０を介してクロック同期でシリアルに入力されるデータをパラレルに変換して、変換した検査用データをレベルシフト回路９でレベル変換して被検査回路部４に与える。 - 特許庁

Data are transmitted in timing when a data reception interval is equal to that of a transmitter side clock.例文帳に追加

一次局側では、ダミーのデータを伝送のために消費する電力（例えば、光通信における発光など）が問題となり、二次局側では、固定長の通信フレームからダミーのデータを取り除く処理が必要となるため処理負荷の増加が問題となる。 - 特許庁

When the total number of zeros is "13" e.g., the control circuit 70 sets the value of the enable signal EN[7:0] to "11,111,000" so as to stop clock supply for three flip-flops for storing the value of lower 12 bits in the register 80.例文帳に追加

制御回路７０は、例えば、０の総数が“１３”であった場合、レジスタ８０において下位１２ビットの値を保持する３つのフリップフロップについて、クロックの供給を停止させるため、イネーブル信号ＥＮ［7：0］の値を“11111000”に設定する。 - 特許庁

To provide a technology capable of accurately achieving time synchronism between a master and a slave, without using a boundary clock, even in such a network that reciprocative transmission routes partially include asymmetric routes.例文帳に追加

本発明の目的は、往復の伝送経路が非対称な経路が一部に含まれているようなネットワークでも、バウンダリークロックを用いることなく、マスタとスレーブとの間の時刻同期を正確に実現できる技術を提供すること - 特許庁

The detection part receives input data in response to a clock signal and when the logic value of input data before the received input data is a first level continuously, the first control signal is generated to control the voltage level of the output node.例文帳に追加

検出部は、クロック信号に応答して入力データを受けて、その入力データの以前の入力データの論理値が連続的に第１レベルである場合、第１制御信号を発生して出力ノードの電圧レベルを制御する。 - 特許庁

To provide an excellent image forming apparatus employing the frequency spread technology to perform image data processing and suppressing a beat noise superimposed on the image data and in response to a frequency spread period and to provide its clock control method.例文帳に追加

周波数拡散技術を用いて画像データ処理を行う画像形成装置において、画像データに載る周波数拡散周期に応答したビートノイズを抑制し、良好な画像形成装置及びそのクロック制御方法を提供する。 - 特許庁

To provide a melody generating device which does not generate unclear or non-reproduced sound even when a speaker and an outer case are changed after having defined sound data but can play a melody in the optimum interval and to provide a time-signal clock using the same.例文帳に追加

一度音響データを決めてしまった後で、スピーカや外装を変えた場合でも、音の濁りや不再生音が発生せず、最適な音程でメロディの演奏が可能なメロディ発生装置およびそれを用いた報時時計を提供する。 - 特許庁

When the temperature correction request signal A is supplied to the RTC-IC 10, a switching circuit 13 switches a switching signal from an L level to a H level, and conducts the frequency correction for a reference clock signal CLK in a correction circuit 15.例文帳に追加

ＲＴＣ−ＩＣ１０に温度補正要求信号Ａが供給された場合、切換回路１３は切換信号ＢをＬレベルからＨレベルに切換え、補正回路１５にて基準クロック信号ＣＬＫの周波数補正を行う。 - 特許庁

The system performing the program recording method is constituted of a microcomputer 1, an IC 2 for clock and a processing block 4 provided with a disk-like recording device (digital information recording medium) 3 controlled by the microcomputer 1 as shows in the diagram 1.例文帳に追加

図１に示すように、番組の記録方法を実行するシステムは、マイコン１と、時計用ＩＣ２と、マイコン１に制御される円盤型記録装置（デジタル情報記録媒体）３を備えた処理ブロック４とから概略構成される。 - 特許庁

To reduce power consumption by separating the image processing ASIC of a color copying machine into blocks, that is, a color processing section and a black/white processing section and controlling the stop of power application (stop of clock supply) to the color processing section in the case of a black/white copy mode.例文帳に追加

カラー複写機の画像処理ＡＳＩＣをカラー処理部、白黒処理部にブロック分けして白黒コピーモード時はカラー処理部への通電を止める（クロック供給を止める）ような制御を行い消費電力低減を行う。 - 特許庁

A clock generating circuit 4 generates clocks CK1 having a frequency in which the number of pixels of the horizontal direction of a fixed pixel display device 11 and the number of scanning lines of an input video image signal and the frame frequency of the video image signal are multiplied.例文帳に追加

クロック発生回路４は、固定画素表示装置１１の水平方向の画素数と、入力映像信号の走査線数と、入力映像信号のフレーム周波数とを乗算した周波数のクロックＣＫ１を発生する。 - 特許庁

A capture control section 6 selects proper data corresponding to the detected data change point and writes and stores the selected data to a 2nd data storage section 7 in a timing when there is no data change point of the multiphase clock corresponding to the selected data.例文帳に追加

取り込み制御部６は、検出したデータ変化点に対応する適切なデータを選択し、この選択されたデータを対応する多相クロックのデータ変化点の無い所のタイミングで第２のデータ保持部７に書込み保持する。 - 特許庁

A capacitor 8 switched by a transistor(TR) 7 is provided in parallel with a capacitor 4 of an oscillation circuit employing a crystal oscillator or ceramic oscillator 2 to switch (6) the TR 7 by a modulation frequency so as to attain clock dithering.例文帳に追加

水晶発振子やセラミック発振子２を用いた発振回路のコンデンサ４と並列にトランジスタ７でスイッチされるコンデンサ８を設け、トランジスタ７を変調周波数でスイッチング６することにより、クロック・ディザリング可能となる。 - 特許庁

The information processing unit that conducts wireless communication by mounting wireless modules B1, B2 is provided with a frequency circuit 14 that has clock oscillators A1, A2 that oscillate frequencies which are not in a relation of a constant number multiple to each other.例文帳に追加

無線モジュールＢ１，Ｂ２を装着して無線通信を行う情報処理装置において、互いに定数倍ではない周波数を発振するクロック発振器Ａ１，Ａ２を有する周波数回路１４が設けられている。 - 特許庁

To inexpensively and surely receive data without providing a real time clock for measuring reception timing, etc. on a receiver side when a transmission interval of a radio signal is lengthened to save power on a transmitter side in a tire air pressure monitoring device.例文帳に追加

タイヤ空気圧監視装置において、送信機側の節電のために無線信号の送信間隔を長くしたとき、受信機側に受信タイミングを計るリアルタイムクロック等を設けることなく、安価かつ確実なデータ受信を可能とする。 - 特許庁

The multiplexing means receives 2-bit even-number and odd-number data output in parallel from the latch of the second pipeline stage, and converts the data into 2-bit serial data, i.e., DDR data, during one clock cycle to output it.例文帳に追加

マルチプレクシング手段は、第２パイプライン段のラッチから並列に出力される２ビットの偶数データ及び奇数データを受信して１クロックサイクル間に２ビットの直列データ、すなわちＤＤＲデータに変換して出力する。 - 特許庁

To prevent each pattern of the tracking patterns from being separated from a grid, the data mask circuit 66 generates a tracking pattern signal so that each pattern may have a length equivalent to at least two periods of the clock in a beam scanning direction.例文帳に追加

データマスク回路６６は追跡パターンの個々のパターンがグリッドから外れることを防止するため、個々のパターンが少なくともビーム走査方向に沿ってクロック２周期分に相当する長さとなるように追跡パターン信号を生成する。 - 特許庁

To solve such a problem that a reading level of a small run-length signal becomes significantly small as higher the density of an optical disk is, a likeliest clock cannot be reproduced, bit slip is caused in the reproduced signal, and an error rate of the reproduced signal is deteriorated.例文帳に追加

光ディスクの高密度化が進むにつれ、ランレングスの小さい信号の読み取りレベルは大幅に小さくなり、確からしいクロックを再生できず、再生信号にビットスリップが発生し、再生信号のエラーレートが悪化する。 - 特許庁

For example, the attendance time 9:05 is printed as 9:15 in the rounding calculation of a 15-minute unit, and the clock-out time 18:52 is printed as 18:45, and the office hours on the calculation can be seized at a glance so that the calculation is simple when manually calculating the office hours.例文帳に追加

例えば、15分単位のまるめ計算では出勤時刻9:05は9:15と印字され、退勤時刻18:52は18：45と印字され、一目で計算上の就業時間を把握でき、就業時間を手計算する場合も計算が簡単である。 - 特許庁

A plurality of drive circuits 10, 11, 12, 19 including the PWM drive circuits 10, 11 and the sensor drive circuits 12, 19 to be operated by a control clock signal of frequency of at least two kinds or more are provided in a magnetic bearing device.例文帳に追加

磁気軸受装置に、ＰＷＭ方式の駆動回路10、11およびセンサの駆動回路12、19を含みかつ少なくとも２種類以上の周波数の制御クロック信号によって動作する複数の駆動回路10、11、12、19が設けられている。 - 特許庁