「Decoder」に関連した英語例文の一覧と使い方(134ページ目) - Weblio英語例文検索

A system instruction execution control part 114 sets the value of an instruction mode register 115 on receiving the decode result of the system instruction decoder 113 decoding an instruction requesting switching of the instruction sets, and an instruction set switching part 112 selects an instruction set to be used on the basis of the value of the instruction mode register 115.例文帳に追加

システム命令実行制御１１４は、命令セットの切り替えを要求する命令をデコードしたシステム命令デコーダ１１３のデコード結果を受けて命令モードレジスタ１１５の値を設定し、命令セット切替部１１２は、命令モードレジスタ１１５の値に基づいて、使用する命令セットを選択する。 - 特許庁

The decoder includes an equalization means 20 for carrying out equalization processing, a means 31 for decoding using Sum-Product Algorithm (SPA), a means 34 for deciding whether results of decoding from the SPA are equalized again or not, and a means 33 for decoding a repeatedly-equalized bit stream by Ordered Statistic Decoding (OSD).例文帳に追加

等化処理する等化手段２０と、Ｓｕｍ−Ｐｒｏｄｕｃｔ Ａｌｇｏｒｉｔｈｍ（ＳＰＡ）によって復号する手段３１と、ＳＰＡによった復号結果を再度等化するかを判定する判定手段３４と、繰り返し等化したビット列をＯｒｄｅｒｅｄ Ｓｔａｔｓｔｉｃ Ｄｅｃｏｄｉｎｇ（ＯＳＤ）によって復号する手段３３とを備える。 - 特許庁

Since the whole or a part of an instruction decoder 8 is composed of a flash memory 8b, an instruction code is easily changed only by rewriting the contents of the memory 8b even in the case of requiring the change and addition of a peripheral circuit with the change and addition of the specification of a microcomputer in the case of executing program evaluation by the evaluation chip.例文帳に追加

インストラクションデコーダ８の全部又は一部をフラッシュメモリ８ｂとした為、評価用チップでプログラム評価を行う場合、マイクロコンピュータの仕様の変更、追加に伴い、周辺回路の変更、追加を必要とする場合であっても、フラッシュメモリ８ｂの内容を書き換えるだけで命令コードを容易に変更できる。 - 特許庁

To provide a soft decision Viterbi decoder capable of generating a suitably weighted metric value of a receiving signal having reliability when a transmission signal parameter is switched or when power level information of low reliability is continuously generated or the information is generated at high frequency by the influence of a multi-pass or the like.例文帳に追加

伝送信号パラメータが切り替わる場合やマルチパス等の影響により、信頼度の低い電力レベル情報が連続して発生される場合や高頻度で発生される場合に、信頼度を有する受信信号については適切に重み付けされたメトリック値を発生できる軟判定ビタビ復号装置を提供する。 - 特許庁

Then, by coupling the end portion of a DCT block included in the MB to the head portion of a DCT block included in another unit, a DCT block is so obtained as to output it to the variable-length-code decoder 13.例文帳に追加

unitの先頭から、当EOBまでの可変長データの連続長が可変長符号デコーダ１３により算出されれば、同連続長をオフセットとして用いて、MRを取り出し、MRに含まれるDCTブロックの終端部分を、他のunitに含まれるDCTブロックの先端部分と結合して、1つのDCTブロックを得て、可変長符号デコーダ１３に出力する。 - 特許庁

Furthermore, when the decoder receives the pitch lag of the succeeding frame, the system finely adjusts its estimation of the pitch lag for the lost frame, by using a curve fitting between the pitch lag of preceding received frame and the pitch lag of the succeeding received frame, and adjusts or corrects the adaptive codebook buffer prior to its use by subsequent frames.例文帳に追加

改良されたデコーダが次の受信フレームのピッチラグを受信すると、システムは、前の受信フレームのピッチラグと次の受信フレームのピッチラグとの間に適合する曲線を用いて、紛失フレームのピッチラグの推定を微調整し、適応コードブックバッファを後続するフレームによる使用の前に調整および訂正する。 - 特許庁

This PU 11 carries a MMU 20 provided with an area decoder 21 allowing access of a built-in memory 1 based on address data showing the built-in memory 1 and a cache control function 22 allowing the built-in memory 1 to access as a cache memory based on address data of an external memory 2.例文帳に追加

内蔵メモリ１を、内蔵メモリ１を示すアドレスデータに基づきアクセスすることを可能とする領域デコーダ２１と、内蔵メモリ１を、外部メモリ２のアドレスデータに基づきキャッシュメモリとしてアクセスすることを可能とするキャッシュ制御機能２２とを備えたＭＭＵ２０を搭載したＰＵ１１を提供する。 - 特許庁

The multiplexer IC 6 includes a shift register circuit system 8 which controls the opening and closing of a main switch 11, a bus register circuit system 9 and a decoder circuit 10, wherein an opening and closing control of the main switch 11 in the multiplexer IC which is connected to many vibrators can be performed by few control signal lines and few clock lines.例文帳に追加

マルチプレクサＩＣ６には、主スイッチ１１の開閉制御を行うシフトレジスタ回路系６、バスレジスタ回路系７、デコーダ回路９を有し、少数の制御信号線と少数のクロック線により、多数の振動子に接続されるマルチプレクサＩＣ内主スイッチ１１の開閉制御を可能としている。 - 特許庁

The data D5 for double speed are constituted to be decoded with a decoding speed equal to or slower than the decoding speed for the data D4 with the decoder by encoding the data which are obtained by thinning data from the PCM data that are obtained by decoding the data D4.例文帳に追加

この倍速再生用の波形データＤ５は、標準速度再生用の波形データＤ４をデコードして得たＰＣＭデータからデータを間引いたものをＭＰ３データにエンコードすることで、デコーダによる標準速度再生用の波形データＤ４に対するデコード速度以下のデコード速度でデコード可能に構成されている。 - 特許庁

The digital transmission unit is composed of a transmitter and a receiving system having a transmission path decoder, wherein the unit further has an error flag converter that converts an error production state represented by an error count into an error flag, and a video image converter that converts the error flag obtained from the error flag converter into a video signal.例文帳に追加

送信装置と、伝送路復号化部を持つ受信装置によって構成されるディジタル伝送装置において、エラー数で示されるエラー発生状態をエラーフラグに変換するエラーフラグ変換器と、該エラーフラグ変換器から得られたエラーフラグを映像信号変換する映像変換部とを有する。 - 特許庁

The X decoder decodes a block address signal, a page address signal, and a block size changing signal in response to an erasing instruction, and output word line bias voltage so that a part or a whole of a plurality of pages included in at least one memory cell block out of a plurality of memory cell blocks are erased in accordance with the decoded result.例文帳に追加

Ｘデコーダは、消去命令に応答してブロックアドレス信号、ページアドレス信号及びブロックサイズ変更信号をデコードし、デコーデド結果に応じて、複数のメモリセルブロックの少なくとも一つのメモリセルブロックに含まれる複数のページの一部または全体が消去されるように、ワードラインバイアス電圧を出力する。 - 特許庁

A Huffman decoder divides an input bit string into four small bit strings, sets the small bit string including the end bit of the Huffman code to be decoded this time among them as an end small bit string, and sets a bit string from the most significant bit in the end small bit string to the end bit of the Huffman code as a bit string for search.例文帳に追加

ハフマンデコーダは、入力ビット列を４つの小ビット列に分割し、これらのうち今回復号しようとしているハフマン符号の末尾のビットを含む小ビット列を末尾小ビット列とし、該末尾小ビット列内の最上位のビットからそのハフマン符号の末尾のビットまでを検索用ビット列とする。 - 特許庁

The decoder 23 sets the signal level of any one of output signals, that is, the output signal from an AND circuit 51 to a main control section 54, the output signal from an AND circuit 52 to the main control section 54 and the output signal from an AND circuit 53 to the main control section 54, to "1" depending on the count value which is inputted.例文帳に追加

デコーダ２３は、入力したカウント値の大小にしたがって、論理積回路５１からメイン制御部５４への出力信号、論理積回路５２からメイン制御部５４への出力信号、および、論理積回路５３からメイン制御部５４への出力信号のうちいずれかの信号のレベルを“１”とする。 - 特許庁

At least one second amplifier unit per one word line is provided for the purpose of amplifying a decoder signal driven by a first amplifier unit in a word line, the second amplifier unit is arranged in an internal part of a cell field, further, it is connected to a belonging word line.例文帳に追加

上記課題は、ワードラインにつき少なくとも１つの第２の増幅器ユニットが第１の増幅器ユニットによってワードラインに駆動されるデコーダ信号を増幅するために設けられており、第２の増幅器ユニットはセルフィールドの内部に配置されており、さらに所属のワードラインに接続されていることによって解決される。 - 特許庁

In the case of transmission, an error check code is added to the transmission frame, and in the case of reception, a transmission frame check circuit checks a signal received from encoder/decoder 431, 432 and a code violation detection signal, adds a detection result to a repeated transmission frame and a counter counts various states.例文帳に追加

送信の際には、伝送フレームに誤り検出符号を付加し、受信の際には、伝送フレームチェック回路４２２_1，４２２_2でエンコーダ／デコーダ４３_1，４３_2からの受信信号とコードバイオレーション検出信号からチェックを行い、リピートする伝送フレームに検出結果を付加し、カウンタ４２６_1，４２６_2で各種状態をカウントする。 - 特許庁

This apparatus has successively a pre-waveform equalizer equalizing a waveform of a reproduced signal from an information recording medium, an offset control part adjusting a DC level, an asymmetry control part compensating asymmetry, an amplitude control part, an analog/digital converter, an adaptation equalizer, and the maximum likelihood decoder obtaining binary data and error information between an input and an ideal signal.例文帳に追加

情報記録媒体からの再生信号の波形を等化する前置波形等化器、直流レベルを調整するオフセット制御部、アシンメトリを補正するアシンメトリ制御部、振幅制御部、アナログデジタル変換器、適応等化器、バイナリデータを得るとともに入力と理想信号との誤差情報も得る最尤復号器を順次有する。 - 特許庁

A 1st column address buffer 392 and a 2nd column address buffer 393 generate a 1st SRAM column address signal iASC-1 and a 2nd column address signal iASC-2 according to an SRAM column address signal iASC and supply them to a 1st and a 2nd column decoder, which operate by turns.例文帳に追加

第一の列アドレスバッファ３９２と第二の列アドレスバッファ３９３は、ＳＲＡＭ列アドレス信号ｉＡＳＣに基づき第一のＳＲＡＭ列アドレス信号ｉＡＳＣ−１と第二の列アドレス信号ｉＡＳＣ−２とを生成して、第一および第二の列デコーダに与え、これら列デコーダが交互に動作する。 - 特許庁

This multi-purpose optical storage medium drive apparatus 11 is provided with a video/voice input/output selector 1, a video/voice encoder/decoder 2, a microprocessor 3, an optical storage apparatus 4, a memory card reading apparatus 6, a display controller 7, a state display apparatus 8, an power amplifier 9, and a loudspeaker 10.例文帳に追加

本発明の多目的光学的記憶媒体駆動装置１１は、ビデオ／音声入力／出力セレクタ１と；ビデオ／音声符号／復号器２と；マイクロプロセッサ３と；光学的記憶装置４と；メモリカード読取装置６と；ディスプレイコントローラ７と；状態表示装置８と；電力増幅器９とスピーカー１０とを備える。 - 特許庁

In the decoding method for the turbo decoder each decoding received words coded repetitively for a plurality of number of times as above, when the received word is an error detection code from which detection of an error can be detected, the decoders output a plurality of decoding results in a list form, the error is detected and the most correct list is selected from among them.例文帳に追加

このような複数回繰り返し符号化された受信語を復号するターボ復号器における復号方法において、受信語が、誤り検出が可能な誤り検出符号である場合は、復号器から複数の復号結果をリストで出力し、誤り検出を行い、そのなかから最も正しいものを選択する。 - 特許庁

To provide a disk driving device capable of reducing a sense of discomfort to users by disturbance of pictures or sounds by supplying MPEG data having data structure based on an MPEG specification having no errors to an MGEG decoder while avoiding a buffer overrun phenomenon in a shock proof memory even at the time of occurrence of ECC decoding errors.例文帳に追加

ＥＣＣデコードエラー発生時においてもショックプルーフメモリでのバッファオーバーラン現象を回避し、ＭＰＥＧデコーダにエラーのないＭＰＥＧ規格に準拠したデータ構造のＭＰＥＧデータを供給し、映像または音声の乱れによるユーザーへの不快感を低減することが可能なディスクドライブ装置を提供する。 - 特許庁

A dynamic image decoder 200 includes: a decoding section 210 for decoding the code sequence to produce decoded image data; a film grain generating section 203 for generating a superimposing pattern on the basis of the representative pattern and attached information; and a composite section 240 for composing the decoded image data with the superimposing pattern.例文帳に追加

一方、動画像復号化装置２００は、符号列を復号化して復号化画像データを生成する復号化部２１０と、代表パターンおよび付加情報に基づいて重畳パターンを生成するフィルムグレイン生成部２３０と、復号化画像データと重畳パターンとを合成する合成部２４０とを備える。 - 特許庁

The decoder decodes the supplied data starting from an I2 picture, stores the baseband image data, generated by the decoding, in a baseband image data memory, receives the supply of a reference image from the baseband image data stored in the baseband image data memory in decoding P5, P8, P11, and P14, and executes the decoding based thereon.例文帳に追加

デコーダは、供給されたデータをＩ２ピクチャからデコードし、デコードして生成したベースバンド画像データをベースバンド画像データ用メモリに保存させるとともに、Ｐ５,Ｐ８,Ｐ１１、および、Ｐ１４のデコード時に、ベースバンド画像データ用メモリに保存されたベースバンド画像データから参照画像の供給を受け、それを基に、デコードを実行する。 - 特許庁

Then CPU 4 detects an identification code matching the identification code (PI code) stored in the memory 5 from RDS data newly received by the antenna 1 and multiplex tuner 2 and newly demodulated by the RDS decoder 3 to search for the specific broadcasting stations from a plurality of broadcasting stations.例文帳に追加

そして、ＣＰＵ４は、アンテナ１およびＲＭ多重チューナ２によって新たに受信され、ＲＤＳデコーダ３によって新たに復調されたＲＤＳデータから、メモリ５に記憶した識別コード（ＰＩコード）に一致する識別コードを検出することによって、複数の放送局から特定放送局を検索する。 - 特許庁

A CD player 1 reads one frame data to put in an internal memory 8a of an audio DSP 8 when the audio DSP 8 decodes encoded audio data, and the audio decoder 8 repeatedly decodes the data in the internal memory 8a until the decoded data can be written into an output buffer 9.例文帳に追加

ＣＤプレーヤ１において、オーディオＤＳＰ８が符号化された音声データを復号する際に、１フレーム分のデータをオーディオＤＳＰ８内の内蔵メモリ８ａに読み込み、そのデータをデコードした後に、出力バッファ９に書き出すようになるまでは、オーディオデコーダ８は内蔵メモリ８ａのデータを繰り返しデコードする。 - 特許庁

A video recording unit 21 for storing broadcast contents broadcasted on TV creates contents 22a as a set of (p) items of caption information decoded by a caption processing unit 16 (wherein (p) is a natural number equal to or more than 2, p≥2) and one still picture decoded by a decoder unit 15 to store them in a content storage unit 22.例文帳に追加

テレビ放送された放送コンテンツを記憶させる録画部２１は、字幕処理部１６によってデコードされた字幕情報ｐ個（ここで、ｐは、２以上の自然数。ｐ≧２）と、デコーダ部１５によって復号された静止画１枚とが組となったコンテンツ２２ａを作成してコンテンツ記憶部２２に記憶させる。 - 特許庁

A splatter filter 6 used on the transmission side of the radio communication equipment equipped with an audio transmitting/receiving means and a data transmitting/receiving means composed of a minimum shift keying modem (MSK modem) is switched and connected as a filter of an MSK decoder 14 on the reception side during reception in order to perform transmitting and receiving of data.例文帳に追加

音声およびデータの送受信をするため、音声送受信手段とミニマム・シフト・キーイング・モデム（ＭＳＫモデム）によるデータ送受信手段とを備えた無線通信機の送信側に用いられているスプラッタフィルター６が、受信時に受信側のＭＳＫデコーダー１４のフィルターとして切り替え接続されている。 - 特許庁

A target code amount of one or more predetermined pictures intended to be displayed at a time before the picture I without being encoded yet within pictures encoded by using the picture I as a reference picture, is determined at a value without disrupting a decoder buffer, and the predetermined pictures are encoded with the target code amount by an encoding part 45.例文帳に追加

Ｉピクチャを参照ピクチャとして符号化するピクチャのうち、そのＩピクチャより前の時間で表示したいピクチャで、まだ符号化していない一又は二以上の所定のピクチャの目標符号量を、デコーダバッファが破綻しない値に決定し、その目標符号量で所定のピクチャを符号化部４５により符号化させる。 - 特許庁

When a CPU 1 having the data bus size of 16 bits tries to read all the data outputted from a free run timer 5 having the data bus size of 32 bits, in read access for the CPU 1 to read high-order 16 bits, an address decoder 3 holds low-order 16 bits outputted by the free run timer 5 in a register 23.例文帳に追加

データバスサイズが１６ビットのＣＰＵ１が、データバスサイズ３２ビットのフリーランタイマ５より出力されるデータを全て読み出そうとする場合、アドレスデコーダ３は、ＣＰＵ１が上位側１６ビットを読み出すリードアクセスにおいて、フリーランタイマ５が出力する下位１６ビットのデータをレジスタ２３によって保持させる。 - 特許庁

A decoder 30 is provided with: an unpacking part 301 which unpacks the second packing data generated by the second packing part 103 to segment the head of the encoded data; a register 302 which stores the encoded data whose head is segmented; and a decoding part 303 which decodes the encoded data stored in the register 302.例文帳に追加

復号化装置３０は、第２パッキング部１０３によって生成された第２パッキングデータをアン・パッキングして符号化データの先頭を切り出すアン・パッキング部３０１と、先頭が切り出された符号化データを格納するレジスタ３０２と、レジスタ３０２に格納された符号化データを復号化する復号化部３０３と、を備えている。 - 特許庁

To provide a disk-like magnetic recording medium, such as a flexible disk and a hard disk, which does not necessitate input operation of information related to a medium by an operator, and from which the information can easily and highly accurately be read with minimum control, without requiring a dedicated decoder.例文帳に追加

フレキシブルディスクやハードディスク等のディスク状の磁気記録媒体であって、媒体に関連する情報のオペレータによる入力操作が不要で、しかも、この情報の読み取りを、専用のデコーダを必要とせずに、最低限の制御で簡易かつ精度良く行うことができる磁気記録媒体を提供する。 - 特許庁

This circuit includes a mode determination circuit 2 for generating a plurality of mode determination signals A-C changing stepwise corresponding to the frequency of the mode selection signal MS based on input of the mode selection signal MS having a different frequency, and a decoder circuit 3 for generating mode signals TM1-TM3 from the mode determination signals A-C.例文帳に追加

異なる周波数のモード選択信号ＭＳの入力に基づいて、該モード選択信号ＭＳの周波数に応じて段階的に変化する複数のモード判定信号Ａ〜Ｃを生成するモード判定回路２と、モード判定信号Ａ〜Ｃからモード信号ＴＭ１〜ＴＭ３を生成するデコーダ回路３とを備えた。 - 特許庁

A decoder 56 decodes a signal stored in the latches 52, 54, divides the memory cell array 64 to plural first sectors each of which have first size in accordance with a first decoding signal, and divides the memory cell array 64 to plural second sectors each of which have second size being different from the first size in accordance with a second decoding signal.例文帳に追加

デコーダは、前記ラッチに格納した信号を復号し、第１復号信号に応じて各々が第１サイズを有する複数の第１セクタに前記メモリセルアレイを分割し、第２復号信号に応じて各々が前記第１サイズとは異なる第２サイズを有する複数の第２セクタに前記メモリセルアレイを分割する。 - 特許庁

When an IF instruction is re-executed, a comparator 233 allows a program decoder unit 21 to fetch the instruction at the destination of branch stored in the program storage memory 231 until the condition judgment is completed, and to perform the parallel processing with an instruction following the IF instruction to be separately fetched from the program memory 1.例文帳に追加

ＩＦ命令が再度実行されるとき、条件判定が完了するまでの間に比較器２３３がプログラム格納メモリ２３１に記憶してある分岐先の命令をプログラムデコーダユニット２１にフェッチさせ、別途プログラムメモリ１からフェッチされるＩＦ命令に続く命令とともに並列処理をさせる。 - 特許庁

The display driver IC 10 has an interface circuit 100 for inputting a signal from an external MPU, a command decoder 110 for decoding a command inputted through the circuit 100, a storage part 60 for storing inputted display data, and display driving parts 70, 80 for driving a display on the basis of the display data.例文帳に追加

表示用ドライバＩＣ１０は、外部ＭＰＵからの信号が入力されるインターフェース回路１００と、インターフェース回路を介して入力されたコマンドのためのコマンドデコーダ１１０と、入力された表示データ用の記憶部６０と、表示データに基づいて表示駆動する表示駆動部７０，８０とを有する。 - 特許庁

By making a main word line driver 91 output such a control signal as activates one of local word line drivers for driving each cell array part and inactivates the other, a driving signal for driving a word line of each cell array is outputted from a local X decoder part 101 in common to both local word line drivers 101, 95, 97.例文帳に追加

それぞれのセルアレイ部を駆動するローカルワードラインドライバのいずれか一方を活性化させ、他方を不活性化する制御信号をメインワードラインドライバから出力させるようにして、ローカルＸデコーダ部からそれぞれのセルアレイのワードラインを駆動する駆動信号を双方のローカルワードラインドライバに共通に出力させる。 - 特許庁

A camera signal processing section 24 processes a photographed imaging signal for 5 seconds after the depression of a shutter of an operation input section 34, and an encoder/decoder 31 applies moving picture experts group MPEG compression to a digital image signal from the signal processing section 24 and a DRAM 29 writes the compressed image data under the control of a memory controller 25.例文帳に追加

操作入力部３４のシャッターが押されてから５秒間、撮影された撮像信号がカメラ信号処理部２４にて処理され、信号処理部２４からのディジタル画像信号がエンコーダ／デコーダ３１によりＭＰＥＧで圧縮され、圧縮画像データがメモリコントローラ２５の制御によりＤＲＡＭ２９に書込まれる。 - 特許庁

Next, when a read command is issued, the row decoder 18 selects one of the word lines WL to be activated which has been selected in accordance with the active command, and also senses data from the already selected bit lines LBL, GBL, and outputs read data by selecting data of the address designated by the read command from among the data.例文帳に追加

次に、リードコマンドにより、ロウデコーダ１８がアクティブコマンドに応じて選択されたワード線ＷＬから活性化する１本のワード線ＷＬを選択するとともに、既に選択されたビット線ＬＢＬ、ＧＢＬからセンスし、そのデータの内、リードコマンドで指定されたアドレスのデータを選択してリードデータを出力する。 - 特許庁

The decoder executes termination determination and error determination every time variable length code data as code data which are subjected to variable length encoding and whose number is different are decoded by only "1" as the number of determination, and completes the decoding processing for a processing target block as a processing target when termination or error is determined.例文帳に追加

本発明は、可変長符号化され相違する数の符号データである可変長符号データを判定数である「１」だけ復号するごとに終端判定及びエラー判定を実行し、終端又はエラーと判定された場合に処理対象となる処理対象ブロックに対する復号処理を終了する。 - 特許庁

A decoder 15 generates an internal selection signal for selecting CPUs 11, 12 to be operated according to a CPU selection signal input from the outside, transmits it to the CPUs 11, 12, only the selected CPU performs effective access to a bus 13 and makes peripheral modules 14-1, 14-2, ..., 14-n usable.例文帳に追加

デコーダ１５は、外部より入力されるＣＰＵ選択信号に応じて、動作させるＣＰＵ１１、１２を選択するための内部選択信号を生成してＣＰＵ１１、１２に送出し、選択されたＣＰＵのみバス１３に対して有効なアクセスを行い、周辺モジュール１４−１、１４−２、…、１４−ｎを使用可能にする。 - 特許庁

To provide a decoder by which picture quality degradation caused by a stream error is effectively improved by correction processing to a decoded picture by efficiently detecting the stream error without collapsing a VOP (Video Object Plane) start code even when variable-length decoding operation is involved in the VOP start code in decoding processing and to provide a decoding method.例文帳に追加

復号化処理時に可変長復号化動作がＶＯＰスタートコードにかかってしまう場合にも、ＶＯＰスタートコードを潰すことなく、ストリームエラーを効率良く検出し、ストリームエラーに起因する画質劣化を復号画像の修正処理により効果的に改善することができる復号化装置及び復号化方法を提供する。 - 特許庁

In this semiconductor storage device, the output of an even-numbered bit line voltage generation circuit 108 is set at 12 V, and the output of an odd-numbered bit line voltage generation circuit 109 is set at 0 V by the control of a control part 111, and a row decoder 102 applies 15 V higher than 0 V to a word line WL0.例文帳に追加

この半導体記憶装置では、制御部１１１の制御でもって、偶数番ビット線電圧発生回路１０８の出力を１２Ｖにし、かつ、奇数番ビット線電圧発生回路１０９の出力を０Ｖにし、かつ、行デコーダ１０２はワード線ＷＬ０に０Ｖよりも高い１５Ｖを印加する。 - 特許庁

This player is a display player which reproduces the data recorded on a disk 1 and this disk player is characterized by being provided with a decoder/servo circuit 35 which controls the rotational drive of the disk 1 by a servo and also executes prescribed processing to the data read out from the disk 1 in a time when servo control is unnecessary.例文帳に追加

ディスク１に記録されたデータを再生するディスク再生装置であって、ディスク１の回転駆動をサーボ制御すると共に、ディスク１から読み出されたデータに対してサーボ制御が不要とされる時間内に所定の処理を実行するデコーダ／サーボ回路３５を備えたことを特徴とするディスク再生装置を提供する。 - 特許庁

At the start of TS reproduction from the recording medium or during switching between the special reproduction and normal reproduction, a reproduction system which outputs a stream in timing similar to input timing during recording and a reproduction system which monitors the amount of data stored in the buffer of the decoder and controls the stream output accordingly are properly and discriminatingly used.例文帳に追加

記録媒体からのTS再生開始時、および特殊再生と通常再生を切り換える際に、記録時の入力タイミングと同様なタイミングでストリーム出力を行う再生方式と、デコーダのバッファに蓄積されたデータ量を監視し、それに合わせてストリーム出力を制御する再生方式とを適宜使い分ける。 - 特許庁

On the other hand, on the decoder side, a user is made to select whether or not the XML box added to the bit stream of the JPEG 2000 file in process of decoding of the JPEG 2000 file and when the XML box is read, the text data is acquired by processing the XML data to be stored in the XML box.例文帳に追加

他方、復号化装置側では、ＪＰＥＧ２０００ファイルの復号化の途中に、ＪＰＥＧ２０００ファイルのビットストリームに付加されたＸＭＬｂｏｘを読み込むか否かを、ユーザに選択させ、ＸＭＬｂｏｘが読み込まれた場合に、それに格納されるＸＭＬデータを処理して、テキストデータを取得する。 - 特許庁

This test is provided with a decoder 22, a CPU (comparison judgment circuit) 23, and a set value input part 25, and it extracts a C-Bit data and header data Pa, Pb, Pc, and Pd from an IEC61937 standard signal, and judges whether or not the data are normal (that is, judges whether or not the IEC61937 standard signal).例文帳に追加

デコーダ２２と、ＣＰＵ（比較判定回路）２３と、設定値入力部２５とを備えて、ＩＥＣ６１９３７規格信号中からのＣ−ＢｉｔデータおよびヘッダデータＰａ，Ｐｂ，Ｐｃ，Ｐｄの抽出と、それらデータの良否の判定（ひいてはＩＥＣ６１９３７規格信号の良否の判定）を装置で行うことができる。 - 特許庁