「Decoder」に関連した英語例文の一覧と使い方(138ページ目) - Weblio英語例文検索

Furthermore, a picture type discrimination section 18 that discriminates a picture type of frame data in the interlaced scanning MPEG2 image compression information, outputs only frame data with respect to I/P pictures on the basis of the result of discrimination, and aborts the frame data with respect to the B picture to convert the frame rate is provided to a pre-stage of the MPEG2 image information decoder 19.例文帳に追加

また、飛び越し走査のＭＰＥＧ２画像圧縮情報における各フレームデータのピクチャタイプを判別し、その判別結果の基づいて、Ｉ／Ｐピクチャに関するフレームデータのみ出力し、Ｂピクチャに関するフレームデータを破棄することによってフレームレートの変換を行うピクチャタイプ判別部１８をＭＰＥＧ画像情報復号化部１９の前段に設ける。 - 特許庁

When a gray level decoder 18-2 converts display data into gray levels and the levels do not correspond to any of the gradation levels in a pattern table memory 18-6 and the levels are the prescribed gradation levels where the levels exist between the plural gray levels, gray levels 'A' and 'B' are alternatively read from an area wise gray level pattern table memory 18-7.例文帳に追加

階調レベルデコーダ１８−２は、表示データを階調レベルに変換した際に、パターンテーブルメモリ１８−６内のいずれの階調レベルにも該当せず、その複数の階調レベルの間に存在する所定の階調レベルである場合には、面積的階調パターンテーブルメモリ１８−７から階調レベル「Ａ」、「Ｂ」を交互に読み出す。 - 特許庁

Many word lines can be fully driven at the time of wafer-burn-in even when the driving capability of a row decoder in a row decoding block 121 is small by controlling by the burn-in control section 111 the row decoding block 121 generating many normal word line enable-signal NWEi controlling a word line driving block 131 during wafer-burn- in.例文帳に追加

ウェーハバーンイン中は、ワードライン駆動ブロック１３１を制御する多数個のノーマルワードラインイネーブル信号ＮＷＥｉを発生させるローデコーディングブロック１２１を前記バーンイン制御部１１１で制御することにより、ローデコーディングブロック１２１中のローデコーダの駆動能力が小さい場合であっても、ウェーハバーンイン時に多数本のワードラインを十分駆動可能とする。 - 特許庁

A motion vector selection section 22 selects a motion vector of an image circumferential part based on a motion vector for each macro block obtained by applying decoding to a bit stream that is MPEG-coded by an MPEG decoder 15, a statistic calculation section 23 obtains a motion vector of an entire image, and a hand shake amount decision section 24 decides a hand shake of the entire image.例文帳に追加

ＭＰＥＧ符号化されたビットストリームに対して、ＭＰＥＧデコーダ１５で復号化を行う際に得られたマクロブロックごとの動きベクトルより、画像周縁部の動きベクトルを動きベクトル選択部２２で選択し、統計計算部２３で画像全体の動きベクトルを求め、手振れ量決定部２４で画像全体の手振れを決定する。 - 特許庁

This SDRAM column decoder 20a, in multibit test, selects a plurality of column selection lines CSL or all column selection lines CSL out of 256 column selection lines conforming to column address signals CA0∼CA8 and test mode signals TM0∼TM8, and sets selected each column selection lines to be a test potential VTM=Vth.例文帳に追加

このＳＤＲＡＭの列デコーダ２０ａは、マルチビットテスト時には、列アドレス信号ＣＡ０〜ＣＡ８およびテストモード信号ＴＭ０〜ＴＭ８に従って２５６の列選択線ＣＳＬのうちのいずれか複数の列選択線ＣＳＬまたはすべての列選択線ＣＳＬを選択し、選択した各列選択線ＣＳＬをテスト電位ＶＴＭ＝Ｖｔｈにする。 - 特許庁

A TMCC decoder 47 decodes the TMCC signal from a signal, which is outputted from the Viterbi decoding circuit 44 and inputted through a deinterleave circuit 45 and a Reed-Solomon decoding circuit 46, extracts transmission control information such as the modulating system or encoding rate of the main signal and outputs it to the demapping circuit 43 and the Viterbi decoding circuit 44.例文帳に追加

ＴＭＣＣデコーダ４７は、ビタビ復号回路４４から出力され、デインターリーブ回路４５、リードソロモン復号回路４６を介して入力された信号からＴＭＣＣ信号をデコードし、上記主信号の変調方式や符号化率などの伝送制御情報を抽出し、デマッピング回路４３とビタビ復号回路４４に出力する。 - 特許庁

In another aspect a decoder receives luma motion vector information for plural luminance motion vectors for a macroblock and derives a chroma motion vector corresponding to each luminance motion vector by performing at least one calculation on the luminance motion vector information, maintaining a 1:1 ratio of chroma motion vectors to luminance motion vectors for the macroblock.例文帳に追加

別の態様では、復号器が、マクロブロックの複数のルミナンス動きベクトルのルミナンス動きベクトル情報を受け取り、ルミナンス動きベクトル情報に対する算出を少なくとも１つ行うことによって、各ルミナンス動きベクトルに対応するクロマ動きベクトルを導出して、マクロブロックのクロマ動きベクトルとルミナンス動きベクトルとの比を１：１に保つ。 - 特許庁

A semiconductor storage device which operates using a first and second power supply voltages is equipped with; a memory cell MC which is supplied with the first power supply voltage; a wordline WL connected to the memory cell MC; and a decoder 15 which controls selection/non-selection of the wordline WL based on an address signal which has the second power supply voltage.例文帳に追加

第１及び第２の電源電圧を用いて動作する半導体記憶装置であって、第１の電源電圧が供給されるメモリセルＭＣと、メモリセルＭＣに接続されたワード線ＷＬと、第２の電源電圧を有するアドレス信号に基づいて、ワード線ＷＬの選択／非選択を制御するデコーダ１５とを具備する。 - 特許庁

In the microcomputer 100 in the electronic control unit, a memory 17 storing predetermined fixed data is provided, and the fixed data stored by the memory 17 are read instead of data read from a RAM 112 and are used for calculation when the error is detected about the data read from the RAM 112 by a decoder 14.例文帳に追加

電子制御装置におけるマイクロコンピュータ１００では、予め定められた固定データを記憶するメモリ１７が設けられ、ＲＡＭ１１２から読み出されたデータについてデコーダ１４によって誤りが検出された場合は、ＲＡＭ１１２から読み出されたデータに代え、メモリ１７が記憶する固定データが読み出されて演算に使用される。 - 特許庁

The present invention, relating to a moving image decoder for decoding moving image data, comprises a moving image decoding section for performing decoding for a first field to be displayed, when decoding a prescribed frame constituting the moving image data, to generate a decoded image of the first field, and to omit decoding for a second field which are not the object of display.例文帳に追加

動画像データをデコードする動画像復号器であって、前記動画像データを構成する所定のフレームをデコードする場合、表示対象となる第１フィールドについてはデコードを行い、前記第１フィールドの復号画像を生成し、表示対象とならない第２フィールドについてはデコードを省略する動画像復号部を備える動画像復号器。 - 特許庁

By transferring encoded parameter data which are used for decoding in a decoder 1, to an encoder 2 before decoded digital video data, in the case of re-encoding in the encoder 2, the encoding processing of the inputted digital video data, can be started in the order of inputting so that time for re-encoding processing can be shortened.例文帳に追加

復号化装置１で復号した際に使用した符号化パラメータデータを復号したデジタルビデオデータより先に符号化装置２に転送しておくことにより、符号化装置２で再符号化する再に、入力されたデジタルビデオデータは、入力した順に符号化処理を開始することができるので、再符号化処理の時間を短縮することができる。 - 特許庁

An instruction input into a decoder 3a has a description of information for specifying registers in a reader 61, an integer adder 67 and the like as a source and a destination, and information for specifying a transferred immediate value, and a bus master 3 thereby controls transfer motion between the registers in the reader 61, the integer adder 67 and the like.例文帳に追加

デコーダ３ａに入力される命令は、読み出し器６１や整数加算器６７等の具備するレジスタを、転送元および転送先として指定する情報と、転送する即値を指定する情報とが記述され、これによりバスマスタ３は、読み出し器６１や整数加算器６７等の具備するレジスタ間の転送動作を制御する。 - 特許庁

The method comprises the steps of: receiving digital video data; parsing the digital video data to identify macroblocks included in the digital video data; discarding from the digital video data those macroblocks 315 which are not associated with a picture region that substantially corresponds to one of a safe-title picture region and safe-action picture region; and storing the digital video data in a decoder input buffer.例文帳に追加

デジタルビデオデータを受取るステップ、デジタルビデオデータに含まれるマクロブロックを識別するようにデジタルビデオデータを分析するステップ、セーフタイトルのピクチャ領域とセーフアクションのピクチャ領域の１つに実質的に該当するピクチャ領域に関連しないマクロブロックをデジタルビデオデータから切捨てるステップ、及びデジタルビデオデータをデコーダの入力バッファへ格納するステップ、を含む。 - 特許庁

To provide a decoding device for which cost reduction is carried out by suppressing the maximum amount of data transfer that is needed when a video decoder performs decoding processing, per unit time duration from a memory, and which is capable of obtaining responses that are superior with respect to events from the outside, such as user operation, even if it shares memory with modules, such as CPU.例文帳に追加

ビデオデコーダが復号処理を行う際に必要となるメモリからの単位時間当たりのデータ転送量の最大値を抑えることで、低コスト化された復号装置、および、メモリをＣＰＵ等のモジュールと共有していても、ユーザ操作などの外部からのイベントに対して優れた応答性を得ることができる復号装置を提供すること。 - 特許庁

A time division demultiplexer 12 demultiplexes a broadcast signal demodulated by a tuning demodulator 11 in time series and outputs the demultiplexed signal by each program, an MPEG decoder 21 extracts a decoded digital signal from this output and a color dynamic image is demultiplexed with the quality, in compliance with the MPEG2 system and outputted externally from a video audio data output terminal 14.例文帳に追加

同調復調器１１で復調された放送信号は、時分割分離器１２により時系列に分離してプログラム毎に出力し、この出力からＭＰＥＧ２復号器２１が復号したデジタル信号を取り出し、カラー動画像はＭＰＥＧ２方式の品質で分離され映像音声データ出力端子１４から外部へ出力される。 - 特許庁

A CPU 1-10 analyzes a frequency with respect to the decoded sound data during the reception of the digital TV broadcasting, determines whether or not the content rate of a high frequency component is ≥ a prescribed threshold, and stops the operation of the SBR decoder 1-2-2 when the content rate of the high frequency component in the decoded sound data is smaller than the threshold.例文帳に追加

ＣＰＵ１−１０は、デジタルテレビ放送の受信中、デコードされた音声データに対して周波数解析を行い、高周波成分の含有率が所定の閾値以上であるか否かを判断し、デコードされた音声データの高周波成分の含有率が閾値より小さい場合には、ＳＢＲデコーダ１−２−２の動作を停止する。 - 特許庁

When comparison and collation result of the comparison circuit 26 indicates that the pixel address signal is identical to the address information of the pixel driving element 11, the pixel driving element 11 drives pixels in accordance with the timing of the luminance signal read from the storage circuit 27 on the basis of the pixel driving timing signal separated by the decoder 21.例文帳に追加

画素駆動素子１１は、比較回路２６による比較照合結果が、画素アドレス信号と当該画素駆動素子１１のアドレス情報とが同一である旨を示す場合に、デコーダ２１によって分離された画素駆動タイミング信号に基づいて、記憶回路２７から読み出された輝度信号のタイミングを合わせて画素を駆動する。 - 特許庁

The decoder 16 is provided with a common buffer for storing received image data at least for an I picture period in order to redistribute the received image data to a plurality of clients having different execution transmission speeds, wherein the received image data are redistributed to each client so as to skip encoded video data older than the received latest I picture basically in sequential reading.例文帳に追加

実行伝送速度の異なる複数のクライアントへ再配信を行なうため、受信した画像データを少なくともＩピクチャ周期分格納する共通バッファを備え、各クライアントに対しては、順次読み出しを原則とし、受信した最新Ｉピクチャより古い符号化映像データをスキップする様態で再配信を行なう。 - 特許庁

Three signal lines, that is, a signal line 25 for a transmission clock CLK for synchronizing data transmission, a signal line 26 for actual serial data DS to be transmitted, and a signal line 27 for a start pulse FSP indicating start to the frame of the actual data are arranged between an MPEG video decoder 21a and a display controller 22.例文帳に追加

ＭＰＥＧビデオデコーダ２１ａからディスプレイコントローラ２２には、データ伝送用に同期をとらせるための伝送クロックＣＬＫ用の信号線２５と、伝送の対象となるシリアルの実データＤＳ用の信号線２６と、実データのフレームに対してスタートを示すスタートパルスＦＳＰ用の信号線２７の計３本の信号線を設けている。 - 特許庁

An address terminal ADR is connected to column selection lines CSL of first and second groups G1 and G2 through first and second address paths made up with first and second lines L1 and L2 and first and second decoder circuits DEC1 and DECK.例文帳に追加

集積メモリは、アドレス端子を介して第１の群の第１の選択線と接続されていて、相応に第１の線と第１のデコーダ回路とを有している第１のアドレス経路と、アドレス端子を介して第２の群の第１の選択線と接続されていて、相応に第２の線と第２のデコーダ回路とを有している第２のアドレス経路とを有している。 - 特許庁

A decoder 6 applies bit plane swapping to the vertical line of the embedded coding data and rotation processing to the data to decode image data where the horizontal line and the vertical line are rotated and applies rotation processing to the vertical line and the horizontal line of the image data to decode the original image data and the embedded data having been embedded to the original image data.例文帳に追加

復元器６は、埋め込み符号化データの垂直ラインをビットプレーンスワップするとともに、ローテーションすることにより、水平ラインと垂直ラインがローテーションされた画像データを復元し、さらに、その画像データの垂直ラインと水平ラインをローテーションすることで、元の画像データと、そこに埋め込まれていた被埋め込みデータを復元する。 - 特許庁

A communication device includes a light receiving unit which receives a light beam carrying information, a decoder which reads the information from the light beam, a retroreflector which reflects the light beam, and a response pattern forming unit which determines a response pattern based on the information and forms the response pattern by interrupting a portion of reflected light from the retroreflector.例文帳に追加

通信装置は、情報を搬送する光線を受光する受光部と、光線から情報を読み取るデコード部と、光線を反射する再帰性反射体と、情報に基づいて応答パターンを決定し、再帰性反射体による反射光の一部を遮ることによって応答パターンを形成する応答パターン形成部とを備える。 - 特許庁

A data transfer circuit 30 is configured by an SRAM (Static Random Access Memory) 304 for once storing the data transferred from the CPU, a bus switch 302 for disconnecting the SRAM 304 from a bus 11 after the data is stored into the SRAM 304, and a logic circuit 306 for reading the data out of the SRAM 304 and for supplying the data to a decoder 32.例文帳に追加

ＣＰＵから転送されたデータを一旦格納するためのＳＲＡＭ３０４と、ＳＲＡＭ３０４にデータが格納された後、当該ＳＲＡＭ３０４をバス１１から切り離すバススイッチ３０２と、ＳＲＡＭ３０４からデータを読み出して、デコーダ３２に供給するロジック回路３０６とによって、データ転送回路３０を構成する。 - 特許庁

In an instruction sequence supplied from an instruction cache 108, an instruction invalidating circuit 109 replaces an instruction not using the floating-point arithmetic unit with an invalid instruction, then the invalid instruction is held by a floating-point instruction register 111 and supplied to a floating-point decoder 119 in the floating-point arithmetic unit.例文帳に追加

命令キャッシュ１０８から供給される命令列において、命令無効化回路１０９で浮動小数点演算ユニットを使用しない命令を無効命令に置き換え、その無効命令を浮動小数点命令レジスタ１１１に保持し、浮動小数点演算ユニット内の浮動小数点デコーダ１１９に供給するように構成される。 - 特許庁

To provide a receiver and a wireless communication system in which good error correction capability can be exhibited even if the likelihood criteria in the same error correction demodulation unit are different because the likelihood is altered depending on its received field strength and iterative decoding is performed using likelihood information effective for an error correction iterative decoder.例文帳に追加

同一の誤り訂正復号単位内にある信号の尤度判定基準が異なっていても、その受信電界強度に応じて尤度を変更し誤り訂正反復復号器に有効な尤度情報を用いて反復復号がなされるため、良好な誤り訂正能力を発揮することができる受信装置及び無線通信システムを提供すること。 - 特許庁

To provide a multimedia data editing device which can edit data decoded by an old decoder, remove unnecessary audio data, create encoded audio data corresponding to editing point of image and synchronize image and audio data even if new encoded data is created by editing.例文帳に追加

編集を行って新たな符号化データを作成した場合であっても、従来の復号装置を用いて復号可能なデータ編集を行うことができるとともに、不要な音声を削除し、画像編集点に合致した音声符号化データを作成し、画像データと音声データの同期を取ることができるマルチメディアデータ編集装置を提供する。 - 特許庁

The synchronization circuit comprises a redundantly coding part for converting a multi-bit input data, which is synchronized with a first clock, to a redundant code in which the Hamming distance becomes 1; a redundant code synchronizer for synchronizing the redundant code with a second clock; and a decoder for decoding the redundant code synchronized with the second clock into the multi-bit data.例文帳に追加

同期化回路は、第１クロックに同期化された多ビットの入力データを、ハミング距離が１となる冗長符号に変換する冗長符号化部と、前記冗長符号を第２クロックで同期化する冗長符号同期化部と、前記第２クロックで同期化された冗長符号を、前記多ビットのデータに復号する復号化部とを備える。 - 特許庁

A bit stream analysis unit 32 analyzes a bit stream acquired by a bit stream acquisition unit 31, generates an index file by analyzing results of processes executed by an encoder 36 and a proxy file storage unit 37, supplies the index file to an index file storage unit 33 for storage and further supplies an I picture and a P picture to a decoder 34.例文帳に追加

ビットストリーム解析部３２は、ビットストリーム取得部３１により取得されたビットストリームを解析するとともに、エンコーダ３６、および、プロクシファイル記憶部３７により実行される処理の結果を解析し、インデックスファイルを生成し、インデックスファイル記憶部３３に供給して記憶させ、更に、ＩピクチャおよびＰピクチャを、デコーダ３４に供給する。 - 特許庁

A flattening conversion pattern, i.e. a pixel value pattern before encoding a flat region where all pixel values in a region are equalized after being encoded and decoded, is encoded by an irreversible encoding system, the decoded flat value is specified transparent on the decoder side, and a region rendered transparent after decoding is filled with a flatting conversion pattern before encoding.例文帳に追加

符号化し復号されたときの領域の画素値がすべて同じになる平坦領域の符号化前の画素値パターンである平坦化変換パターンを非可逆符号化方式で符号化し、復号後の前記平坦値をデコーダ側で透明に指定するとともに、復号後透明にしたい領域を符号化前に、前記平坦化変換パターンで埋める。 - 特許庁

In a soft output decoding circuit of an element decoder, a correction term calculating circuit 247 in a circuit for calculating a logarithmic likelihood Iα, Iβ comprises a circuit 253 generating a control circuit for selection which is required for calculating a correction term in log-sum correction.例文帳に追加

要素復号器における軟出力復号回路において、対数尤度Ｉα，Ｉβを算出するＩα算出回路及びＩβ算出回路における補正項算出回路２４７は、ｌｏｇ−ｓｕｍ補正における補正項を算出するために必要となる選択用の制御信号を生成する選択用制御信号生成回路２５３を有する。 - 特許庁

In the case of recording the contents displayed on the display apparatus 121, a frame detection section 122 detects MPEG frames processed by the MPEG decoder 118, frames equivalent to the detected frames are specified from contents data stored in the video recording control buffer 109 and data from the specified frames are recorded in a data storage medium.例文帳に追加

ディスプレイ１２１で表示されているコンテンツを記録する場合に、ＭＰＥＧデコーダ１１８で処理されているＭＰＥＧのフレームをフレーム検出部１２２で検出し、録画制御バッファ１０９で保存されているコンテンツデータから、検出されたフレーと同等のフレームを特定し、特定したフレームからデータ蓄積メディアに記録するように構成した。 - 特許庁

To quickly restore a failure of an displayed image to a normal image, suppressing propagation of an error inherent to MPEG2 method to the minimum without using a high capacity of buffer and without impairing real time properties even when an unavoidable decoding error such as a failure of the displayed image at an image decoder side.例文帳に追加

画像復号化装置側で表示画像を破綻してしまうような回避できない復号化エラーが発生した場合でも、大容量の画像バッファメモリを使用せずに、またリアルタイム性を損なうことなく、ＭＰＥＧ２方式特有のエラー伝播を最小限にとどめ、表示画像の破綻から、迅速に正常な画像に復帰することができる。 - 特許庁

The difference detection camera comprises an MCU decoder 7 for acquiring a 0-th order DCT coefficient, a first-order DCT coefficient and a second-order DCT coefficient among DCT(discrete cosine transform) coefficients of a reference picture (Fig. 7) for comparison and real time picture (Fig. 8), and an information comparator 14 for comparing the acquired DCT coefficients each other to detect the difference.例文帳に追加

比較すべき基準画像（図７）、及びリアルタイム画像（図８）の各ＤＣＴ（離散コサイン変換）係数中の０次ＤＣＴ係数、１次ＤＣＴ係数、及び２次ＤＣＴ係数をそれぞれ取得するＭＣＵ復号部７と、上記の取得した各ＤＣＴ係数同士を比較して差分検出を行う情報比較部１４とを備えた構成とする。 - 特許庁

At the time of writing, a data size detection circuit 7 detects the size of compressed data inputted from the external based on compression information added to compressed data and indicating the size of compressed data, a data I/O circuit 6 and an instruction decoder 5 are driven only for a period necessary for writing operation to write the compressed data in a memory cell array 2.例文帳に追加

データサイズ検出回路７は書込み時に圧縮データに付加されかつ圧縮後のデータの大きさを示す圧縮情報を基に外部から入力される圧縮データの大きさを検出し、書込み動作に必要な期間だけデータ入出力回路６及び命令デコーダ５を動作させてメモリセルアレイ２に圧縮データを書込む。 - 特許庁

A deinterleaver 204 deinterleaves the information -L1, and an SISO decoder 205 and a subtracter 206 performs the SISO decoding operations by means of the signal X, a receiving signal Y1 of the redundant bit obtained by coding the transmitting information and the deinterleaved redundancy information L1 to output the decoding information and to calculate the redundancy information L2.例文帳に追加

デインターリーバ２０４にて尤度情報~Ｌ１をデインタリーブし、ＳＩＳＯ復号器２０５及び減算器２０６にて、受信信号Ｘ、伝送情報を符号化した冗長ビットの受信信号Ｙ１及びデインタリーブ後の尤度情報Ｌ１とを用いて軟入力／軟出力復号を行い復号情報を出力し、尤度情報Ｌ２を算出する。 - 特許庁

In expressing a reception value and message at a low bit number in a decoder for decoding codes, the section 70 optimizes and calculates the degree sequence so that an error probability after decoding becomes the smallest for the dispersion of provided noise or so that the dispersion of noise becomes the largest for the provided decoded error probability after decoding.例文帳に追加

ディグリー・シーケンス算出部７０は、符号の復号を行う復号装置にて受信値及びメッセージを低ビット数で表現する際に、与えられた雑音の分散に対して復号後の誤り確率が最小となるように、または、与えられた復号後の誤り確率に対して雑音の分散が最大となるように、ディグリー・シーケンスを最適化して算出する。 - 特許庁

A decoder 20 includes a vector decoding means 108 for decoding the coded distortion vector data to obtain the distortion vector, a distortion background image generation means 109 for generating a distortion background image having a predetermined distortion to the background image, and an image referring/ decoding means 111 for decoding the image data by referring to the distortion background image.例文帳に追加

複合器２０は，符号化された歪みベクトルデータを復号して歪みベクトルを得るベクトル復号手段１０８と，背景画像に対して所定の歪みを持った歪み背景画像を生成する歪み背景画像生成手段１０９と，歪み背景画像を参照して，画像データを復号する画像参照復号手段１１１を含む。 - 特許庁

In the case that a video decoder 27 starts a decoding of a next frame, simple decoding processings (omission of color difference processing, omission of AC component processing of luminance, omission of DC component processing of luminance or the like) are conducted as for a part of the next frame when the number of not-yet displayed frame in frame buffers 28 to 31 is 2 sheets or less.例文帳に追加

ビデオ・デコーダ２７が次フレームのデコードを開始する際に、フレーム・バッファ２８〜３１内の未表示フレーム数が２枚未満のときは、次フレームの一部分については、通常デコード処理を簡略化した簡易デコード処理（色差処理の省略、輝度のＡＣ成分処理の省略、輝度のＤＣ成分処理の省略など）を行う。 - 特許庁

In the DSP 10, an operation, that audio data which are five times compressed are read out of a disk 20 for ten seconds and are stored in a DRAM 12 and simultaneously the audio data which are stored in the DRAM 12 are decoded into one time rate of audio data by controlling a decoder 13 to output them for fifty seconds via a DAC 14 or the like, is repeated.例文帳に追加

ＤＳＰ１０は、５倍圧縮されたオーディオデータをディスク２０から１０秒間読み出してＤＲＡＭ１２に記憶するのと並行して、デコーダ１３を制御してＤＲＡＭ１２に記憶されたオーディオデータを１倍のレートのオーディオデータにデコードしてＤＡＣ１４等を介して５０秒間出力するという動作を繰り返し行う。 - 特許庁

The decoder can avoid the occurrence of an unexpected defect through carelessness at the time of transferring data by setting the clock used at the time of transferring a transport stream from external equipment received by means of a digital interface means 20 to a decoding means 14 at the clock speed corresponding to such a transport stream that can be inputted through the interface means 20 and has the most fast transmission speed.例文帳に追加

ディジタルインターフェース手段２０で受信した外部機器からのトランスポートストリームを復号処理手段１４に転送する際に用いられるクロックを、ディジタルインターフェイス手段２０を介して入力可能な最も伝送速度の速いトランスポートストリームに対応したクロックスピードに設定することにより、データの転送取りこぼしを回避し得る。 - 特許庁

A visual buffer MPEG decoder has a plurality of buffers (30, 50) that store coded video data denoting an image of respective video programs transmitted through a plurality of video channels, and the one buffer stores coded video data sufficiently to prevent an underflow state after switching to decode the program sent through the one video channel.例文帳に追加

複数のビデオ・チャネル上で搬送されるそれぞれのビデオ・プログラムの画像を表す符号化ビデオ・データを格納する複数のバッファ（３０、５０）を有し、一個のビデオ・チャネルに対応する一個のバッファは、一個のビデオ・チャネル上で搬送されるプログラムを復号するためのスイッチング後のアンダー・フロー状態を防ぐのに十分な符号化ビデオ・データを格納する。 - 特許庁

The same address is allocated to a port register 14 and an RTP output register 13 and data from a data bus 41 are held in either the port register 14 or the RTP output register 13 corresponding to the value of the RTP control signal so that the microcomputer having the RTP function can be provided without adding the address decoder for the RTP output register 13.例文帳に追加

ポートレジスタ１４とＲＴＰ出力レジスタ１３とに同一のアドレスを割り当て、データバス４１からのデータをＲＴＰ制御信号の値に応じてポートレジスタ１４およびＲＴＰ出力レジスタ１３のうちのいずれかに保持させるようにして、ＲＴＰ出力レジスタ１３のためにアドレスデコーダを追加することなくリアルタイムポート機能を有するマイクロコンピュータを実現する。 - 特許庁

A voice/noise signal adder 304 outputs the generated noise signal as the output of the noise generator 303 in order to make a decoded signal output during a silence period, and adds a decoded voice signal being the output of the voice decoder 302 to the generated noise signal being the output of the noise generator 303 as the decoded signal.例文帳に追加

音声／雑音信号加算器３０４において、無音区間中は雑音生成器３０３の出力である生成雑音信号をそのまま出力し復号信号出力とし、有音区間中は音声復号器３０２の出力である復号音声信号と雑音信号生成器３０３の出力である生成雑音信号を加算し、復号信号として出力する。 - 特許庁

The iterative decoder 1 is provided with: an iteration count determination part 17 which determines the iteration count of decoding processing of data for decoding according to the size of the data for decoding; and an iteration control part 11 which iteratively executes the decoding processing to the data for decoding by considering the iteration count determined by the iteration count determination part 17 as the upper limit.例文帳に追加

繰り返し復号器１は、復号対象のデータのサイズに応じて、そのデータの復号処理の繰り返しの回数を決定する繰り返し回数決定部１７と、繰り返し回数決定部１７によって決定された繰り返しの回数を上限として、復号対象のデータに対して復号処理を繰り返し実行させる繰り返し制御部１１とを備える。 - 特許庁

The decoder for decoding an input LDPC code by repeating exchange of a message between check nodes and bit nodes corresponding to a check matrix by each iteration changes the order of message calculation of a cluster in one of at least two iterations in a temporal anteroposterior relationship and the order of message calculation of a cluster in the other iteration.例文帳に追加

入力されたLDPC符号から検査行列に対応した複数のチェックノード及び複数のビットノードの間でメッセージのやり取りをイタレーション毎に繰り返して復号する復号装置において、時間的に前と後の関係にある少なくとも２つのイタレーションのうち一のイタレーションにおけるクラスタのメッセージ計算の順番と、他のイタレーションにおけるクラスタのメッセージ計算の順番とを変える。 - 特許庁