「Decoder」に関連した英語例文の一覧と使い方(139ページ目) - Weblio英語例文検索

When lack is generated in a video packet 101 received by a packet receiving part 11 at the time of continuously decoding the video packet 101 received by the packet receiving part 11 by a decoder 13, a receiving packet after the lacked packet is stored in a packet storage part 12 and reference data necessary for the decoding of the lacked packet are stored in a decoding reference data storage part 14.例文帳に追加

パケット受信部１１で受信したビデオパケット１０１を復号器１３により連続して復号しているときに、パケット受信部１１で受信したビデオパケット１０１に欠落が生じたとき、該欠落したパケットより後の受信パケットをパケット蓄積部１２に蓄積するとともに、欠落したパケットの復号に必要な参照データを復号参照データ蓄積部１４に記憶しておく。 - 特許庁

The decoder comprises a section 130 for determining at least two paths having a high likelihood from three or more paths reached respective states and selecting a most likelihood path out of at least these two paths, and a section 160 for determining and selecting the absolute value of difference between data corresponding to the most likelihood path and data corresponding to the next likelihood path.例文帳に追加

復号装置は、各ステートに到達した少なくとも３つ以上のパスのうち、尤度の高い少なくとも２つ以上のパスを求め、これらの少なくとも２つ以上のパスの中から最尤パスを選択するパス選択部１３０と、最尤パスに対応するデータと準最尤パスに対応するデータとの差分値の絶対値を求めて選択する絶対値データ選択部１６０とを備える。 - 特許庁

To obtain a high image quality according to situations in spite of an inexpensive device having a small memory capacity, in an image forming apparatus which reads a document image by a reader and performs coding with data compression and decoding with data decompression by a coder/decoder (CODEC) apparatus when storing read image data into a memory and prints out the read image data by a printer.例文帳に追加

原稿画像を読取り装置で読取り、その読取った画像データをメモリへ記憶させるにあたって、符号化復号化装置（ＣＯＤＥＣ）でデータ圧縮を伴う符号化およびデータ伸張を伴う復号化を行い、読出した画像データをプリンタで印字出力する画像形成装置において、メモリの容量が小さい低価格機であっても、状況に応じた高い画質を得る。 - 特許庁

A predictive motion vector setting unit 523 sets the motion vector of a block which includes a target block and is at a higher hierarchical level and larger in block size than the target block to a predictive motion vector, and an adder unit 525 adds up the set predictive motion vector and a differential motion vector which is output from a selected variable length decoder unit to calculate the motion vector of a target block.例文帳に追加

予測動きベクトル設定部５２３は、復号化対象のブロックを含む該復号化対象のブロックよりもブロックサイズの大きい上位階層のブロックの動きベクトルを予測動きベクトルに設定して、加算部５２５は、設定された予測動きベクトルと選択された可変長復号化部から出力された差分動きベクトルを加算して、復号化対象のブロックの動きベクトルを算出する。 - 特許庁

In the write operation of the NAND-type flash memory, a row decoder applies a first voltage lower than a voltage applied to a control gate of other memory cells of a NAND string to a control gate of a first memory cell adjacent to a drain side selection gate transistor in NAND strings to cut off an area between the other memory cells of the NAND strings and the drain side selection gate transistor.例文帳に追加

ＮＡＮＤ型フラッシュメモリの書き込み動作時において、ロウデコーダは、ＮＡＮＤストリングのうちドレイン側選択ゲートトランジスタに隣接する第１のメモリセルの制御ゲートに、ＮＡＮＤストリングの他のメモリセルの制御ゲートに印加される電圧よりも低くい第１の電圧を、前記ＮＡＮＤストリングの他のメモリセルと前記ドレイン側選択ゲートトランジスタとの間をカットオフするように、印加する。 - 特許庁

Since the transmission path length of the clock whose source is the frequency signal of the exclusive crystal oscillator may be short compared to the transmission path length of the clock whose source is the frequency signal of an oscillation part inside the decoder, the influence on the clock, of high frequency noise inside the electronic equipment is reduced, and the amount of jitters generated in the pixel clock to be transmitted to the external equipment is reduced.例文帳に追加

デコーダ内の発振部の周波数信号をソースとするクロックの伝送路長に比較して専用の水晶発振器の周波数信号をソースとするクロックの伝送路長は短くて済むことで、電子機器内での高周波ノイズによるクロックへの影響が低減され、外部の機器に伝送されるピクセルクロックに発生するジッタの量を低減できる。 - 特許庁

A CPU 30 analyzes the stored signal and stores the analyzed data signal in a decoder buffer 41 when the compressed video signal or compressed audio signal is included in the analyzed data signal and their compression format is the same with the compressed video signal or compressed audio signal multiplexed with the digital broadcasting signal.例文帳に追加

ＣＰＵ３０はその格納されたデータ信号を解析し、解析したデータ信号に圧縮ビデオ信号あるいは圧縮オーディオ信号が含まれており且つそれらの圧縮形式がデジタル放送信号に多重された前記圧縮ビデオ信号あるいは前記圧縮オーディオ信号と等しい圧縮形式である場合に、前記ＣＰＵが解析したデータ信号をデコーダバッファ５１に格納する。 - 特許庁

An inverse spread circuit 82 applies inverse spread processing to the orthogonal signal by using a spread code, after an error correction decoder 831 applies error correction decoding to the processing result, a convolution coder 85 re-encodes the result, a symbol comparator 86 compares the coding result with the data spread inversely before decoding to obtain an error rate of the data spread inversely.例文帳に追加

逆拡散回路８２は、上記直交信号を拡散符号を用いて逆拡散処理し、この処理結果を誤り訂正復号器８３１で誤り訂正復号を行なった後、畳み込み符号化器８５で再び符号化し、この符号化結果と復号前の逆拡散されたデータとをシンボル比較器８６で比較することにより、逆拡散されたデータの誤り率を求める。 - 特許庁

The apparatus for correcting a block error comprises a CODEC decoder 30 for decoding an inputted image frame to output the decoded image frame; and an error correction section 33 for detecting the block in which the error occurs from the decoded image frame, correcting the detected error block through a median filter, and outputting the corrected image frame.例文帳に追加

入力された画像フレームを復号化し、前記復号化された画像フレームを出力するコーデックデコーダ３０と、前記復号化された画像フレームの中からエラーが発生したブロックを検出し、前記検出されたエラーブロックをメディアンフィルタ（ｍｅｄｉａｎ ｆｉｌｔｅｒ）を通して補正し、前記補正された画像フレームを出力するエラー補正部３３とを含んで構成される。 - 特許庁

The address signal input circuit 200-0 includes an address signal transmitting circuit 210 activated by an activating signal FACT, delay circuits 220, 230 delaying the output of the address signal transmitting circuit 210 and transmitting it, and a delay time selecting circuit 250 selecting either one of the delay circuit 220 or the delay circuit 230 in accordance with the kind of access and transmitting it to an address decoder 40.例文帳に追加

アドレス入力回路は、活性化信号ＦＡＴＤによって活性化されるアドレス伝達回路２１０と、アドレス信号伝達回路の出力を遅延して出力する遅延回路２２０、２３０と、アクセスの種類に応じて遅延回路２２０および遅延回路２３０のいずれか一方を選択してアドレスデコーダ４０に伝達する遅延時間選択回路２５０を含む。 - 特許庁

Then, folding information corresponding to each of those sets of entries for identifying the number of instructions (when they are present) and the dimensions of those instructions is generated by the fold decoders, and stored in the first entry of the set, and transmitted to a main decoder so as to be used at the time of folding the instructions in a decoding period.例文帳に追加

畳込むことが可能な命令の数（存在する場合）及び畳込むことが可能な各命令の寸法を識別する夫々の組のエントリの各々に対する畳込み情報が該畳込みデコーダによって発生され且つその組の最初のエントリ内に格納され、次いでデコーディング期間中に命令を畳込む場合に使用するためにメインのデコーダへ送信される。 - 特許庁

To provide a compression video decoder and a method thereof, which decodes a standard compressed and encoded video stream, directly outputs the decoded image according to a screen size of a display device without using a special scale-down block for scaling down the image, increases a speed by reducing computational complexity for scaling down the image, maintains quality of the original image, and minimizes distortion.例文帳に追加

本発明は標準圧縮符号化ビデオストリームを復号化すると共に、別のイメージ縮小のためのスケール−ダウンブロックを使用せず、ディスプレイ装置の画面の大きさに適合するように直接出力できるようにして、イメージを縮小するのに必要な計算量を低減して、速い速度に元のイメージ画質を維持すると共に、歪曲を最小化することができるようにする。 - 特許庁

Manufactured is the FM character multiplex broadcasting receiver having: an antenna; an FM tuner unit; an FM multiplex signal decoder which demodulates program data of an FM character multiplex broadcasting included in a signal received by the antenna; a storage unit which stores the program data of the FM character multiplex broadcasting; and an information display unit of an electrophoresis type display panel displaying the program data of the FM character multiplex broadcasting.例文帳に追加

アンテナとＦＭチューナ部と、前記アンテナの受信した信号に含まれるＦＭ文字多重放送の番組データを復調するＦＭ多重信号デコーダと、前記ＦＭ文字多重放送の番組データを記憶する記憶部と、前記ＦＭ文字多重放送の番組データを表示する電気泳動型の表示パネルの情報表示部を有するＦＭ文字多重放送受信機を製造する。 - 特許庁

A decoder 6 of an ADPCM scheme comprises switching means 7, 8, 10, 11 for switching and selecting either data of a current sampling term or preceding data by one sampling term as data to be used for decoding and if any error is detected in inputted compression data, preceding data by one sampling term are selected by the switching means 7, 8, 10, 11.例文帳に追加

ＡＤＰＣＭ方式の復号化器６に、復号化を行うために用いるデータとして、現在のサンプリング周期のデータか、１サンプリング周期前のデータかのいずれかを切り換えて選択する切換手段７，８，１０，１１を備え、入力された圧縮データに誤りが検出された場合、切換手段７，８，１０，１１によって１サンプリング周期前のデータを選択する。 - 特許庁

To provide a digital broadcasting receiver capable of shortening time from when starting channel selection to when video display is completed by acquiring, before channel selection, video format information and aspect ratio information on the program of a channel to be selected before channel selection is made after setting the video format information and the aspect ratio information to a monitor, a caption decoder, and an OSD display section.例文帳に追加

選局対象チャンネルの番組の映像フォーマット情報及びアスペクト比情報を選局前に取得しその映像フォーマット情報及びアスペクト比情報をモニタ、字幕デコーダ、ＯＳＤ表示部に設定してから選局を開始することで、選局開始から映像表示が完了するまでの時間を短縮できるデジタル放送受信装置を提供する。 - 特許庁

A cellular phone 1 includes a decoder 825 for converting voice data into a first voice signal, speakers 800A and B for emitting predetermined sound based on the first signal, an equalizer 834 for adjusting the frequency characteristics of the first voice signal to output a second voice signal, and voice signal output terminals 19c and 19d for outputting the second voice signal towards a placing base 900.例文帳に追加

携帯電話機１は、音声データを第１音声信号に変換するデコーダ８２５と、第１音声信号に基づいて所定の音を発するスピーカ８００Ａ、Ｂと、第１音声信号の周波数特性を調整して第２音声信号を出力するイコライザ８３４と、第２音声信号を置き台９００側に出力する音声信号出力端子１９ｃ、１９ｄとを備える。 - 特許庁

The read/write channel 5 including the turbo encoding/decoding circuits has the turbo encoding circuit 20 which includes an RSC encoder 202 for encoding a code length M having a relation of 'N=c.M, c>0' with an interleaver N as a unit to an RSC system and the turbo decoding circuit 21 which includes an APP decoder 210 for subjecting the RSC system to the APP decoding.例文帳に追加

ターボ符号化／復号化回路を含むリード／ライトチャネル５において、インターリーバ長Ｎとの関係が「Ｎ＝ｃ・Ｍ，ｃ＞０」となる符号長Ｍを単位としてＲＳＣ系列に符号化するＲＳＣ符号器２０２を含むターボ符号化回路２０と、ＲＳＣ系列に対してＡＰＰ復号化処理を行なうＡＰＰ復号器２１０を含むターボ復号化回路２１とを有する。 - 特許庁

In the case of HD video images comprising side panels, a microcomputer 105 judges depression of a specific key, controls an AV decoder 109, and performs control so as to output signals as 480P signals from which the side panels have been cut, resulting in enabling aspect changeovers as usual 480I or 480P 4:3 video images by the use of a video signal processing circuit 103.例文帳に追加

サイドパネルを含むＨＤ映像の場合に特定のキーの押下をマイクロコントローラ１０５で判断し、ＡＶデコーダ１０９をマイクロコントローラ１０５で制御しサイドパネル部分をカットした４８０Ｐ信号として出力するように制御し、映像信号処理回路１０３で通常の４８０Ｉあるいは４８０Ｐの４：３映像としてのアスペクト切替をできるようにする。 - 特許庁

The level of a transmit signal is monitored at the output terminal of an AD converter 3 and a level detector 17 detects the background noise and the level of environmental sound in a short section from line connection to the start of a talk; and a controller 18 performs switching control so that the voice encoder decoder 15 encodes data by the algorithm having the smaller encoded data amount.例文帳に追加

送話信号のレベルをＡＤ変換器３の出力端で監視し、回線接続後から送話開始までの短い区間の背景雑音，環境音のレベルをレベル検出器１７で検出し、制御器１８は背景雑音レベルが低いとき、音声符復号器１５に符号化データ量の少ない方のアルゴリズムで符号化するように切替え制御するように構成した。 - 特許庁

An entropy decoder 109 selectively receives the coded data corresponding to each channel and stored in each coded data, decodes the coded data of a channel 1 (CH1) after motion compensation and decodes only intra-frames of the coded data corresponding to the other channels (CH2-CH4) and a display device 117 can display the image corresponding to each channel at the same time.例文帳に追加

こうして各符号バッファに記憶された、各チャネルに対応する符号データを切替えてエントロピー復号化器１０９に入力し、チャネル１（ＣＨ１）の符号データは動き補償を行って復号し、他のチャネル（ＣＨ２〜ＣＨ４）に対応する符号データは、イントラフレームだけを復号して、各チャネルに対応する画像を同時に表示装置１１７に表示することができる。 - 特許庁

This memory system includes: a memory cell array; a row/column decoder for selecting a row/column of the memory cell array according to a multibit address signal; and a mode control circuit for setting an operation mode according to at least one bit of the multibit address signal used for selecting the row/column, and the method is provided for setting an operation mode in the memory system.例文帳に追加

本発明は、メモリセルアレイ、マルチビットアドレス信号に従って前記メモリセルアレイの行および列を各々選択する行および列デコーダと、前記行または列を選択するのに使用された前記マルチビットアドレス信号の少なくとも１ビットに従って動作モードを設定するモード制御回路を含むメモリ装置と、前記メモリ装置で動作モードを設定する方法に関するものである。 - 特許庁

A CONT circuit 19 of a data error correction circuit 2 provided in a microwave radio device makes switching control by determining logic of selection circuits 11, 13, 15, 17 for connecting or bypassing an encoder 10, an interleave circuit 12, a de-interleave circuit 14, a decoder 16, respectively based on received electric field information output from a received electric field monitoring circuit.例文帳に追加

マイクロ波無線装置に設けられたデータ誤り訂正回路２のＣＯＮＴ回路１９は、受信電界監視回路から出力された受信電界情報に基づいて、エンコーダ１０、インターリーブ回路１２、デ・インターリーブ回路１４、デコーダ１６、をそれぞれ接続またはバイパスさせるための選択回路１１，１３，１５，１７の論理を決定して切り替え制御を行う。 - 特許庁

A closed caption decoder 2 extracts start line information denoting a horizontal scanning start position and end line information denoting a horizontal scanning end position in a vertical direction of an effective area of the video signal to calculate the vertical video image width of the effective image area and controls a display position of the closed caption information on the basis of the obtained vertical video image width.例文帳に追加

クローズドキャプションデコーダ２にて映像信号の有効画像領域の垂直方向の水平走査開始位置を示すスタ−トライン情報と、水平走査終了位置を示すエンドライン情報とを抽出して有効画像領域の垂直方向映像幅を算出し、該垂直方向映像幅に基づいてクロ−ズドキャプション情報の表示位置を制御する。 - 特許庁

In a recording reproducer 2, the decoder circuit 19 decodes encrypted data read from a recording medium and acquires key data unique to the addressed device, when the authenticator circuit 18 authenticates this devices, the re-encrypting circuit 20 re-encrypts the data, using the acquired unit key data, and transmits the data from a communication I/F 21.例文帳に追加

記録再生装置２は、認証回路１８によりデータの送信先の装置の認証が取れたとき、記録媒体から読み出した暗号化されたデータを暗号解読回路１９で解読すると共に送信先の装置の固有鍵データを取得し、この取得した固有鍵データを用いて再暗号化回路２０でデータを再暗号化して通信Ｉ／Ｆ２１から送信する。 - 特許庁

The image encoder 190 receiving the recording request signal reads the synthesis image signal stored in the buffer 180 by choosing the right time when the buffer 180 stores the synthesis image signal, encodes the signal by a moving picture encoding system corresponding to the decoding processing of an image decoder 110, converts the signal into encoded image data and stores the data to a memory 200.例文帳に追加

記録要求信号を受け付けた画像符号化器１９０は、バッファ１８０に合成画像信号が記憶されるのを見計らって、バッファ１８０に記憶される合成画像信号を読み出し、これを画像復号器１１０の復号処理に対応した動画像符号化方式で符号化して符号化画像データに変換し、メモリ２００に記録するようにしたものである。 - 特許庁

The digital signal transmitting apparatus 10 is provided with: an encoder 20 which converts parallel input signals of a plurality of channels into serial data in a manner synchronized with a first clock signal MCLK1; and a decoder 30 which converts the serial data into parallel output signals of the plurality of channels in a manner synchronized with a second clock signal MCLK2 that operates asynchronously with the first clock signal MCLK1.例文帳に追加

デジタル信号伝送装置１０は、複数チャンネルのパラレル入力信号を第一のクロック信号ＭＣＬＫ１に同期してシリアルデータに変換するエンコーダ２０と、シリアルデータを第一のクロック信号ＭＣＬＫ１とは非同期に動作する第二のクロック信号ＭＣＬＫ２に同期して複数チャンネルのパラレル出力信号に変換するデコーダ３０とを備える。 - 特許庁

In a server 4, when a digest generator 48 combines the digest generated from the received content C1 with the digests of the other contents C2, C3 included in the additional information, a signature verifier 52 compares the combined digest with a digest generated by decoding the collective signatures by a signature decoder 50, thereby executing verification of the collective signatures added to the content C1.例文帳に追加

サーバ４において、ダイジェスト生成部４８が、受信したコンテンツＣ１から生成したダイジェストと付加情報に含まれている他のコンテンツＣ２，Ｃ３のダイジェストを結合すると、署名検証部５２は、この結合ダイジェストと署名復号部５０が一括署名を復号して生成したダイジェストとを比較することでコンテンツＣ１に付加された一括署名の検証を行う。 - 特許庁

Two AND gates 9, 10 controlled by an output from an external writing mode detection circuit 6 are connected on the way of control signals TEST, CHIP-ERASE outputted only by the external writing mode out of outputs from a command decoder 8 for detecting commands, and in the case of the MC mode, the output of the control signals TEST and CHIP-ERASE is interrupted.例文帳に追加

コマンドを検出するコマンドデコーダ８の出力の内、外部書込モードの時にのみ出力される制御信号ＴＥＳＴ、ＣＨＩＰ−ＥＲＡＳＥの途中に外部書込モード検出回路６の出力によって制御されるＡＮＤゲート９及び１０を設け、マイコンモードの場合に、制御信号ＴＥＳＴ及びＣＨＩＰ−ＥＲＡＳＥの出力を遮断する。 - 特許庁

The apparatus for driving the liquid crystal display in this invention is equipped with a data integration circuit, a timing controller connected to the data integration circuit, an encoder which is formed in the timing controller, compares whether or not the previous line data and the present line data coincides and generates a line control signal and a decoder which is formed in the data integration circuit and receives the line control signal.例文帳に追加

本発明の液晶表示装置の駆動装置はデータ集積回路と、前記データ集積回路に接続されたタイミングコントローラと、前記タイミングコントローラに形成されて以前のラインデータと現在のラインデータとが一致するか否かを比較してライン制御信号を生成するエンコーダと、前記データ集積回路に形成されて前記ライン制御信号を受信するデコーダとを具備する。 - 特許庁

A jitter absorption circuit 42 processes the time interval Tts' between TS packets inputted from a TCP/IP interface 41 such that it becomes equivalent to the time interval Tts between TS packets outputted from an MPEG 2 encoder 31 in a transmitter 30 and provides an MPEG decoder 43 with such a TS stream as the TS packets have a regular time interval.例文帳に追加

ジッタ吸収回路４２は、ＴＣＰ／ＩＰインタフェース４１から入力されたＴＳパケットのパケット間の時間間隔Ｔｔｓ’を、送信機３０内のＭＰＥＧ２エンコーダ３１の出力ＴＳパケットのパケット間の時間間隔Ｔｔｓと同等になるように処理し、ＴＳパケット同士が等時間間隔となったＴＳストリームをＭＰＥＧデコーダ４３に供給する。 - 特許庁

The DSP 100 comprises a variable length decoder part 40 for performing a variable-length decoding operation to MPEG data, an inverse-quantization part 42 for inversely quantizing the decoded data, and an IDCT part 44 for performing an inverse discrete cosine transform operation, and outputs the data from the IDCT part 44 to an LCD driver 200 via the signal line 198.例文帳に追加

ＤＳＰ１００は、ＭＰＥＧデータに対して可変長復号を行う可変長復号部４０と、復号したデータに対して逆量子化を行う逆量子化部４２と、逆量子化したデータに対して逆離散コサイン変換を行うＩＤＣＴ部４４とを有し、ＩＤＣＴ部４４からのデータを信号線１９８を介してＬＣＤドライバ２００に出力する。 - 特許庁

A program recording apparatus is configured to include: a decoder for extracting caption data and video audio data from a caption data attached television signal in response to the caption data attached television signal supplied from a receiver for receiving caption broadcast; and a writing data generating apparatus for generating a chapter attached video audio recording medium on the basis of the caption data and the video audio data.例文帳に追加

字幕放送を受信する受信装置から供給される字幕データ付テレビジョン信号に応答して、前記字幕データ付テレビジョン信号から字幕データと映像音声データとを抽出するデコーダ装置と、前記字幕データと前記映像音声データとに基づいてチャプタ付映像音声記録媒体を生成する書き込み用データ生成装置とを具備して構成する。 - 特許庁

A multi-chip data detector for decoding arriving modulated data is constituted of a phase angle encoder 10 for encoding the phase angle of the arriving modulated data at a multi-chip observation interval, a decoder 20 for decoding the received vectors, and a majority decision voter 30 for selecting bit evaluation from multiple bit decision according to a majority decision rule.例文帳に追加

到来する変調データを復号するマルチチップ・データ検出器は、マルチチップ観察間隔において到来する変調データの位相角をコード化するように構成される位相角エンコーダ１０と、受取りベクトルを復号するように構成されるデコーダ２０と、多数決ルールにより多重ビット決定からビット評価を選択するように構成される多数決ボータ３０とを含む。 - 特許庁

This device is provided with an enciphering means 4 for inputting an MPEG2 transport stream and outputting an enciphered transport stream, a PCI bus 6 for transferring the enciphered transport stream and a transport decoder 18 for extracting and outputting only the transport packet having the required packet ID from the enciphered transport stream transferred through the PCI bus 6.例文帳に追加

ＭＰＥＧ２トランスポートストリームを入力し、暗号化トランスポートストリームを出力する暗号化手段４と、暗号化トランスポートストリームを転送するＰＣＩバス６と、ＰＣＩバス６を介して転送された暗号化トランスポートストリームから、必要なパケットＩＤを持つトランスポートパケットのみを抜き出して出力するトランスポートデコーダ１８とを備えたことを特徴とするディジタル信号転送システム。 - 特許庁

The video recorder includes: a tuner 101 for selecting broadcast wave; a decoder 102 for decoding the selected data; a recording part 103 for recording the decoded data; an output part 104 for outputting the recorded data; a CPU 105 for generating data for detecting rebroadcast; and a memory 106 for storing data for detecting the rebroadcast.例文帳に追加

本発明の録画装置は、放送波を選局するチューナー１０１と、選局されたデータをデコードするデコーダー１０２と、デコードされたデータを記録する記録部１０３と、記録されたデータを出力する出力部１０４と、再放送を検出するためのデータを生成するＣＰＵ１０５と、前記再放送検出を行うためのデータを記憶するメモリー１０６と、を有する。 - 特許庁

To obtain a control system that can be controlled by a single coder and a single decoder and can realize various error correction capabilities, to obtain an error controller and a transmission and reception controller adopting the error control system and to obtain an optimum transmission capability in response to a fluctuation state of a transmission line.例文帳に追加

単一の符号化器，復号化器にて制御可能であり且つ様々な誤り訂正能力を実現可能な誤り制御方式、その誤り制御方式が適用された誤り制御装置、送信及び受信制御装置を提供し、更に、これら方式や装置において、変動する伝送路の状態に応じた最適な伝送能力を提供できるようにする。 - 特許庁

This image transmitter 1 has a first differential image generator 11, a quantizer 12, a coder 13, a quantization characteristic determination part 14, a first reconstruction image generator 15 and a first image predictor 16 and this image receiver 2 has a decoder 21, an inverse quantizer 22, a second reconstruction image generator 23, an inverse quantization characteristic determination part 24 and a second image predictor 25.例文帳に追加

画像送信装置１は、第１差分画像生成器１１と、量子化器１２と、符号化器１３と、量子化特性決定部１４と、第１再構成画像生成器１５と、第１画像予測器１６とを備え、画像受信装置２は、復号化器２１と、逆量子化器２２と、第２再構成画像生成器２３と、逆量子化特性決定部２４と、第２画像予測器２５とを備える。 - 特許庁

A data control section 26 receiving a time shift reproduction instruction from a program information management section 24 supplies TS data received at present to the video recording reproduction management section 25, and reads the recorded file desired by a user from a storage device 10, and gives the TS data of the read and recorded file to an MPEG 2 decoder section 28 to reproduce the TS data of the video recording file.例文帳に追加

データ制御部２６は、番組情報管理部２４からタイムシフト再生指示を受けた場合には、現在受信中のＴＳデータは録画再生管理部２５に供給し、ユーザーが望んでいる録画済みのファイルの読み出しをストレージデバイス１０に行い、読み出した録画済のファイルのＴＳデータをＭＰＥＧ２デコーダ部２８に送り、録画ファイルのＴＳデータを再生させる。 - 特許庁

This system is provided with an address decoder circuit 5 which decodes all or a part of area of memory capacity, and an address test switching circuit 6 which is a creating means that creates an address test switching output signal 7 of a switching signal which switches the memory capacity by logical calculation of a power supply signal (VDD13) or a test signal 2 and an upper address signal 4.例文帳に追加

メモリ容量の全領域または一部の領域をデコードするアドレスデコーダ回路５を有しており、さらに、電源信号（ＶＤＤ１３）またはテスト信号２と最上位アドレス信号４との論理演算によって、メモリ容量の切り換えを行う切換信号のアドレステスト切り換え出力信号７を生成する生成手段であるアドレステスト切り換え回路６が設けられている。 - 特許庁

The digital broadcast receiver 20 has a plurality of demodulation sections 24, and in the digital broadcast receiver 20, at least one demodulation section 24 performs a channel search, when performing a channel search; and a demodulation signal of digital broadcast radio waves from the remaining demodulation sections 24 is decoded by a low-resolution video decoder 22 for decoding video, whose resolution is the lowest during the channel search.例文帳に追加

本発明のディジタル放送受信装置２０は、複数の復調部２４を有し、チャネルサーチを行う場合に、少なくとも１つの復調部２４にチャネルサーチを行わせ、チャネルサーチが行われている間は、残りの復調部２４からのディジタル放送電波の復調信号を、解像度の最も低い映像をデコードする低解像度映像デコーダ２２にデコードさせる。 - 特許庁

A DVD recorder 10 is provided with a DV decoder 16 converting a video signal reproduced from a DV tape to a video signal of ITU-R BT.601, a MPEG encoder 17 encoding the video signal of ITU-R BT.601 to a MPEG-2 data stream, and a drive unit 23 recording the MPED-2 data stream in a DVD disk 1.例文帳に追加

本発明のＤＶＤレコーダ１０は、ＤＶテープから再生されたビデオ信号をＩＴＵ−Ｒ ＢＴ．６０１のビデオ信号に変換するＤＶデコーダ１６と、ＩＴＵ−Ｒ ＢＴ．６０１のビデオ信号をＭＰＥＧ−２データストリームに符号化するＭＰＥＧエンコーダ１７と、ＭＰＥＧ−２データストリームをＤＶＤディスク１に記録するドライブ装置２３とを備えている。 - 特許庁

A transfer coefficient matrix primary estimator 150 outputs a primary estimated transfer coefficient matrix from a known signal included in M pieces of received ODFM signals, and a space division multiplexing decoder 160 uses the primary estimated transfer coefficient matrix to output a decoded result of the known signal included in each signal sequence and a decoded result of a desired data signal.例文帳に追加

伝達係数行列一次推定装置１５０は、受信したＭ個のＯＦＤＭ信号に含まれる既知信号から一次推定伝達係数行列を出力し、空間分割多重復号装置１６０は、この一次推定伝達係数行列を用いて、各信号系列に含まれる既知信号の復号結果と、所望データ信号の復号結果を出力する。 - 特許庁

When emergency broadcast is received, an emergency broadcast information processor 5 which detects its reception switches a selector 9, inputs emergency broadcast program data information outputted from a TS/PS converter 6 to an MPEG decoder, in place of reproduction signals from a hard disc device 2 which simultaneously receives and reproduces a broadcast program, and enables to watch the emergency broadcast in real time.例文帳に追加

緊急放送受信時に、これを検出する緊急放送情報処理部５によって、セレクタ９を切替えて、放送番組の受信と再生を同時に行っているハードディスク装置２からの再生信号に代えて、ＴＳ／ＰＳ変換器６から出力される緊急放送番組データ情報をＭＰＥＧデコーダに入力させて、リアルタイムで緊急放送を視聴できるようにする。 - 特許庁

In this case, an operation control section 105 activates/deactivates the RGB matrix arithmetic section 103 and the contrast/brightness adjustment section 104 depending on the substantial frame rate of the moving picture decoder 101 and allows a video RAM 107 of the liquid crystal display module section 110 to store the video signal from the contrast/brightness adjustment section 104 only when the contrast/brightness adjustment section 104 is activated for its control.例文帳に追加

この際に、動作制御部１０５で、動画像復号器１０１の実質フレームレートに応じてＲＧＢマトリックス演算部１０３及びコントラスト／ブライト調整部１０４をＯＮ／ＯＦＦ動作させ、また、ＯＮ動作時にのみ、液晶表示モジュール部１１０のビデオＲＡＭ１０７にコントラスト／ブライト調整部１０４からの映像信号を記憶する制御を行う。 - 特許庁

When the receiving part 13 of a radio part receives and demodulates a transmission signal from a radio base station and decoded data decoded by the decoder 23 of a controlling part 2 is inputted to a control processing circuit part 21, the part 21 detects whether a portable telephone set is in a voice communication state or the other states and stores the current state in a voice communication state flag memory 22.例文帳に追加

無線基地局からの送信信号を無線部の受信部１３で受信して復調し、制御部２の復号器２３で復号した復号データを制御処理回路部２１に入力すると、制御処理回路部２１が携帯電話機の状態が音声通話状態か、それ以外の状態かを検出し、現在の状態を音声通話状態フラグメモリ２２に記憶する。 - 特許庁