「OPERAND」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

By-pass multiplexers 44, 46, 54, and 56 selects an operand to be outputted to an ALU 42 or a branch unit 52 based on select signals SelRs0, SelRt0, SelRs1, and SelRt1.例文帳に追加

バイパスマルチプレクサ４４、４６、５４、５６は、このセレクト信号ＳｅｌＲｓ０、ＳｅｌＲｔ０、ＳｅｌＲｓ１、ＳｅｌＲｔ１に基づいて、ＡＬＵ４２又はブランチユニット５２に出力するオペランドを選択する。 - 特許庁

A method call instruction conversion part 105 replaces the character string showing an interface name and the character string showing a method name as the operand of an invoke interface instruction with the interface number and interface method number respectively.例文帳に追加

メソッド呼び出し命令変換部105では、ｉｎｖｏｋｅｉｎｔｅｒｆａｃｅ命令のオペランドとなる、インタフェース名を示す文字列およびメソッド名を示す文字列が、それぞれ、インタフェース番号およびインタフェースメソッド番号に置換される。 - 特許庁

The MAPRAM is configured by two-ports, and for one port, the instruction read by the register (IR0) is used as a mapping address, and for the other port, the operand of the register (IR1) is used as a mapping address.例文帳に追加

ＭＡＰＲＡＭを２ポート構成とし、一方のポートはレジスタ（ＩＲ０）にリードされたインストラクションをマッピングアドレスとし、他方のポートをレジスタ（ＩＲ１）のオペランドをマッピングアドレスとして切り替えることも含む。 - 特許庁

A CPU 501 reads one command from the sequence program 515, refers to a command information table 5124, and calculates the address of a data area occupied by each operand of the command (step S810 to S820).例文帳に追加

ＣＰＵ５０１は、シーケンスプログラム５１５から１命令を読み出し、命令情報テーブル５１２４を参照して、その命令の各オペランドの占有データ領域のアドレスを算出する（ステップＳ８１０→Ｓ８２０）。 - 特許庁

The accumulator is connected to the multiplier, selector and general register bank, performs an accumulation operation about the 2N-bit results and the 2N-bit additional operand and outputs 2N-bit accumulation results.例文帳に追加

アキュムレータは、乗算器、セレクタおよび一般レジスタ・バンクに接続され、２Ｎビットの結果および２Ｎビットの追加オペランドに関するアキュムレート演算を実行して、２Ｎビットのアキュムレート結果を出力する。 - 特許庁

An arithmetic unit 1 includes an instruction control section 100, a first operant control section 200, a second operand control section 300, an arithmetic section 400, an NOP detection section 500, and an error detection section 600.例文帳に追加

演算装置１は、命令制御部１００と、第１オペランド制御部２００と、第２オペランド制御部３００と、演算部４００と、ＮＯＰ検出部５００と、エラー検出部６００と、を備える。 - 特許庁

In one embodiment, present invention includes a method comprising: receiving a rounding instruction and an immediate value in a processor; determining whether a rounding mode override indicator of the immediate value is active; and executing, if the immediate value is active, a rounding operation on a source operand in a floating point unit of the processor in response to the rounding instruction and according to a rounding mode described in an immediate operand.例文帳に追加

ある実施形態では、本発明は、プロセッサにおいて丸め命令および直接値を受領し、前記直接値の丸めモード・オーバーライド指標がアクティブであるかどうかを判定し、もしアクティブであれば、前記丸め命令に応答して、前記直接オペランドに記述されている丸めモードに従って前記プロセッサの浮動小数点ユニットにおいてソース・オペランドに対して丸め処理を実行することを含む方法を含む。 - 特許庁

Execution of an instruction may complete without moving the first range of the result relative to the bits of identical value in the corresponding positions of the source operand, regardless of the location of the first range of bits in the result (103).例文帳に追加

命令の実行は、結果における第１範囲のビットの位置に関わらず、ソースオペランドの対応する位置にある同じ値のビットに対して結果における第１範囲を移動させることなく、完了してよい（１０３）。 - 特許庁

A memory transfer routine detection circuit 12 inspects the instruction code and operand code of an instruction sequence stored in an instruction buffer 11, then, detects the combination of instructions expressing data transfer processing in a data cache 29.例文帳に追加

メモリ転送ルーチン検出回路１２は、命令バッファ１１に格納された命令列の命令コード及びオペランドコードを検査することにより、データキャッシュ２９内でのデータ転送処理を表す命令の組合せを検出する。 - 特許庁

When the password is matched with password information contained in information which is read, the back door 24 is opened and unlocks a unit and a safe based on right information which is read from the operand card.例文帳に追加

そして、暗証番号が、読み出した情報に含まれる暗証番号情報に一致した場合には、後扉２４を開放するとともにオペカードから読出した権限情報に基づいてユニットや金庫のロックを解除する。 - 特許庁

To provide a program development support device capable of raising search nature of a variable to be used as an operand of an instruction word to raise development efficiency of a control program in creation, editing of a program for a programmable controller.例文帳に追加

プログラマブルコントローラ用のプログラム作成・編集の際に、命令語のオペランドとして使用する変数の検索性を高め制御プログラムの開発効率を高めることができるプログラム開発支援装置を提供すること - 特許庁

Python fully supports mixed arithmetic: when a binary arithmetic operator has operands of different numeric types, the operand with the``narrower'' type is widened to that of the other, where plain integer is narrower than long integer is narrower than floating point is narrower than complex.Comparisons between numbers of mixed type use the same rule.例文帳に追加

Python は型混合の演算を完全にサポートします: ある 2 項演算子が互いに異なる数値型の被演算子を持つ場合、より ``制限された'' 型の被演算子は他方の型に合わせて広げられます。 - Python

For instruction codes with n or less valid bits of the converted m-bit instruction codes, an invalid bit is disposed in a low-order bit position, and an operand for designating the register is disposed in a fixed high-order bit position.例文帳に追加

また、変換したｍビットの命令コードの内で有効ビット数がｎビット以下の命令コードに対しては、下位のビット位置に無効ビットを配置すると共にレジスタを指定するオペランドを上位の一定のビット位置に配置する。 - 特許庁

By adding a new branching instruction (BJMP) and processing instructions to the one before a branching destination specified by the branching instruction (BJMP) as the operand of the branching instruction (BJMP), the number of the instructions to be processed is varied.例文帳に追加

新たな分岐命令（ＢＪＭＰ）を追加し、この分岐命令（ＢＪＭＰ）によって指定される分岐先の手前の命令までを当該分岐命令（ＢＪＭＰ）のオペランドとして処理することで処理する命令数を可変とする。 - 特許庁

To provide a vector operation unit capable of enhancing an operation efficiency even when a plurality of operating objects designated by the operand of an instruction are stored in a plurality of logical vector data registers (VR) on a vector data register (VDR).例文帳に追加

命令のオペランドによって指定された複数の操作対象が、ベクトルデータレジスタ(VDR)上の複数の論理ベクトルデータレジスタ(VR)に格納されている場合でも、演算効率を高いものにすることができるベクトル演算装置を提供する。 - 特許庁

In a quaternion product instruction reading two four-dimensional vectors and setting them as an operand, a data operation circuit 170 applies sign inversion and rearrangement of each element to one four-dimensional vector read from a register file 140.例文帳に追加

２つの四次元ベクトルを読出しオペランドとするクォータニオン積命令において、レジスタファイル１４０から読み出された一方の四次元ベクトルに対してデータ操作回路１７０は各要素の並び替えおよび符号反転を施す。 - 特許庁

A data operation command is used to change a position of a 16-bit segment of a 32-bit operand to a position where partial products can be computed by a multimedia parallel multiplication command, and the partial products are added to form a result.例文帳に追加

３２ビット・オペランドの１６ビット・セグメントの位置を、マルチメディア並列乗算命令が部分積を計算できるようにする位置に変更するためにデータ操作命令を使用し、次に、部分積を加算して結果を形成する。 - 特許庁

The CPU 11 acquires information required for the execution of the peripheral function instruction from a general-purpose register 30 designated by an operand, and stores information related to an execution result of the instruction in the general-purpose register 30.例文帳に追加

そして、ＣＰＵ１１は、オペランドで指定されている汎用レジスタ３０より周辺機能命令の実行に要する情報を取得する共に、当該命令の実行結果に関する情報を汎用レジスタ３０に格納する。 - 特許庁

A compiler, if a stack area must be released (step S1, "present") when returning from interrupt processing, generates (step S3) an object code file so that an open size therefor is designated in an operand of a return instruction (rtm3).例文帳に追加

コンパイラは、割り込み処理から復帰する際にスタック領域を開放する必要がある場合（ステップＳ１，「有り」）、その開放サイズを復帰命令［ｒｔｍ３］のオペランドにて指定するようにオブジェクトコードファイルを生成する（ステップＳ３）。 - 特許庁

An operand generating means 32 of the instruction sequence generating means 3 generates the operands of the instruction codes of the test instruction sequence generated by the instruction code generating means 31 according to test instruction constitution information 61 and test execution information 62.例文帳に追加

命令列生成手段３のオペランド生成手段３２は、試験命令列構成情報６１と試験実行情報６２とに基づいて、命令コード生成手段３１により生成した試験命令列の命令コードのオペランドを生成する。 - 特許庁

The Internet facsimile machine (I-FAX-1) processes image data received together with electronic mail on the basis of a command 15a and an operand 15b which are written in a mail account designated area of a mail address of the electronic mail.例文帳に追加

受信した電子メールにおいて送信宛先として指定されたメ−ル・アドレスのメール・アカウント指定範囲に記述されたコマンド１５ａとオペランド１５ｂに基づいて前記電子メ−ルと共に受信した画デ−夕の処理を行うＩ−ＦＡＸ１。 - 特許庁

To effectively utilize a non 0 value bit by allowing a conventionally inhibited instruction including an operand address provided with the non 0 value bit in the prescribed number of least significant bits without generating exceptional interruption to a word cross access request.例文帳に追加

ワードクロスアクセス要求に対して例外割り込みを発生するのではなく、従来は禁止されていた所定数の最下位ビットの中に非０値ビットを有するオペランドアドレスを含んだ命令を許容し、当該非０値ビットを有効利用する。 - 特許庁

The instruction word length of the branching instruction including the instruction processed as the operand is outputted to a program counter 8, the address of the program counter 8 is updated and a queue buffer 2 is not flashed at the branching instruction (BJMP).例文帳に追加

前記オペランドとして処理した命令を含む当該分岐命令の命令語長をプログラムカウンタ８に出力してプログラムカウンタ８のアドレスを更新させるとともに、この分岐命令（ＢＪＭＰ）のときはキューバッファ２のフラッシュを行わない。 - 特許庁

One or more hardware implemented policy engines associated with the one or more hardware functional units of the processor are utilized, to control access by instruction to the data, based on the instruction access policy label and the operand access policy label.例文帳に追加

プロセッサの１つ又は複数のハードウェア機能ユニットに関連付けられた１つ又は複数のハードウェア実装ポリシー・エンジンが、命令アクセス・ポリシー・ラベル及びオペランド・アクセス・ポリシー・ラベルに基づいてデータへの命令によるアクセスを制御するのに用いられる。 - 特許庁

The operator can efficiently perform programming, adopting a series of addresses away with a predetermined addresses as an operand only by visually determining if the address candidate is appropriate or not via the displayed candidate while performing a determination operation in respect to the address candidate as needed.例文帳に追加

オペレータはその表示を介してアドレス次候補の適否を目視確認しつつ、それに対する確定操作を必要に応じて行うだけで、所定アドレス離れた一連のアドレスをオペランドとして採用して、プログラミングを効率よく行うことができる。 - 特許庁

An operator computes a transformed numerical value obtained by transforming the ID number using a two-term computation method, i.e., a predetermined bijection using an operand created from the personal information, and the transformed numerical value is inputted from an input part 8.例文帳に追加

操作者は、個人情報から生成したオペランドを用いる所定の全単射である二項演算方式によって暗証番号を変換した変換後の数値を演算して求め、その変換後の数値を入力部８から入力する。 - 特許庁

Then, when the object code and the reverse conversion information are read from the PLC and reversely converted to the ladder program, a target specified to be commented out is restored from the operand of the NOP instruction and a certain commentted-out content in the reverse conversion information.例文帳に追加

そして、ＰＬＣから、オブジェクトコードと、逆変換情報と読み出して、ラダープログラムに逆変換する際には、ＮＯＰ命令のオペランドと、逆変換情報の中のあるコメントアウトした内容から、コメントアウトが指定された対象を復元する。 - 特許庁

The debug circuit includes: trace acquisition circuits (110 and 210) for capturing the instruction execution analysis information and information acquired through the operand busses via their respectively dedicated logical circuits (112, 114, 212, and 214); and trace output circuits (111 and 211).例文帳に追加

上記デバッグ回路は、上記命令実行解析情報と上記オペランドバスから得られる情報とをそれぞれ専用の論理回路（１１２，１１４，２１２，２１４）を介して取り込むトレース取得回路（１１０，２１０）と、トレース出力回路（１１１，２１１）とを含む。 - 特許庁

To provide a method for eliminating the stall of a pipe line by controlling a thread in a step earlier than a conventional manner by operating operand cache mistake/hit prediction prior to the decision of the read destination memory address of the read instruction of a pipe line in a multi-thread processor.例文帳に追加

マルチスレッドプロセッサにおけるパイプラインのリード命令の読み込み先メモリアドレスの決定前にオペランドキャッシュミス／ヒット予想を行う事で従来よりも早い段階でスレッドの制御を行い、パイプラインのストールを解消する為の方法を提供する。 - 特許庁

When an inquired channel number is not used, a number of a non-used oPCR (output Plug Control Register) is stored in an operand 4 and a write packet including a response format (cf., Fig.4(a)) storing a register value of that oPCR in operands 5-8 is transmitted to sync equipment.例文帳に追加

問い合わせを受けたチャネル番号が未使用の場合に、未使用のｏＰＣＲの番号がオペランド４に格納され、そのｏＰＣＲのレジスタ値がオペランド５〜８に格納されたレスポンスフォーマット（図４（ａ）参照）を含むライトパケットをシンク機器に送信する。 - 特許庁

To surely identify a control command without omission even when transmission of the control command is interrupted and followed by a new control command and to further prevent lowering of processing speed due to restriction of communication speed even in the case of the control command with long operand.例文帳に追加

制御コマンドの送信が途中で中断され，新たな制御コマンドが後続する場合であっても漏れなく確実に制御コマンドを識別でき，さらに，オペランドが長い制御コマンドであっても通信速度の制約による処理速度の低下を防止できること。 - 特許庁

This data processor 100 is connected to an external device via a system bus, and has an MPU core part 101 for operating according to an internal clock formed according to an external clock, an operand access part 102, a command fetch part 104, and an external bus interface part 106.例文帳に追加

データ処理装置１００はシステムバスを介して外部装置に接続され、外部クロックに応じて生成された内部クロックに応じて動作するＭＰＵコア部１０１、オペランドアクセス部１０２、命令フェッチ部１０４、及び外部バスインターフェース部１０６を備えている。 - 特許庁

When a memory reference event occurs in response to an operand reference instruction, the CPU core also accesses the second storage part via the exclusive bus, and acquires a memory reference destination address corresponding to the event of memory reference, and a reference destination data sequence or the like.例文帳に追加

さらにＣＰＵコアは、オペランド参照命令によるメモリ参照イベントが発生した場合、上記専有バスを介して上記第２記憶部にアクセスし、メモリ参照のイベントに対応したメモリ参照先アドレスと当該参照先データ列等を取得する。 - 特許庁

Many pieces of data can be supplied to a data arrangement operation pipe 211 and a data arrangement operation can be fast carried out by dividing a register file into four banks so as to designate a plurality of registers with one operand to simultaneously access four registers.例文帳に追加

レジスタファイルを４個のバンクに分けて、１個のオペランドで複数個のレジスタを指定できるようにして、４個のレジスタを同時にアクセスできるようにすることによって、データ整列演算パイプ２１１に多数のデータを供給でき、高速にデータ整列演算を行うことができる。 - 特許庁

Field reference is resolved by using information for reference to link an instruction 10 to request the field reference prior to execution of the program, a field table index to indicate a reference resolving result is stored in code information of an entry number 6 written in an operand of the instruction 10.例文帳に追加

プログラムの実行に先立ち、フィールド参照を要求するインストラクション１０にリンクする参照用情報を用いてそのフィールド参照を解決しておき、その参照解決結果を示すフィールドテーブルインデックスを、インストラクション１０のオペランドに書き込まれたエントリ番号６のコード情報内に保存する。 - 特許庁

To resolve random components and degree components with sufficient resolution in small circuit scale and by small operand with respect to a simulation system of car interior sound which simulates car interior sound and a degree component removing filter which is suitable for the simulation system of car interior sound.例文帳に追加

本発明は、自動車室内の音をシミュレートする車室内音シミュレート装置およびその車室内音シミュレート装置に好適な次数成分除去フィルタに関し、小さい回路規模かつ少ない演算数で、ランダム成分と次数成分を十分な分解能で分解する。 - 特許庁

After that, the numerical data of an operand of the extended ext command is determined to optimize the ext command omitting the redundant command, and if the address of the label is changed by the optimization of the ext command, the ext command is optimized again.例文帳に追加

次いで、展開したｅｘｔ命令について、オペランドの数値データを判断して冗長な命令を省略するｅｘｔ命令の最適化を行い、このｅｘｔ命令の最適化によってラベルのアドレスが変更された場合、再度、ｅｘｔ命令の最適化を行う。 - 特許庁

The processor architecture uses a split-instruction transaction so as to supply an extension unit with an operand and an instruction and to retrieve results from the extension unit and supports an electrical interface for coupling a processor core to one or more than one coprocessor extension units executing a computational instruction.例文帳に追加

プロセッサアーキテクチャは、拡張ユニットへオペランド及び命令を供給し且つ拡張ユニットから結果を検索するために分割命令トランズアクションを使用して、プロセッサコアを計算命令を実行する１つ又はそれ以上のコプロセッサ拡張ユニットへ結合させる電気的インターフェースをサポートする。 - 特許庁

The variable table becomes a table with which variable data of the variable name, an internal memory address, and an I/O command is associated, when a keyword (character string) is specified using the operand input part, the variable table is accessed, the variable data including the specified character string is extracted, and only an applicable variable is displayed.例文帳に追加

変数テーブルは変数名、内部メモリアドレス、Ｉ／Ｏコメントの変数データを関連づけたテーブルとなり、オペランド入力部を用いてキーワード（文字列）が指定されると、変数テーブルをアクセスし、指定された文字列を含む変数データを抽出し、該当する変数だけを表示する。 - 特許庁

The instruction analyzing means 1 executes instruction analysis for decomposing the read instruction code into an operation code indicating the kind of the instruction and an operand indicating the register to be operated or memory address of the instruction, and checks whether or not data having the same address as the instruction address are stored in a pseudo data cache storing means 4.例文帳に追加

命令解析手段１は、読み込んだ命令コードを、命令の種類を示すオペコード, 命令の操作対象レジスタやメモリアドレスを示すオペランドに分解する命令解析を実行し、擬似データキャッシュ格納手段４に命令アドレスと同じアドレスを持つデータが格納されていないかチェックする。 - 特許庁

For each control element, data from a first operand data element designated by the control element is shuffled to an associated resultant data element position if its flush-to-zero field is not set and a zero is placed into the associated resultant data element position if its flush-to-zero field is not set.例文帳に追加

各制御要素に対して、当該制御要素により指定された第１オペランドデータ要素からのデータは、それのゼロクリアフィールドが設定されていない場合に関連付けされた結果のデータ要素位置にシャッフルされ、それのゼロクリアフィールドが設定されていない場合、関連付けされた結果のデータ要素位置にゼロが配置される。 - 特許庁

For each control element, data from a first operand data element designated by the individual control element are shuffled to an associated resultant data element position if its flush to zero field is not set and a zero is placed into the associated resultant data element position if its flush to zero field is not set.例文帳に追加

各制御要素に対して、当該制御要素により指定された第１オペランドデータ要素からのデータは、それのゼロクリアフィールドが設定されていない場合に関連付けされた結果のデータ要素位置にシャッフルされ、それのゼロクリアフィールドが設定されていない場合、関連付けされた結果のデータ要素位置にゼロが配置される。 - 特許庁

Concerning all the intermediate codes read in the storage device 103, it is interpreted by a data reference solving part 104 whether the operand of an instruction in the read intermediate code is an instruction accompanied with data reference or not and in the case it is the instruction accompanied with the data reference, the data reference is solved.例文帳に追加

記憶装置１０３に読み込まれた中間コードは、データ参照解決部１０４によって読み込んだ中間コードの命令のオペランドがデータ参照を伴う命令であるか否かを全ての中間コードについて解釈し、データ参照を伴う命令である場合、データ参照の解決を行う。 - 特許庁

Inside the instruction code of a fixed length instruction form, at least an operation code field specifying operation contents to the nibble field which is a bit field smaller than the unit size of allocating an address to the address space, an offset field specifying an offset to the nibble field and an immediate data field specifying a source operand are provided.例文帳に追加

固定長命令形式の命令コード内に、少なくとも、アドレス空間へアドレスを割当てる単位サイズよりも小さいビットフィールドであるニブルフィールドに対する操作内容を指定するオペコードフィールド及びこのニブルフィールドに対するオフセットを指定するオフセットフィールド、ソースオペランドを指定するイミディエイトデータフィールドを設ける。 - 特許庁

c) Microprocessors, microcomputers or microcontrollers that fall under any of the following (excluding those designed for use in other goods; however microcomputers or microcontrollers using silicon as their principal material designed for use in other goods or devices with an operand length of 8 bits or less are included 例文帳に追加

ハ　マイクロプロセッサ、マイクロコンピュータ又はマイクロコントローラであって、次のいずれかに該当するもの（他の貨物に使用するように設計したものを除く。ただし、シリコンを主材料としたマイクロコンピュータ又はマイクロコントローラであって、オペランドの長さが八ビット以下のものにあっては、他の貨物に使用するように設計したものを含む。） - 日本法令外国語訳データベースシステム