「P-buffer」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A p^- diffusion layer 11 and a p^+ diffusion layer 12 contacting it are formed right below the high-potential wiring 9 in contact with an n drain buffer layer 10 to lower electric field intensity of an insulating film 44a that the high-potential wiring 9 crosses.例文帳に追加

高電位配線９の直下にｎドレインバッファ層１０と接してｐ^-拡散層１１とこれに接するｐ^+拡散層１２を形成することで、高電位配線９が横切る絶縁膜４４ａの電界強度を低下できる。 - 特許庁

If a packet P (packet to be transmitted to the Internet 6) is stored in an input buffer 12-1 through an input-output port 11-1, the first processing means 31 applies a portion of processing in the relay processing to the packet P.例文帳に追加

入出力ポート１１−１を介してパケットＰ（インターネット６へ送出されるパケット）が入力バッファ１２−１に蓄積されると、第１の処理手段３１が、パケットＰに対して中継処理の内の一部の処理を行う。 - 特許庁

A p-type layer 12 and an n-type layer 11 that become a barrier layer are provided, the leakage of a hole in negative biasing accompanying a p-type layer buffer required for increasing a breakdown voltage is suppressed, and a hole in positive biasing can be efficiently discharged.例文帳に追加

バリア層となるｐ型層１２及びｎ型層１１を設け、高耐圧化へ必要なｐ型層バッファに付随する負バイアス時のホールのリークを抑制し、また正バイアス時のホールの排出を効率的に行うことができる。 - 特許庁

A GaN buffer layer 2, an undoped GaN layer 3, an n-type GaN drain layer 4, and a p-type GaN channel layer 5 are laminated on a sapphire substrate 1, and an n-type GaN source layer 6 is formed on the p-type GaN channel layer 5.例文帳に追加

サファイア基板１上にＧａＮバッファ層２、アンドープＧａＮ層３、ｎ型ＧａＮドレイン層４、ｐ型ＧａＮチャネル層５が積層されており、ｐ型ＧａＮチャネル層５の上には、ｎ型ＧａＮソース層６が形成されている。 - 特許庁

The semiconductor laser element 100 is constituted by successively laminating an n-buffer layer 2, n-clad layer 3, active layer 4, p-clad layer 5, and p-contact layer 6 on one surface of an n-GaN substrate 1 having a thickness of 120-200 μm.例文帳に追加

半導体レーザ素子１００は、厚さ１２０〜２００μｍのｎ−ＧａＮ基板１の一方の面上に、ｎ−バッファ層２、ｎ−クラッド層３、活性層４、ｐ−クラッド層５およびｐ−コンタクト層６が順に積層されてなる。 - 特許庁

N-type buffer regions 48, which are formed under the lower parts of the regions 36 and 46 in contact with the regions 36 and 46, contain As and phosphous P as N-type impurities, and have a P concentration lower than an As concentration and the As concentration, are formed.例文帳に追加

エクステンション領域３６及びソース／ドレイン領域４６に接してその下方に、ｎ型不純物としてＡｓ及びリン（Ｐ）を含み、かつＰ濃度がＡｓ濃度より低いｎ−バッファ領域４８が形成されている。 - 特許庁

A reception value memory 601 of a connection memory 514 stores the reception values continuously read by the input buffer 513 and reads every P stored reception values.例文帳に追加

連結メモリ５１４の受信値メモリ６０１は、入力バッファ５１３により連続的に読み出される受信値を記憶し、記憶している受信値をＰ個ごとに読み出す。 - 特許庁

When the difference is larger than 0, the measured electric power value P is stored into a buffer for determining the electric power value, as an electric power value Pi playing a roll in the quenching (Step 212).例文帳に追加

差が値０より大きいときには、測定した電力値Ｐが焼き入れに関与する電力値Ｐｉであるとして電力値判定用バッファに格納する（ステップＳ２１２）。 - 特許庁

To provide an n type buffer layer for hetero junction satisfactory in joint property and stable in characteristics on a light absorbing layer configured of a p type compound semiconductor.例文帳に追加

ｐ型化合物半導体からなる光吸収層の上に、接合性の良い特性の安定したヘテロ接合のためのｎ型のバッファ層を設けるようにする。 - 特許庁

On a sapphire substrate 10, a low-temperature GaN buffer layer 11 and a p-type Al_xGa_(1-x)N (0≤x≤1) layer 12 as the III nitride semiconductor are stacked in this order.例文帳に追加

サファイア基板１０上には、低温ＧａＮバッファー層１１、III族窒化物半導体としてのｐ型Ａｌ_xＧａ_(1-x)Ｎ（０≦ｘ≦１）層１２が順次に積層されている。 - 特許庁

First and second n-buffer layers 2a and 2b are formed on both sides of an n- drift layer 1, over which first and second p+ base layers 3a and 3b are formed.例文帳に追加

ｎ^- ドリフト層１の両側に、第１、第２ｎバッファ層２ａ、２ｂが形成され、これらのｎバッファ層２ａ、２ｂ上に第１、第２ｐ^+ ベース層３ａ、３ｂが形成される。 - 特許庁

The I and P picture use a reference image obtained by locally decoding an output signal of a quantizer 4 whose step width is controlled corresponding to a degree of occupancy of a buffer 25.例文帳に追加

ＩピクチャとＰピクチャは、バッファ２５の充足度に応じてステップ幅が制御される量子化器４の出力信号を局部復号して参照画像として用いる。 - 特許庁

Thereafter, a buffer layer 105 consisting of a p-type GaN (crystal) to which zinc is doped (2×10^18 cm^-3) is formed on the AlN layer 104.例文帳に追加

この後、ＡｌＮ層１０４の上に、亜鉛がドープ（２×１０^18ｃｍ^-3）されたｐ形のＧａＮ（結晶）からなるバッファ層１０５が形成された状態とする。 - 特許庁

The electric circuit is provided with a discharge pressure detecting circuit 41, a signal processing circuit 62 equipped with a buffer circuit 42 and an amplifier circuit 47, a peak hold(P/H) circuit 64 and a CPU 61.例文帳に追加

電気回路において、吐出圧検出回路４１、バッファ回路４２と増幅回路４７を含む信号処理回路６２、ピークホールド回路６４、ＣＰＵ６１を設ける。 - 特許庁

In the cathode film 3, a part in contact with the n^--single crystal silicon substrate 1 becomes an n^+ buffer region 7 having high density, and a p base region 6 is formed adjacently to this region.例文帳に追加

また、カソード膜３において、ｎ^-単結晶シリコン基板１と接触する部分が高濃度のｎ^+バッファ領域７となり、その隣にｐベース領域６を形成する。 - 特許庁

The group III nitride compound semiconductor light-emitting diode includes a substrate, a buffer layer, an N-type semiconductor material layer, an active layer, and a P-type semiconductor material layer.例文帳に追加

ＩＩＩ族窒素化合物半導体発光ダイオードは、基板と、バッファ層と、Ｎ型半導体材料層と、活性層と、Ｐ型半導体材料層とを備えている。 - 特許庁

When the printing sheet P collides with the buffer plate 78, its impact force is transmitted from the protective sheet 86 to the sponge sheet 84, and shock- absorbed by the sponge sheet 84.例文帳に追加

緩衝板７８に印刷用紙Ｐが衝突すると、その衝撃力は保護シート８６からスポンジシート８４に伝達され、スポンジシート８４によって緩衝される。 - 特許庁

On a second main surface, an n^+ type buffer layer 3 is diffused and formed from the surface, and a p^+ type emitter layer 4 is diffused and formed more shallowly than the layer 3.例文帳に追加

第２の主面には、表面からｎ＋型バッファ層３が拡散形成され、その後ｎ＋型バッファ層３より浅くｐ＋型エミッタ層４が拡散形成されている。 - 特許庁

Consequently, holes injected into the buffer layer 16 are more than electrons injected into the P type AlGaN layer 18 and the thickness of the buffer layer 16 is specified, so that the holes are injected into the N type light emission layer 14.例文帳に追加

このため、Ｐ型ＡｌＧａＮ層１８に注入される電子よりもバッファ層１６に注入されるホールの方が多くなり、バッファ層１６の厚さを所定の厚さとしておくことによりそのホールはＮ型発光層１４に注入される。 - 特許庁

The client stores an I picture of the MPEG data into a received data buffer when the client receives the I picture; the client stores the B pictures and P pictures which follow the I picture if the pictures thereof are received; and the pictures stored in the buffer are reproduced.例文帳に追加

クライアントは、ＭＰＥＧデータのＩピクチャを受信したときに該Ｉピクチャを受信データバッファに格納し、かつ該Ｉピクチャに続くＢピクチャおよびＰピクチャが受信される場合にそれらを受信データバッファに格納し、これらピクチャを再生する。 - 特許庁

The distribution container is constructed by accommodating the small-sized information device P by being sandwiched between buffers B, C laminated upwardly and downwardly in an external packing box A, when a lid body 2 of the external packing box is closed, and the small-sized information device is held by being sandwiched between the upper buffer and lower buffer.例文帳に追加

配送容器は、外装箱Ａ内で上下に積層する緩衝体Ｂ・Ｃ間に小型情報機器Ｐを挟んで収納し、外装箱の蓋体２を閉めたとき、小型情報機器を上下緩衝体間で挟圧保持する。 - 特許庁

There are sequentially formed a buffer layer of BP material, a cubic-system p-type single crystal layer of BP material, a p-type group III nitride semiconductor crystal layer of hexagonal system, and an n-type group III nitride semiconductor crystal layer on a substrate comprising Si single crystal of p-type conductivity.例文帳に追加

ｐ形導電性のＳｉ単結晶からなる基板上に、ＢＰ系材料からなる緩衝層と、ＢＰ系材料からなる立方晶のｐ形単結晶層と、立方晶のｐ形ＩＩＩ族窒化物半導体結晶層と、六方晶のｎ形ＩＩＩ族窒化物半導体結晶層とを順次形成する。 - 特許庁

To form a functional semiconductor layer which performs a stable functionality by controlling so as to suppress the diffusion amount of a p-type dopant to the functional semiconductor layer having predetermined functionalities, such as an activity layer, through a first dopant layer as a buffer layer from a p-type semiconductor layer doped with the p-type dopant.例文帳に追加

ｐ型ドーパントをドープしたｐ型半導体層から、バッファ層としての第１ドーパント層を介して活性層などの所定の機能を有する機能半導体層へのｐ型ドーパントの拡散量が抑制できるように制御し、安定した機能を実現する機能半導体層を形成すること。 - 特許庁

The gallium nitride light emitting element comprises an n-type GaN buffer layer 12, an n-type GaN layer 14, an InGaN light emitting layer 16, a p-type GaN layer 18, an n-type electrode 20, and a p-type electrode 22 sequentially formed on a sapphire substrate 10.例文帳に追加

窒化ガリウム系発光素子は、サファイア基板１０上にｎ型ＧａＮバッファ層１２、ｎ型ＧａＮ層１４、ＩｎＧａＮ発光層１６、ｐ型ＧａＮ層１８、ｎ型電極２０、ｐ型電極２２を順次形成することで構成される。 - 特許庁

According to one embodiment, an insulated gate type bipolar transistor of reverse conducting type comprises: a second base layer of type N; a buffer layer of type N; a first collector layer of type N; a second collector layer of type P; a third collector layer of type P; and a collector electrode.例文帳に追加

一つの実施形態によれば、逆通電型の絶縁ゲート型バイポーラトランジスタは、Ｎ型の第二のベース層と、Ｎ型のバッファ層、Ｎ型の第一のコレクタ層、Ｐ型の第二のコレクタ層、Ｐ型の第三のコレクタ層、及びコレクタ電極が設けられる。 - 特許庁

The input circuit 101 consists of a Schmitt buffer 111, a pull- down resistor 113, an N-channel transistor(TR) 115, a P-channel TR 121, an N-channel TR 122, a P-channel TR 131, an N-channel TR 132, an exclusive OR gate 141, and a bus driver 151.例文帳に追加

入力回路１０１は，シュミットバッファ１１１，プルダウン抵抗１１３，Ｎトランジスタ１１５，Ｐトランジスタ１２１，Ｎトランジスタ１２２，Ｐトランジスタ１３１，Ｎトランジスタ１３２，排他的論理和ゲート１４１，およびバスドライバ１５１から構成されている。 - 特許庁

The light emitting diode 1 is provided with a substrate 3 formed of a nitride for transmitting light, an n-type buffer layer 5 sequentially laminated on the principal surface 3a of the substrate 3, an n-type clad layer 7, an active layer 9, a p-type clad layer 11, and a p-type contact layer 13.例文帳に追加

発光ダイオード１は、光を透過する窒化物からなる基板３と、基板３の主面３ａ上に順に積層されたｎ型バッファ層５、ｎ型クラッド層７、活性層９、ｐ型クラッド層１１、及びｐ型コンタクト層１３とを備える。 - 特許庁

When receiving a next B7 picture and a P11 picture being a next P picture not describing the quantization matrix, the bit stream converter 1 reads the quantization matrix Q2 overwritten in the Q matrix buffer 14 and describes the quantization matrix Q2 to picture headers of the B7 picture and the P11 picture.例文帳に追加

量子化マトリクスが記載されていない次のＢ７ピクチャ、および、次のPピクチャであるP11ピクチャが供給された場合、Qマトリクスバッファ１４に上書き保存されている量子化マトリクスQ2が読み出されて、B7ピクチャおよびP11ピクチャのピクチャヘッダに記載される。 - 特許庁

On a sapphire substrate 1, an undoped GaN buffer layer 2, n-type GaN layer 3, and p-type GaN layer 4 are formed in order, part of the region from the p-type GaN layer 4 to n-type GaN layer 3 is removed, and the n-type GaN layer 3 is exposed.例文帳に追加

サファイア基板１上にアンドープのＧａＮバッファ層２、ｎ型ＧａＮ層３およびｐ型ＧａＮ層４を順に形成し、ｐ型ＧａＮ層４からｎ型ＧａＮ層３までの一部領域を除去し、ｎ型ＧａＮ層３を露出させる。 - 特許庁

The buffer films 14 and 24 of an N-channel MOS transistor and a P-channel MOS transistor which are adjacent to each other are formed integrally, an intermediate metal film 16 is formed on the buffer film of integral structure, and ferroelectric films 12 and 22 and gate electrodes 13 and 23 are provided to the transistors respectively.例文帳に追加

隣接するｎチャネルＭＯＳトランジスタとｐチャネルＭＯＳトランジスタとのバッファ膜１４、２４を一体とし、そのバッファ膜上に中間金属膜１６を設け、それぞれのトランジスタの強誘電体膜１２、２２、ゲート電極１３、２３を設ける。 - 特許庁

In the semiconductor device 70, a P-base layer 4, a P^+-contact layer 5, and an N^+-source layer 6 are formed on a surface region of an N^- high-resistance layer 3 on an N^+-buffer layer 2, and a gate insulating film 7 and a gate electrode 8 are formed in a laminated manner on the N^- high-resistance layer 3.例文帳に追加

半導体装置７０では、Ｎ^＋バッファ層２上のＮ^−高抵抗層３の表面領域にＰベース層４、Ｐ^＋コンタクト層５、Ｎ^＋ソース層６を形成し、Ｎ^−高抵抗層３上にゲート絶縁膜７及びゲート電極８を積層形成する。 - 特許庁

On an n-GaAs substrate 10, an n-GaAs buffer layer 110, an n-AlGaInP clad layer 102, an undoped AlGaInP active layer 103, a p-AlGaInP clad layer 104, and a p-AlGaInP intermediate bandgap layer 107 are laminated successively by an MOCVD method.例文帳に追加

ｎ-ＧaＡs基板１０１上にＭＯＣＶＤ法により、ｎ-ＧaＡsバッファ層１１０と、ｎ-ＡlＧaＩnＰクラッド層１０２と、アンドープＡlＧaＩnＰ活性層１０３と、ｐ-ＡlＧaＩnＰクラッド層１０４と、ｐ-ＡlＧaＩnＰ中間バンドギャップ層１０７とを順に積層する。 - 特許庁

In this manufacturing method, an undoped GaN buffer layer 3, an n-type GaN layer 3 and a p-type GaN layer 4 are formed in sequence on a saphire substrate 1, and a part between the p-type GaN layer 4 and the n-type GaN layer 3 is removed to expose the n-type GaN layer 3.例文帳に追加

サファイア基板１上にアンドープのＧａＮバッファ層２、ｎ型ＧａＮ層３およびｐ型ＧａＮ層４を順に形成し、ｐ型ＧａＮ層４からｎ型ＧａＮ層３までの一部領域を除去し、ｎ型ＧａＮ層３を露出させる。 - 特許庁

A GaN buffer layer 12, an n-Al_xGa_1-xN layer 13, an n-Al_yGa_1-y layer 14, an In_z-Ga_1-zN layer 15, a p-Al_yGa_1-yN layer 16, and a p-GaN layer 17 are layered on a sapphire substrate 11 in this order.例文帳に追加

サファイア基板１１上に、ＧａＮバッファ層１２、ｎ−Ａｌ_ｘＧａ_１−ｘＮ層１３、ｎ−Ａｌ_ｙＧａ_１−ｙＮ層１４、Ｉｎ_ｚＧａ_１−ｚＮ層１５、ｐ−Ａｌ_ｙＧａ_１−ｙＮ層１６およびｐ−ＧａＮ層１７をこの順に積層する。 - 特許庁

A VCSEL 20 is constituted by stacking a semiconductor layer, including an n-type buffer layer 104, an n-type lower DBR 106, an active region 108, a current constriction layer 110, a p-type upper DBR 112, and a p-type GaAs contact layer 114 on a substrate 102.例文帳に追加

ＶＣＳＥＬ２０は、基板１０２上に、ｎ型のバッファ層１０４、ｎ型の下部ＤＢＲ１０６、活性領域１０８、電流狭窄層１１０、ｐ型の上部ＤＢＲ１１２、ｐ型のＧａＡｓコンタクト層１１４を含む半導体層を積層する。 - 特許庁

There is provided a semiconductor layer 20, which is formed of an n-type clad layer 21, an active layer 22, a p-type clad layer 23 that includes a stripe shaped embedded ridge portion 28, an n-type buffer layer 24, a p-type contact layer 25, an etching stop layer 26, and a gap layer 27, laminated in this order.例文帳に追加

ｎ型クラッド層２１、活性層２２、ならびにストライプ状の埋込リッジ部２８を含むｐ型クラッド層２３、ｎ型バッファ層２４、ｐ側コンタクト層２５、エッチングストップ層２６およびキャップ層２７をこの順に積層してなる半導体層２０を備える。 - 特許庁

This power amplifier operates, so that the gate capacity of a p-channel power MOSFET 12 can be ignored as the load of a transistor 2 for power amplification by the buffer made of a PNP emitter follower transistor 5.例文帳に追加

ＰＮＰエミッタフォロワートランジスタ5で形成したバッファによりＰチャンネルパワーＭＯＳＦＥＴ１２のゲート容量は電圧増幅用トランジスタ２の負荷として無視できるように動作する。 - 特許庁

The anti-diffusion region 22 is provided to have a thickness not smaller than a diffusion distance of the P type impurity from the collector region 11 toward the buffer region 12 in an element formation process.例文帳に追加

拡散防止領域２２は、素子形成プロセスにおいてコレクタ領域１１からバッファ領域１２側へＰ型不純物が拡散する距離以上の厚みで設けられている。 - 特許庁

The semiconductor light emitting element 10 comprises a buffer layer 14, an n-type GaN layer 16, an InGaN light emitting layer 18, and a p-type GaN layer 32 formed on a sapphire substrate 12.例文帳に追加

半導体発光素子１０は、サファイア基板１２上に、バッファ層１４と、ｎ型ＧａＮ層１６と、ＩｎＧａＮ発光層１８と、ｐ型ＧａＮ層３２とが積層される。 - 特許庁

On the AlN buffer layer 2, an undoped GaN layer 3, an n-type GaN layer 4, an active layer 5 and a p-type GaN layer 6 are sequentially laminated and a separation groove A for separating between the elements is formed.例文帳に追加

ＡｌＮバッファ層２上には、アンドープＧａＮ層３、ｎ型ＧａＮ層４、活性層５、ｐ型ＧａＮ層６が順に積層され、素子間を分離する分離溝Ａが形成される。 - 特許庁

Offset is attached to decoding start timing of an I picture and a P picture in order to make the decoding time start timing come after encoded data of the B picture are all present in a video buffer.例文帳に追加

そして、そのデコード開始タイミングがビデオバッファに当該Ｂピクチャの符号化データが揃った後となるようにするため、ＩピクチャおよびＰピクチャのデコード開始タイミングにオフセットを付加させる。 - 特許庁

An MOSFET 10 includes a p-GaN layer 14 formed over a substrate via a buffer layer, a gate insulating film 15, a gate electrode 20, a source electrode, and a drain electrode 17.例文帳に追加

ＭＯＳＦＥＴ１０は、基板上にバッファ層を介して形成されたｐ−ＧａＮ層１４と、ゲート絶縁膜１５と、ゲート電極２０と、ソース電極と、ドレイン電極１７とを有する。 - 特許庁

The p^+ drain layer 22 is thinner than the n^+ buffer layer 31 and has a small dose, thereby it is possible to reduce injection efficiency in carriers, thereby causing speed to be higher without controlling life time.例文帳に追加

ｐ^＋ドレイン層２２は膜厚がｎ^＋バッファ層３１より薄く、低ドーズ量であるため、キャリアの注入効率を低減でき、ライフタイム制御をすることなく高速化が可能である。 - 特許庁

A substrate placement section PASS15, a return buffer section RBF, and two placement/cooling units P-CP that are also used as the substrate placement section are provided at the lower section of the edge exposure section EEW.例文帳に追加

また、エッジ露光部ＥＥＷの下側には、基板載置部ＰＡＳＳ１５、戻りバッファ部ＲＢＦおよび２個の基板載置部兼用の載置兼冷却ユニットＰ−ＣＰが設けられている。 - 特許庁

A stacked matter S, which contains a p-n junction structure via a buffer layer 2 (or directly) and is formed of a GaN material is grown on a crystal substrate 1, and a light reception element is obtained.例文帳に追加

結晶基板１上に、バッファ層２を介して（または直接的に）ｐｎ接合構造を含みＧａＮ系材料からなる積層体Ｓを成長させて受光素子とする。 - 特許庁