Parallel Processingの部分一致の例文一覧と使い方
該当件数 : 2623件
An MIF circuit (serial/parallel conversion circuit) specialized to CCD/TG is generated according to the information file 21 by MIF circuit generating processing.例文帳に追加
そして、MIF回路生成処理で情報ファイル21に従ってCCD/TGに特化したMIF回路(シリアル・パラレル変換回路)の生成を行う。 - 特許庁
During DMA transfer, the check sum of transferred data is calculated from a DMA transfer completion size in parallel with transfer processing, and compared with a check sum value stored in the ROM.例文帳に追加
DMA転送中にDMA転送完了サイズから転送済みデータのチェックサムを転送処理と平行して計算し、ROMに格納されているチェックサム値と比較する。 - 特許庁
In parallel with the program of the pachinko game machine 1 including the big winning drawing processing, the program of a role playing game is performed in a display control board 105.例文帳に追加
大当たり抽選処理を含むパチンコ遊技機1のプログラムと並行して、ロールプレイングゲームのプログラムが表示制御基板105にて実行される。 - 特許庁
A frequency converting part 13 performs IFFT processing in the data of the down transmission channel of the parallel signal and generates a plurality of sub-carriers to be orthogonally crossed.例文帳に追加
周波数変換部13は、パラレル信号の下り送信チャネルのデータをIFFT処理して互いに直交する複数のサブキャリアを生成する。 - 特許庁
To collectively drain water from cooling plates on system boards connected in parallel at the time of cooling in a cooling system and an information processing device.例文帳に追加
冷却システム及び情報処理装置に関し、冷却時には並列に接続されているシステムボード上のクーリングプレートから一括して排水する。 - 特許庁
Since bias heating is performed in parallel with data transfer from the frame memory 21 to the line memory 22, print processing time per line can be shortened.例文帳に追加
これにより、バイアス加熱とフレームメモリ21からラインメモリ22へのデータ転送とを並行して行うことにより、1ラインあたりの印刷処理時間を短縮する。 - 特許庁
To prevent a logical scale from being increased in performing specific data processing by a hardware circuit in parallel with the data transfer of a non-aligned data unit.例文帳に追加
アラインされていないデータユニットのデータ転送と並行して特定のデータ処理をハードウェア回路にて行うにあたり論理規模が増大しないようにする。 - 特許庁
A distributor 6 distributes the fixed length cell to packet processing modules 7 (1-x) disposed in parallel, in order in accordance with respective input speed.例文帳に追加
ディストリビュータ6は固定長セルを並列に配置されるパケット処理モジュール7(1〜x)に順番にそれぞれの入力速度に調整して分配する。 - 特許庁
To provide a semiconductor integrated circuit function simulation device capable of simulating the same parallel processing as the operation of an actual semiconductor integrated circuit.例文帳に追加
実際の半導体集積回路の動作と同様の並列処理をシミュレーションすることができる半導体集積回路機能シミュレーション装置を提供する。 - 特許庁
An information processing device is provided which operates a plurality of application programs including first and second application programs in parallel on the operating system.例文帳に追加
オペレーティングシステム上で第1および第2アプリケーションプログラムを含む複数のアプリケーションプログラムを並行に動作させる情報処理装置を提供する。 - 特許庁
To accelerate turbo decoding, by performing training processing, backward probability calculation processings, and forward probability calculation processings in parallel, without using a multiport memory.例文帳に追加
マルチポートメモリを使用することなく、トレーニング処理、後方確率計算処理及び前方確率計算処理を並列処理してターボ復号の高速化を図ること。 - 特許庁
The operating systems of the processors are unified to allow the processors to carry out the same processing dispersedly in parallel.例文帳に追加
演算処理装置のオペレーティングシステムを統一することによって演算処理装置同士が同じ処理を並列的に分散して処理できるようにする。 - 特許庁
In parallel with data transmitting/receiving processing between the mobile apparatus 4 and the server apparatus 2 via the cradle 1, the cradle 1 charges a battery of the mobile apparatus 4.例文帳に追加
クレードル1を介してのモバイル機器4とサーバ装置2との間のデータの送受信処理と並行して、クレードル1はモバイル機器4のバッテリに充電を行う。 - 特許庁
A data processing part 1 reads out image pickup signals from the other memory in parallel with the writing of image pickup signals in one memory and sequentially analyzes the read image pickup signals.例文帳に追加
データ処理部16は、一方のメモリへの撮像信号の書込みと並行して、他方のメモリから撮像信号を読み出し、逐次解析する。 - 特許庁
To provide a semiconductor memory in which the degree of freedom of setting storage capacity is enhanced in a bank performing parallel processing of data and its control method.例文帳に追加
データの並列処理を行うバンクについて記憶容量の設定の自由度が高められた半導体記憶装置とその制御方法を提供する。 - 特許庁
The parallel transfer using the bus 35 and the input using the multi-input latch part 510 reduce the processing speed of the display device.例文帳に追加
バス35を用いたパラレル転送及び多入力ラッチ部510を用いた取込によって、表示デバイスの処理速度を低速化させることができる。 - 特許庁
The cellular phone 14 is capable of responding to call incoming which uses a call function during data transmission using an infrared communication function by using a parallel processing function.例文帳に追加
携帯電話14は、並列処理機能によって、赤外線機能によるデータ送信中に通話機能による着信に応答することが可能である。 - 特許庁
The start time can greatly be shortened by carrying out the extending operation of the lens group 11 and the preparatory processing for other initialization in parallel.例文帳に追加
レンズ群11の繰り出し動作と、それ以外の初期化の準備処理を並行して行うことにより、起動時間を大きく削減することができる。 - 特許庁
To provide a media processor and a media processing method, capable of optimally distributing a resource when performing a plurality of media processes in parallel.例文帳に追加
複数のメディア処理を並行して行なう場合に、リソースを最適に配分することができるメディア処理装置及びメディア処理方法を提供する。 - 特許庁
Further a data file is archived in parallel with the processing to create the archived data (s54), and the archived data is encrypted to create the encrypted data (s55).例文帳に追加
また、これらの処理と平行して、データファイルをアーカイブ化してアーカイブデータ作成し(s54)、アーカイブデータを暗号化して暗号データを作成する(s55)。 - 特許庁
To provide a substrate processing system in which a process using copper and a process not using copper can be carried out in parallel using a single system while suppressing the diffusion of copper.例文帳に追加
1台の装置で銅の拡散を抑制して銅使用プロセスと銅不使用プロセスとを並行して行うことができる基板処理装置を提供する。 - 特許庁
To provide a plasma processing device which can process a large number of workpieces in parallel and can make the number of a required operation cycle to be minimum.例文帳に追加
多数の工作物を並行して加工することができ、かつ必要な操作サイクルの数を最小にすることのできるプラズマ処理装置を提供する。 - 特許庁
When a secrecy scramble pattern generating circuit 42 generates a PN pattern (PNSEC) for descrambling, its PN pattern (PNSEC) output is converted into 160-bit parallel data (P_PNSEC), which are fed to the parallel exclusive OR (EXOR) circuit 40, wherein 160 sets of exclusive OR arithmetic circuits calculate the received data in accordance with the bits to carry out descramble processing in parallel.例文帳に追加
スクランブル解除用のPNパターン(PNSEC)が秘話スクランブルパターン発生回路42にて生成されると、そのPNパターン(PNSEC)出力が160ビットパラレルのデータ(P_PNSEC)に変換されて並列排他論理和(EXOR)回路40に供給され、160個の排他的論理和演算回路にて各入力データがビット対応に演算されてデスクランブル処理がパラレルにて行われる。 - 特許庁
The apparatus for automatically recording not only a singer but also the company, and processing and automatically outputting the recording in a time rental store has a USB parallel converter connected to a USB port of the personal computer and has a coin selector and a bill validator connected for charging to parallel ports of the USB parallel converter to implement charging.例文帳に追加
そしてパソコンのUSBポートにUSBパラレル変換機を取り付け、USBパラレル変換機のパラレルポートに課金のためコインセレクターと紙幣識別機を取り付け課金出来ることを特徴とする時間貨し店舗において、歌い手だけでなく全体を、自動的に録画、録音を実行し、加工し、自動的に排出する装置。 - 特許庁
When determined as the execution subject of the arithmetic processing, the parallel arithmetic processing unit 55 reads the image data of the processing target from the RAM 53 by the DMA part, performs calculation to the image data, and sends the image data after the calculation to the RAM 53 by the DMA part.例文帳に追加
並列演算処理部55は、演算処理の実行主体として決定された場合、処理対象の画像データをDMA部によりRAM53から読み出し、画像データに対して演算を行い、演算後の画像データをDMA部によりRAM53に送る。 - 特許庁
An H.264/MPEG-4AVC CODEC includes: a plurality of MB processing agents 30 for carrying out coding or decoding processing in parallel in the units of the macro blocks; and a state management section 33 for managing a processing state of each macro block.例文帳に追加
本発明が適用されたH.264/MPEG-4AVCコーデックは、マクロブロック単位での符号化又は復号処理を並列して行う複数のMB処理エージェント30と、各マクロブロックの処理状態を管理する状態管理部33とを備えている。 - 特許庁
The pixel signal of a reading period of n lines is compared with a reference signal for digitizing this pixel signal and count processing is performed at any one of down or up modes in parallel to the comparing processing, and a count value at the time of completion of the comparing processing is held.例文帳に追加
n行の読出期間の画素信号と、この画素信号をデジタル化する参照信号とを比較するとともに、この比較処理と並行してダウン/アップの何れかのモードでカウント処理を行ない、比較処理が完了した時点のカウント値を保持する。 - 特許庁
The installation method is carried out by performing, in parallel, user interactive processing of inquiring of a user about information or the like on the printer and performing interactive processing based on a reply from the user to the inquiry, and background processing of automatically performing installation or the like of the printer driver based on the result of user interactive processing.例文帳に追加
インストール方法は、ユーザに対してプリンタに関する情報等を問合せ、問合せに対するユーザからの回答に基づいた対話的処理を行なうユーザ対話型処理と、ユーザ対話型処理の結果に基づいて、プリンタドライバのインストール等を自動的に行なうバックグラウンド処理とを並行して行なう。 - 特許庁
The apparatus performs, in parallel, reading processing of image data recorded in the recording medium, recording processing of the read image data into a storage unit, a generating processing of reduced image data according to the image data, and processing for input for inputting order information for performing image output of the image data.例文帳に追加
記録媒体に記録された画像データの読み込み処理と、読み込まれた画像データの記憶部への記録処理と、画像データに対応する縮小画像データの生成処理と、画像データの画像出力を行う注文情報を入力するための入力に係る処理と、表示処理とを、並行して行う。 - 特許庁
In an interleave processing circuit rearranging sequence of information codes of a transmission apparatus for transmitting an information code subjected to interleaving processing, n-sets (n is an integer of 2 or over) of consecutive information codes are alternately distributed to a plurality of interleave processing storage elements, wherein the processing is executed in parallel.例文帳に追加
インターリーブ処理を施した情報符号を伝送する伝送装置において、情報符号の順序を並べ替えるインターリーブ処理回路を、連続したn個(nは2以上の整数)の情報符号を複数のインターリーブ処理用の記憶素子に交互に分配し、並列処理するようにしたものである。 - 特許庁
When a job J10 of the processor 1001 requests data processing to the system program, all the processors are interrupted, a processors under executing the job (J30 in the figure) of priority lower than J10 and idle processors (1003-1005 in the figure) parallel process the data processing functions designated by the data processing request and the processor 1001 similarly executes this data processing function as well.例文帳に追加
プロセッサ1001のジョブ(J)10がシステムプログラムにデータ処理要求をすると、全プロセッサに割込みをかけ、J10より低い優先度のジョブ(図ではJ30)を実行しているプロセッサ及び遊休プロセッサ(図では1003〜1005)はデータ処理要求の指定するデータ処理機能を並列処理し、プロセッサ1001も同様に該データ処理機能を実行する。 - 特許庁
A parallel processing pattern decision unit 24 decides one of a plurality of parallel processing patterns for decoding, based on resource information from a decoding resource management unit 21, information on a bit rate and a picture type deblocking flag from a bit stream information analysis unit 22, and information on a CPU core obtained from a CPU status analyzing unit 23.例文帳に追加
並列処理パターン決定部24は、復号リソース管理部21からのリソースの情報、ビットストリーム情報解析部22からのビットレート、ピクチャタイプDeblockigフラグの情報、およびCPU状況解析部23から得られたCPUコアの情報に基づき、複数の並列処理パターンからどのパターンを使用して、復号処理を行うかを決定する。 - 特許庁
This heat sealing apparatus 1 is equipped with a drum 2 and a revolving part 31 which rotate around center shafts J1 and J2a which are parallel with each other where each of the drum 2 and the revolving part 31 has a seal-processing part extending parallel with each center shaft and abutting parts located at both sides of the seal-processing part in the longitudinal direction.例文帳に追加
ヒートシール装置1は、互いに平行な中心軸J1,J2aを中心としてそれぞれ回転するドラム2および回転部31を備え、ドラム2および回転部31のそれぞれは、中心軸に平行に伸びるシール加工部、および、シール加工部の長手方向両側に位置する当接部を有する。 - 特許庁
Label switchboard 20 has OCTA (Optically Clocked Transistor Array)22 that carries out serial-parallel conversion of an optical label signal L inputted through PD21, transmits it to a CMOS processing circuit 23 as a label L, carries out parallel-serial conversion of new label L' converted in the CMOS processing circuit 23, and outputs it to an optical modulator 24.例文帳に追加
ラベル交換器20は、PD21を介して入力された光ラベル信号Lをシリアル−パラレル変換して、ラベルLとしてCMOS処理回路23に送信し、CMOS処理回路23において変換された新しいラベルL’をパラレル−シリアル変換して、光変調器24に出力するOCTA(Optically Clocked Transistor Array)22を備えている。 - 特許庁
An exclusive OR circuit 18 for receiving an output PN pattern signal (PNSCR) from a scramble pattern generating circuit 14 descrambles received data (RXD), a 1-bit error correction circuit 26 applies CRC error correction processing to the descrambled and parallel-converted data, and data (P_DATASEC) in 160 bits subjected to scramble processing are fed to a parallel exclusive OR (EXOR) circuit 40.例文帳に追加
受信データ(RXD)がスクランブルパターン発生回路14からの出力PNパターン信号(PNSCR)が入力される排他的論理和回路18にてスクランブル解除され、これをパラレル化したデータが1ビット誤り訂正回路26にてCRC誤り訂正処理されて、スクランブル処理が施されている160ビットのデータ(P_DATASEC)が並列排他論理和(EXOR)回路40に供給される。 - 特許庁
To provide a processing method for an adhered material for easily dividing, in a sealed manner, the inside of a hollow structure in which at least three lifting spaces are set in parallel from side to side in a horizontal direction, and processing the adhered material, etc.例文帳に追加
少なくとも3つの昇降空間が水平方向の左右に並列して設定された中空構造体内付を容易に密閉区画して付着物を処理する付着物の処理方法等を提供する。 - 特許庁
To attain parallel memory access from each function processing module while reducing built-in memories to be mounted by sharing built-in memories even in a case that the bit widths of built-in memories to be used by a plurality of function processing modules are varied.例文帳に追加
複数の機能処理モジュールが使用する内蔵メモリのビット幅が異なる場合でも、内蔵メモリを共有することで実装する内蔵メモリを削減し、各機能処理モジュールからのメモリアクセスを並列に実現する。 - 特許庁
To conduct the inclusion/exclusion inspection processing of a processor range at a high speed in a compiler compiling a program specifying the used processor range in each processing range executed and paralleled by a parallel computer.例文帳に追加
並列コンピュータで実行され且つ並列化させる処理範囲毎に使用するプロセッサの範囲が規定されるプログラムをコンパイルするコンパイラにおいて、プロセッサの範囲の包含・排他の検査処理を高速化すること。 - 特許庁
Before slicing the silicon block in the direction parallel to its end face so as to obtain the silicon wafer, a processing strain removal step is carried out for removing processing strain from the prismatic plane of the silicon block.例文帳に追加
前記加工歪み除去工程としては、例えば、粒径が5μm以下のダイヤモンド砥粒を含む研削砥石6を用いて前記シリコンブロック1の柱面3を研削して加工歪を除去する方法が用いられる。 - 特許庁
Reading processing (S1) in which a reading part 14 reads the image of the next page is performed in parallel with a transfer processing (S6 to S8 in which the picture data of an image read by the reading part 14 are transferred to a personal computer 2 in page unit.例文帳に追加
読取部14で読み取った画像の画データを頁単位でパソコン2に転送する転送処理(S6〜S8)と並行して、次頁の画像を読取部14で読み取る読取処理(S1)を行っている。 - 特許庁
To solve the problem that hardware becomes complicated due to an increase of an image processing part, and that software development becomes complicated due to multiplication of pieces of memory management information when a structure where processing systems are uniformly made parallel is used.例文帳に追加
処理系を一様に並列化させた構成を用いた場合に、画像処理部の増加によるハードウエアの複雑化、メモリ管理情報の複数化によるソフト開発の複雑化という問題が生じてしまう。 - 特許庁
To provide an optical signal processing method by which an optical switch of super high speed, a highly effective all-optical serial/parallel converter and the like can be realized, and to provide an optical signal processing device utilizing the method.例文帳に追加
超高速の光スイッチや小型で高効率の全光シリアル−パラレル変換装置などを実現可能とする光信号処理方法、および、その方法を利用した光信号処理装置を提供すること。 - 特許庁
To provide a recording system operating initialization processing corresponding to the mode information of a printing job at a recording device side in parallel with generating the plot information of the printing job at an outer device, and a method for processing the recording system.例文帳に追加
外部装置で印刷ジョブの描画情報を生成する間に、記録装置側で印刷ジョブのモード情報に応じた初期化処理を並行して行える記録システム及びその処理方法を提供する。 - 特許庁
In addition, the digital signal processing part 3 measures the sound volume level of the decompressed music signal in parallel with the above music reproduction processing, converts the measured sound volume level into vibrator strength data and outputs it to the peripheral output part 4.例文帳に追加
また、ディジタル信号処理部3は、上記の音楽再生処理と併行して、伸張された音楽信号の音量レベルを測定し、バイブレータ強度データに変換して、周辺出力部4へ出力する。 - 特許庁
METHODS FOR PRESENTING, INSERTING, DELETING AND UPDATING TABLE FORM DATA, TRANSACTION PROCESSING METHOD UTILIZING THE METHODS, PARALLEL PROCESSING METHOD AND STORAGE MEDIUM STORING PROGRAM FOR PROVIDING THE METHODS例文帳に追加
表形式データの提示方法、挿入方法、削除方法、更新方法およびこれら方法を利用したトランザクション処理方法、並列処理方法、並びに、上記方法を実現するプログラムを記憶した記憶媒体 - 特許庁
To provide an image processing apparatus and an image processing method, for quickly creating the print data of a line head comprising a plurality of rectangular heads by using a device which can execute a plurality of processes in parallel.例文帳に追加
複数の処理を並列に実行可能なデバイスを用いて、複数の短尺ヘッドから構成されるラインヘッドの印刷データを高速に作成するための画像処理装置および画像処理方法を提供すること。 - 特許庁
To provide a parallel data processing apparatus for conquering a problem that, when it is necessary for a system to process a plurality of relatively small data item groups, the processing becomes inefficient in an SIMD (Single Instruction Multiple Data) architecture.例文帳に追加
SIMDアーキテクチャは、システムが多数の相対的に小さいデータ項目グループを処理しなければならないときには非効率となる問題を克服する並列データ処理装置を提供することを目的とする。 - 特許庁
Therefore, the data transfer can be performed from the external memory to the I/O bank 16 in parallel to arithmetic processing by the plurality of PEs 13, so that the PEs 13 can efficiently perform arithmetic processing.例文帳に追加
したがって、複数のPE13に演算処理を行なわせるのと並行して、外部メモリからIOバンク16にデータ転送を行なわせることができ、PE13が効率的に演算処理を行なうことが可能となる。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|