1153万例文収録!

「Test Time」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > Test Timeの意味・解説 > Test Timeに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

Test Timeの部分一致の例文一覧と使い方

該当件数 : 3031



例文

To provide a test point setting system for setting test points necessary for embedded components without omission when there is any embedded component at the time of designing a multi-layer printed board.例文帳に追加

多層プリント基板の設計に際し、埋め込み部品を持つ場合、埋め込み部品に必要なテストポイントを漏れなく設定することのできるテストポイント設定方式を提供する。 - 特許庁

To remarkably decrease time and labor required for forming data when test pattern recordings are performed by different test pattern layouts in accordance with specifications/characteristics and so on of a recording apparatus.例文帳に追加

記録装置の仕様・特性等に応じて異なるテストパターンレイアウトでテストパターン記録を実行する際のデータ作成に要する時間と労力を大幅に低減させる。 - 特許庁

A test chart is displayed on the monitor 50 of the personal computer 16 and the image of the test chart photographed by the AF CCD 20 is taken into the personal computer 16 at the time.例文帳に追加

パソコン16では、モニタ50にテストチャートが表示されると共に、そのとき、AF用CCD20により撮影されたそのテストチャートの映像が取り込まれる。 - 特許庁

To provide a test plan preparation device capable of preparing and changing the test plan of software in which a release schedule of each function is different with little labor and time.例文帳に追加

機能毎のリリース日程が異なるソフトウエアのテスト計画を、少ない労力と時間で作成および変更することができるテスト計画作成装置を提供する。 - 特許庁

例文

To realize an integrated circuit which reduces the time for DC performance test, tests even with a tester having no testing circuit necessary for DC performance test.例文帳に追加

DC特性試験に要する時間を短縮でき、DC特性試験に必要な測定回路を有さないテスタでも試験が行える集積回路の実現を目的とする。 - 特許庁


例文

To provide a semiconductor device in which damage of terminals due to a test in a wafer state can be reduced and a time required for a test can be shortened.例文帳に追加

ウエハ状態における検査による端子の損傷を低減することができ、検査に要する時間を短縮することができる半導体装置を提供する。 - 特許庁

To provide a semiconductor storage device capable of performing a tRCD test adapted to the reduction in time between command inputs even when the test employs a memory testing apparatus inoperable for a high speed clock.例文帳に追加

高速なクロックで動作できないメモリ試験装置を用いる場合でも、短縮化に対応したtRCD試験を可能にする半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit device which can reduce a circuit size by simplifying a constitution concerning test function while keeping advantages such as a real time test.例文帳に追加

リアルタイムテストなどの利点を維持しながら、テスト機能に係る構成を簡略化して回路規模を縮小することができる半導体集積回路装置を提供する。 - 特許庁

To provide a semiconductor memory in which a cycling test of the number of times of guarantee for all devices can be performed at the time of a screening test and which is constituted of ferroelectric memories.例文帳に追加

スクリーニング試験時、全てのデバイスについて保証回数のサイクリング試験を行うことができる強誘電体メモリで構成された半導体記憶装置の提供。 - 特許庁

例文

To provide system and method which can generate signals for testing optical device at a time in a plurality of remote test stations to simultaneously test a plurality of optical devices.例文帳に追加

遠く離れた複数の試験局において光学装置を試験するための信号を同時に生成し得て、複数の光学装置を同時に試験することができるようにする。 - 特許庁

例文

To smoothly input a work to prepare a test sequence to operate the test of an objective system without any error at the time of developing software.例文帳に追加

ソフトウェア開発において、対象システムのテストを行なうためのテストシーケンスを作成する作業を、誤りなくスムーズに入力することを可能とすることを課題としている。 - 特許庁

To provide a pile driver equipped with a dynamic load test device capable of performing a load test within a short time and improving efficiency as well as the reduction of a cost by using a function of a pile driver body.例文帳に追加

杭打ち機本体の機能の利用により、載荷試験を短時間に行い、能率向上とコストダウンを図った動的載荷試験装置を備えた杭打ち機の提供。 - 特許庁

To facilitate finding of a wiring connection error of a test board, shorten a test time, and thereby reduce the load of a testing person.例文帳に追加

本発明の課題は、テストボードの配線接続違いの発見を容易にし、また、試験時間を短縮することによって試験する者の負担を軽減することである。 - 特許庁

Since the test pattern 362 is removed completely by forming the groove 363, generation of fragments of the test pattern 362 is prevented at the time of cutting the wafer.例文帳に追加

このようにすると、凹溝363の形成によってテストパターン362は完全に除去されるので、ウエハ切断時にテストパターン362の破片が発生することが防止される。 - 特許庁

To produce a mission data test pattern according to a satellite operation schedule of an actual satellite in order to perform a system test for simulating comprehensive real time treatment of a ground system.例文帳に追加

地上システムの総合的なリアルタイム処理を模擬したシステム試験を実施するため、実衛星の衛星運用計画に則したミッションデータ試験パターンを生成する。 - 特許庁

When a main control unit switches a data class, it extracts a first test value or a second test value corresponding to the data class of authentication information to be generated next time.例文帳に追加

主制御部はデータ種別を切り替える場合、次回生成する認証情報のデータ種別に対応した第1検査値又は第2検査値を抽出する。 - 特許庁

An input/output means 6 for redundant memory cell being exclusive for input/output of data of a redundant memory cell space at the time of a test mode is provided in an input/output circuit 5 for test.例文帳に追加

テスト用入出力回路5に、テストモード時に冗長メモリセル空間のデータ入出力専用の冗長メモリセル用入出力手段6を設ける。 - 特許庁

To provide a test method for rubber fatigue which can predict the fatigue life of the rubber for a short period of time while conducting the operations of tensile deformation of a rubber test piece without its rupture.例文帳に追加

ゴム試験片に対する引張変形操作を破断まで行うことなく、ゴムの疲労寿命を短時間で予測できるようにしたゴムの疲労試験方法を提供する。 - 特許庁

To provide a nonvolatile semiconductor memory that makes it possible to reduce test time after manufacturing and reduces cost by using an inexpensive test system, and to provide a method of testing the same.例文帳に追加

製造後のテスト時間を短縮し、また、安価なテストシステムを用いることにより、コストを低減できる不揮発性半導体メモリ及びそのテスト方法を提供すること。 - 特許庁

To provide a gas analysis test apparatus capable of adjusting the temperature of the test gas to a predetermined value in a short time, and a reaction device used therefor.例文帳に追加

本発明は短時間に所定温度に試験用ガスを調温できるガス分析試験装置及びそれに使用する反応装置を提供することを解決すべき課題とする。 - 特許庁

At wafer level burn-in test, the test terminals 6 and 7 are applied with, respectively, stress power-source electric potential SVCC and ground electric potential GND, so that all tips 2 are provided with voltage stress at the same time.例文帳に追加

ウェハレベルバーンインテスト時は、テスト端子6,7にそれぞれストレス電源電位SVCCおよび接地電位GNDを与えて全チップ2に同時に電圧ストレスを与える。 - 特許庁

To provide a testing device and a test method of a semiconductor integrated circuit capable of improving operability and convenience of a BOST device, and shortening a test time.例文帳に追加

BOST装置の操作性、利便性を向上すると共に、試験時間を短縮することができる半導体集積回路の試験装置及び試験方法を提供する。 - 特許庁

To confirm normality, shorten test time and facilitate test equipment of broadcast communication for simultaneously transmitting the same data from one master node to plural slave nodes.例文帳に追加

1つのマスタノードから複数のスレーブノードに対して同一データを同時に送信するブロードキャスト通信の正常性の確認、試験時間の短縮、試験設備の容易化を図る。 - 特許庁

The progress degree of discoloration in a resin test piece is analyzed by a color difference meter, after the test piece is exposed to nitrogen oxides of a prescribed concentration at a prescribed temperature for a prescribed time.例文帳に追加

樹脂試験片を所定濃度の窒素酸化物に所定温度で所定時間暴露した後、該樹脂試験片の変色進行度合いを色差計で分析する。 - 特許庁

To unnecessitate an expensive semiconductor test device and to enable shortening a test time when a semiconductor storage is tested.例文帳に追加

半導体記憶装置の検査を行なうに際し、高価な半導体検査装置を必要とすることがないようにし、また検査時間の短縮を図ることができるようにする。 - 特許庁

To provide a function test apparatus for an HDD with reduced test time and memory resources used, by increasing a transfer volume for one command.例文帳に追加

一回のコマンドでの転送量を大きくすることによって試験時間が短くし、かつ使用するメモリ資源を少ないHDDの機能試験装置を提供する。 - 特許庁

The selection circuit 9, at the time of the burn-in test, selects the burn-in test data written to the storage circuit 7 and distributes it into the sequential circuits 1 to 3.例文帳に追加

選択回路9は、バーンインテスト時に、記憶回路7に書き込まれているバーンインテスト用データを選択して順序回路1〜3に分配するようになっている。 - 特許庁

To provide a circuit switching device for a CT primary test and its switching method that shortens a working time for the CT primary test and prevent an electric shock to a worker.例文帳に追加

CT1次試験の作業時間の短縮及び作業員の感電防止を図ることができるCT1次試験用回路切替装置及び切替方法を提供する。 - 特許庁

To provide a test printing control device which can shorten a working time by raising the efficiencies of test print preparing and executing work for confirming the function of a printing device.例文帳に追加

印刷装置の機能を確認するテスト印刷の準備および実施の作業を効率化して、作業時間を短縮することができるテスト印刷制御装置を提供する。 - 特許庁

To provide a compressor performance testing device to serve for an operating characteristics test of a centrifugal or an axial flow type compressor capable of enhancing the testing accuracy and decreasing the test time.例文帳に追加

遠心力式又は軸流式圧縮機の動作特性試験における試験精度の向上と試験時間の削減を図った圧縮機性能試験装置を提供する。 - 特許庁

To provide a semiconductor memory device in which shortening and optimization of a write time are realized, and area can be reduced, and to provide a test board, and a test method.例文帳に追加

書き込み時間の短縮及び最適化を実現し、電源回路の面積縮小を図ることができる半導体記憶装置、検査ボード、検査方法を提供する。 - 特許庁

To provide a semiconductor device in which current consumption of a memory can be measured accurately without being affected by current consumption of a test circuit used only at the time of a test.例文帳に追加

テスト時にのみ使用するテスト回路の消費電流に影響されずにメモリの消費電流を正確に測定することが可能な半導体装置を提供する。 - 特許庁

To normally carry out a test by preventing the operation of vehicular operation equipment, when a vehicle travels on a chassis roller at the time of a test such as an automobile inspection.例文帳に追加

車検等のテスト時にシャシーローラー上で車両を走行させている際、車両の作動機器が作動するのを防いでテストを正常に行えるようにする。 - 特許庁

To reduce time and cost relating to the testing process by improving the uniformity and the precision of the burn-in test conditions and widening the testing items executable during a burn-in test.例文帳に追加

バーンイン試験条件の均一性と精度を高め、バーンイン試験中に行うことのできる試験項目の幅を広げ、検査工程に係る時間と費用を削減する。 - 特許庁

To realize an IC tester and a DUT card that can test an image activating driver with a test time suppressed without various kinds of limitations.例文帳に追加

各種制限を受けずに、試験時間の増加を抑えて、映像駆動ドライバの試験を行うことができるICテスタ及びDUTカードを実現することを目的にする。 - 特許庁

To provide a high/low temperature test room air-conditioning method capable of setting the entire test room in a required high/low temperature state in a short time, and resetting a specific high/low temperature state in a short time with high reproducibility.例文帳に追加

試験室内全体を所要の高低温状態に短時間で精度よく設定し、また一定の高低温状態への再設定を短時間で再現性よく行う高低温試験室空調方式を提供する。 - 特許庁

An injection rate is set at a fixed value equivalent to a test injection rate, according to the test time concentration curve, and a plurality of predicted time concentration curves when the injection rate is determined as various values are created (S7).例文帳に追加

テスト時間濃度曲線に基づき、注入速度はテスト注入速度と等しい一定値とし、注入速度は種々の値に定めた場合の複数の推定時間濃度曲線が作成される(S7)。 - 特許庁

First and second test clock signals TST-CLK1, TST-CLK2 are generated from a common basic test clock signal TST-CLKM using a delay line 10 which a delay time is variable and a delay stage 12 of which a delay time is fixed.例文帳に追加

遅延時間が変更可能な遅延線(10)と遅延時間が固定された遅延段(12)とを用いて共通の基本テストクロック信号(TST_CLKM)から第1および第2のテストクロック信号(TST_CLK1,TST_CLK2)を生成する。 - 特許庁

To provide an on-chip test circuit which can output the measurement result of internal delay time of an access time or the like of a semiconductor memory apparatus to the outside and does not require a test function having high performance for the external tester.例文帳に追加

半導体記憶装置のアクセスタイム等の内部遅延時間を測定して当該結果を外部に出力可能で、外部テスタに対し高性能なテスト機能を要求しないオンチップテスト回路を提供する。 - 特許庁

To shorten test time by comparing and judging operation results of a plurality of CPUs with an expectation value inside a semiconductor integrated circuit at the time of conducting a test on the semiconductor integrated circuit incorporating the plurality of the CPUs.例文帳に追加

複数のCPUを内蔵する半導体集積回路をテストする際に、半導体集積回路の内部において複数のCPUの演算結果を期待値と比較判定することにより、テスト時間を短縮する。 - 特許庁

Thus, by interconnecting input terminals and output terminals of a plurality of test devices, pieces of time information of the test devices are synchronized with each other to accurately conduct testing by using the time information.例文帳に追加

このため、複数台の試験装置の入力端子と出力端子の間を接続することで、複数台の試験装置の時刻情報を同期させることができ、時刻情報を用いる試験を正確に行うことができる。 - 特許庁

Recording head drive conditions at the time of ejecting low density ink are corrected based on recording head drive conditions obtained by recording a test pattern previously at the time of ejecting high density ink and reading that test pattern.例文帳に追加

低濃度インク吐出時の記録ヘッド駆動条件の補正は、高濃度インク吐出時に予めテストパターンを記録し、そのテストパターンを読み取ることにより求められた記録ヘッド駆動条件に基づいて行われる。 - 特許庁

The CPU 16 compares the fetched test data with the test data stored in the ROM 18 and when they are not mutually coincident, sets response time with a larger value than the presently set response time in a control register.例文帳に追加

CPU16は、取り込んだテストデータとROM18に記憶されたテストデータと比較し、一致しない場合には、現在設定されている応答時間よりも大きい値の応答時間を制御レジスタ28に設定する。 - 特許庁

To provide a semiconductor memory that optimum burn-in operation is performed to realize shortening of a process burn-in time and a selection test time by providing plural test modes improving access duty for a memory array system.例文帳に追加

メモリアレイ系へのアクセスデューティを上げるテストモードを複数搭載することで、最適なバーンインオペレーションを行い、工程バーンイン時間の短縮、選別試験時間の短縮を実現できる半導体記憶装置を提供する。 - 特許庁

To verify, in a short time, the operation of a connection mechanism with high reliability by automatically determining the best combination of a test program with a load program with high load effects and performing a long time load test under high load.例文帳に追加

負荷効果の高い試験プログラムと負荷プログラムを最良な組み合わせを自動的に決定して高負荷による長時間負荷試験を行って短時間で信頼性の高い接続機構の動作検証を可能とする。 - 特許庁

To provide an issuing data generating system capable of simply generating test data at the time of test issuing a card, etc., and capable of easily generating data allocated with continuous numbers at the time of issuing primarily.例文帳に追加

カード等をテスト発行するときには、テストデータを簡単に生成することができ、また、一次発行するときには、連番割り付けしたデータを容易に生成することができる発行データ生成システムを提供する。 - 特許庁

Therefore, for example, a high electric field can be applied between the word lines WL0 and WL2 by giving potential difference at the time of burn-in test, a fault eliminating rate at the time of burn-in test can be improved.例文帳に追加

したがって、たとえば、ワード線WL0、WL2の間にもバーンイン試験時に電位差を与えて高電界をかけることができ、バーンイン試験時における不良の除去率を向上させることができる。 - 特許庁

In the undermentioned equation, E0 is an elongation at the breaking time of a test piece of a steel product including substantially no diffusible hydrogen in the steel, and E1 is an elongation at the breaking time of a test piece of a steel product including diffused hydrogen in the steel.例文帳に追加

下記式で、E0は実質的に鋼中に拡散性水素を含まない鋼材の試験片の破断時の伸び、E1は鋼中に拡散水素を含む鋼材の試験片の破断時の伸びである。 - 特許庁

To provide a built-in self-test device for memory circuit which can test the timing specification such as setup time, hold-time, or the like prescribed for a memory to be tested by using plural timing signals having a prescribed phase difference.例文帳に追加

所定の位相差を持つ複数のタイミング信号を用いて、被試験メモリに規定されるセットアップタイムやホールドタイム等のタイミングスペックの試験を可能にしたメモリ回路用の組込み自己試験装置を提供する。 - 特許庁

例文

A ring oscillator 16 oscillates ring clock signal RCLK at a predetermined frequency out of synchronization with test clock signal TCLK at the time of normal operation mode and changes ring clock signal RCLKA synchronized with test clock signal TCLK at the time of test operation mode.例文帳に追加

リング発振器16は、通常動作モード時では、テスト用クロック信号TCLKとは非同期でリングクロック信号RCLKを所定周波数で発振させ、テスト動作モード時では、リングクロック信号RCLKAをテスト用クロック信号TCLKに同期させて変化させる。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS