| 例文 |
Test deviceの部分一致の例文一覧と使い方
該当件数 : 8462件
An environment testing device 1 includes a test chamber 5, an air conditioner 7, a capacity changing member 10 removably provided in the test chamber 5, and a controller 100 which controls an output of the air conditioner 7 so as to control air in the test chamber 5 into prescribed temperature and humidity.例文帳に追加
環境試験装置1は、試験室5と、空調機器7と、試験室5内に着脱可能に設けられる容量変更部材10と、試験室5内の空気を所定の温湿度に調節するように、空調機器7の出力を制御する制御装置100とを含んでいる。 - 特許庁
The tester 36 measures corresponding to each test item in accordance with a test pattern in which a plurality of test items are set in the given order, and determines by a measured result determination part 60 whether the measured result is succeeded or failed, thereby testing the presence or absence of the failure of the solid-state imaging device.例文帳に追加
テスタ36は、複数の検査項目が所定の順序で設定されたテストパターンに従って各検査項目に応じた測定を行い、その測定結果の良否を測定結果判定部60で判定することによって、固体撮像素子の不良の有無を検査する。 - 特許庁
Also, at redundant memory cell test, a defective region is caused forcedly in the redundant memory cell being used already for redundancy replacement by the redundant memory cell decoder 15, the number of effective loaded redundant memory cells of the semiconductor memory is recognized for a test device/test program.例文帳に追加
また冗長メモリセルテスト時に、冗長メモリセルデコーダ15により、既に冗長置換に使用されている冗長メモリセルに強制的に不良帯を発生させ、当該半導体記憶装置の実効的な冗長メモリセル搭載数を検査装置/検査プログラムに対して認識させる。 - 特許庁
In this case, this device is provided with an address generator AG generating addresses and address scramble memory XM1, XM2, YM1, YM2 which are arranged at least for each of the test heads TH1, TH2 and converts the addresses generated from the address generator AG to output them to the test objects mounted on the test heads.例文帳に追加
本装置は、アドレスを発生するアドレス発生器と、テストヘッドの少なくとも1つごとに設けられ、アドレス発生器からのアドレスを変換して、テストヘッドに取付けられた被試験対象に出力するアドレススクランブルメモリとを有することを特徴とする装置である。 - 特許庁
The semiconductor test device 100 measures the matching time of each DUT and performs processing calculating test efficiency values at each matching time by performing processing which takes the statistics of the distribution of the yield of DUT in a function test of a prescribed time out of multiple times.例文帳に追加
半導体試験装置100では、複数回実行されるうちの所定回目のファンクションテストにおいて、各DUTのマッチ時間を計測し、DUTの収量の分布を統計する処理を行い各マッチ時間ごとに試験効率値を算出する処理を行う。 - 特許庁
A chip information acquiring device 103 acquires chip information 102 stored in a semiconductor chip 101, selects a test program corresponding to the acquired chip information 102 out of programs stored in a test program database 104, and loads the selected test program onto a semiconductor tester 105.例文帳に追加
チップ情報取得装置103は、半導体チップ101に記憶されたチップ情報102を取得し、取得したチップ情報102に対応するテストプログラムを、テストプログラムデータベース104に格納されているプログラムの中から選択し、選択したテストプログラムを半導体テスター105にローディングする。 - 特許庁
Upon clearance of the counter value of the register 6-1 before reading test data, the magnetic disk device 1 reads test data written in a signal quality measuring area a predetermined number of times, and obtains each counter value which is obtained by counting correction of viterbi decoding from the register 6-1 after completing read of test data.例文帳に追加
そして、磁気ディスク装置1は、テストデータ読み出し前にレジスタ6−1のカウンタ値をクリアした上で、信号品質測定エリアへ書き込んだテストデータを所定回数読み出し、テストデータの読み出し終了後、ビタビ復号処理の訂正回数であるカウンタ値をレジスタ6−1からそれぞれ取得する。 - 特許庁
To provide a semiconductor element test method and a test device capable of preventing air discharge during application of a high voltage without using a method of increasing the distance between the electrodes of a semiconductor element or a method of using an expensive prober, when wafer test is performed with the specification maximum voltage.例文帳に追加
ウエハテストで仕様最大電圧の試験を行うときに、半導体素子の電極間の距離を広げる方法や高価なプローバを使用する方法を用いずに、高電圧印加時の空気放電を防止することができる半導体素子試験方法および半導体素子試験装置を提供する。 - 特許庁
A program conversion device 1 stores the three hierarchized libraries of a main flow, a group flow and a sub-flow and precisely converts each flow of a test program by referring to the libraries at the time of converting the test program being a conversion source into the test program of the format fitted to the IC tester.例文帳に追加
プログラム変換装置1は、メインフロー、グループフローおよびサブフローの3つの階層化されたライブラリを記憶し、変換元となるテストプログラムを異なるICテスタに適合する形式のテストプログラムに変換する際に、これらのライブラリを参照することによって、テストプログラムの各フローを正確に変換する。 - 特許庁
A man-hour calculation part 13 of the development man-hour estimation device 1 reads out an approximate expression for estimating the number of test items from an approximate expression storage part 14 and uses the approximate expression for estimating the number of test items and the obtained number of concept class granularity use cases to estimate the number of test items.例文帳に追加
さらに、開発工数見積装置1の工数算出部13は、近似式記憶部14から試験項目数見積近似式を読み出し、該試験項目数見積近似式と、求められた概念クラス粒度ユースケース数とを用いて、試験項目数を見積もる。 - 特許庁
Thus, it is not necessary to rewrite a program for each type of an LSI while it is necessary when using a test device connected to the outside, and it is possible to simultaneously test the cache memory in parallel with the memory such as the SRAM other than the cache memory built in the same LSI, and to shorten the test time.例文帳に追加
これにより、外部に接続したテスト装置を用いた場合のようにLSIの品種毎のプログラムの書き換えが不要となる上、同一LSIに内蔵されているキャッシュメモリ以外のSRAM等のメモリと同時並行してキャッシュメモリのテストが可能となり、テスト時間の短縮が図れる。 - 特許庁
Moreover, the semiconductor device equipped with decoding means which decodes the plurality of internal implementation test signals and a signal formation means which forms the plurality of internal implementation test signals according to each voltage level of the plurality of implementation test signals which are input from outside is offered.例文帳に追加
また、外部から入力される複数の実装テスト信号のそれぞれの電圧レベルに応じて、複数の内部実装テスト信号を生成する信号生成手段と、前記複数の内部実装テスト信号をデコードするデコード手段とを備える半導体装置を提供する。 - 特許庁
In one embodiment of this invention, the nonvolatile semiconductor storage device includes a plurality of memory blocks connecting a plurality of memory cells thereto, and is equipped with the memory cell array for storing the test data in a predetermined memory block and an operation testing section for executing the operation test of the memory cell array by using the test data.例文帳に追加
本発明の一実施の形態に係る不揮発性半導体記憶装置は、複数のメモリセルを接続したメモリブロックを複数含み、所定のメモリブロック内にテストデータを記憶するメモリセルアレイと、前記テストデータを用いて前記メモリセルアレイの動作テストを実行する動作テスト部と、を備える。 - 特許庁
For example, a test is performed by: mounting a device under test (DUT) on a test board TBD including loopback-wiring lines LNp1, LNn1, LNp2, and LNn2; and returning signals from differential transmission terminals TXp and TXn of the DUT to differential reception terminals RXp and RXn via the loopback-wiring lines.例文帳に追加
例えば、ループバック配線LNp1,LNn1,LNp2,LNn2を持つテスト用基板TBD上に被テストデバイスDUTを搭載し、DUTの差動送信端子TXp,TXnからの信号をループバック配線を介して差動受信端子RXp,RXnに戻すことでテストを行う。 - 特許庁
To provide a testing device which can cope with diversified organizations for test / manufacturing steps for terminal equipment and can be efficient from the viewpoint of resources and test time with respect to kinds of communication systems of the terminal equipment, measurement (test) items, and the number of items.例文帳に追加
端末機器の試験・製造工程の多様な編成に対応できる試験装置を提供することであり、さらには端末機器の通信方式の種類、測定(試験)項目、数に対して、資源、試験時間の面において効率的な試験装置を提供することである。 - 特許庁
When a tester easily operates the input-output device (CSL) 10 of the PC 1, the PC 1 executes the test instructed from the tester by transmitting and receiving test signals to and from the DUT 4 by controlling the operation of the TST 2 after decoding the subject matters of the test instructed to the testing system.例文帳に追加
試験者がPC1の入出力装置(CSL)10を簡易に操作し、本システムに指示する試験内容をPC1が解読処理した上で、TST2を動作制御してDUT4との間で試験信号を送受することにより、試験者が指示する内容の試験を実行する。 - 特許庁
This device is constituted so that a test bit is generated using a test bit generation matrix in which the number of elements of '1' of each row are the number of pieces required for generating a test bit and an odd number, in normal write-in operation and write-in operation before erasion.例文帳に追加
この発明は、通常の書き込み動作ならびに消去前の書き込み動作において、各行の“1”の要素が検査ビットを発生させのに最低必要となる個数を満たす奇数個とした検査ビット発生行列を使用して検査ビットを発生させるように構成される。 - 特許庁
This building inspection support device 1 acquires photograph data formed by photographing a test position to be tested in a building via an I/F 9, and then, associates the photograph data with test position data showing the location of the test position to store them in a result data storage area 46 in a storage part 4.例文帳に追加
建物検査支援装置1が、I/F9を介して、建物の検査すべき検査箇所を撮像した撮像データを取得すると、その撮像データに、その検査箇所の位置を示す検査位置データを対応つけて、記憶部4の結果データ格納領域46に記憶する。 - 特許庁
To provide a technology enabling one test tray transferring device to perform all transferring of test trays carried out in a test chamber, and to minimize the interference with a push unit simultaneously while arranging a grasping block so that it can be moved in a direction orthogonal to the direction of circulation.例文帳に追加
把持ブロックを循環方向に垂直な方向へ移動させることができるようにして、1つのテストトレイ移送装置がテストチャンバ内で行われるテストトレイの移送を全て行えるようにすると共に、プッシュユニットとの干渉を最小化させることのできる技術を提供する。 - 特許庁
To provide a triaxial linear motion stage and a test piece inspection device using it holding a predetermined test piece and comprising X-axis, Y-axis and Z-axis stages precisely moving the test piece in the X-axis, Y-axis and Y-axis linear directions of a rectangular coordinate system independently of one another.例文帳に追加
本発明は、所定の試片を支持し、その試片を直角座標系のX軸、Y軸、Z軸直線方向へ互いに独立的で、精密に移動させるX軸、Y軸、Z軸ステージなどを含む3軸直線運動ステージ及びそれを用いた試片検査装置に関する。 - 特許庁
To provide an automatic generating method for a LSI test pattern program which can generate automatically a test pattern program easily when capacity, the number of I/O, and the like are changed, its device, and a LSI test method, in a semiconductor memory such as a DRAM, a SRAM, a FLASH, or the like.例文帳に追加
DRAMやSRAMやFLASHなどの半導体メモリにおいて、容量やI/O数などが変更されたとき容易にテストパターンプログラムを自動生成できるようにしたLSIテストパターンプログラム自動生成方法およびその装置並びにLSIテスト方法を提供することにある。 - 特許庁
To provide a test method of a control program, which is capable of easily checking whether the control program mounted on a control model or an electronic control unit is abnormal or not when performing model base development and to provide a test device and a test program for use in this method.例文帳に追加
モデルベース開発を行うにあたって、制御モデルや電子制御装置に実装された制御プログラムの異常の有無を簡易に検査することのできる制御プログラムの検査方法、及び該制御プログラムの検査に用いる検査装置及び検査プログラムを提供する。 - 特許庁
To provide a semiconductor device having a liquid crystal driving circuit which further shortens the gradation voltage test time regardless of the increase of gradations of the liquid crystal driving circuit and the number of output terminals, increases the test speed, and reduces the cost, and a test method therefor.例文帳に追加
液晶駆動回路の高階調化ならびに出力端子数の増加に対しても、さらなる階調電圧試験時間の短縮を実現し、試験の高速化、さらには低コスト化を実現することができる液晶駆動回路を有する半導体装置およびその試験方法を提供する。 - 特許庁
To provide a component testing device for improving a throughput on a test of an electronic component by shortening a time required for replacement into a test socket of the electronic component, even when a plurality of test sockets having the same function are arrayed along a moving direction of a conveyance hand.例文帳に追加
同一機能のテストソケットが搬送ハンドの移動方向に沿って複数配列される場合であれ、電子部品のテストソケットへの入れ替えに伴う時間の短縮化によって電子部品の試験にかかるスループットの向上を図ることのできる部品試験装置を提供する。 - 特許庁
Furthermore, the design supporting device 10 is provided with: a testing part 38 which determines whether or not the reference data can execute the processing group in a batch based on a test item preliminarily set according to the design procedure; and an output part which outputs the test result of the testing means as a test result report 44.例文帳に追加
さらに、予め設計手順に応じて設定された検査項目に基づいて、基準データが処理群の一括実行が可能かを判断する検査部38と、検査手段による検査結果を検査結果レポート44として出力する出力部と、を有する。 - 特許庁
By inputting a test mode signal to a test mode input terminal 6, a RAM 2 (special cell requiring the measurement of a standby current) of a semiconductor device 1 is set to a standby state through a dedicated test mode circuit 7 (such as an OR 4 inserted to a chip enable signal line 3, for example).例文帳に追加
テストモード入力端子6にテストモード信号を入力することにより、専用のテストモード回路7(例えば、チップイネーブル信号ライン3に介挿した論理和4)を介して半導体装置1のRAM2(スタンバイ電流の測定を要する特殊セル)をスタンバイ状態に設定する。 - 特許庁
This device sets a test condition of a signal protection system by a test condition setting means 9 of a display operation part 7 and the set testing condition is input to an instrument status simulation means 11 of a site simulation part 8 to simulate a status of a site instrument 2 based on the test condition.例文帳に追加
表示操作部7の試験条件設定手段9で信号保安システムの試験条件を設定し、その設定された試験条件は現場模擬部8の機器状態模擬手段11に入力され、ここで、その試験条件に基づいて現場機器2の状態が模擬される。 - 特許庁
To provide a test program development device allowing easy comprehension of a form of an automatically generated source code, allowing guarantee of identity of test conditions between an input sheet and a source file after edition by a user, and allowing heightening of working efficiency of debug or the editing of a test program.例文帳に追加
自動生成されたソースコードの形態を容易に把握でき、入力シートとユーザーが編集した後のソースファイル相互間のテスト条件の同一性が保証され、テストプログラムの編集やデバッグの作業効率を高めることができるテストプログラム開発装置を提供すること。 - 特許庁
A test device 20 for performing test with respect to a semiconductor device 30 having a plurality of functional blocks 31 to 34 which are independently operated has a temperature detection part 22 for measuring the temperature of the semiconductor device and a switching part 21 for switching the number of the functional blocks performing test in parallel from a plurality of functional blocks based on the temperature detected by the temperature detection part.例文帳に追加
それぞれ独立して動作する複数の機能ブロック31〜34を有する半導体装置30について試験を行う試験装置20であって、半導体装置の温度を測定する温度検出部22と、温度検出部が検出した温度に基づいて複数の機能ブロックのうち、並列に試験を行う前記機能ブロックの数を切り換える切換部21と、を備える。 - 特許庁
To provide a tire travel testing device capable of obtaining a travel test of high reliability, with simple constitution.例文帳に追加
簡単な構成でありながら、信頼性の高い走行試験結果が得られるようにしたタイヤ走行試験装置を提供する。 - 特許庁
Modification of the final value is implemented without physically disconnecting the port of calibration module from the first port of device under test.例文帳に追加
終端値の変更は、被測定デバイスの第1のポートから校正モジュールのポートを物理的に切り離すことなしに実行される。 - 特許庁
ELECTRICAL TEST METHOD OF PRINTED WIRING BOARD FOR MOUNTING ELECTRONIC COMPONENT, ELECTRICAL INSPECTION DEVICE, AND COMPUTER-READABLE RECORDING MEDIUM例文帳に追加
電子部品実装用プリント配線板の電気検査方法および電気検査装置ならびにコンピュータ読み取り可能な記録媒体 - 特許庁
In an S2, the test patterns on the three sheets are successively read by an image input device, and the average of each density data is obtained.例文帳に追加
S2で、3枚のテストパターンを順次画像入力装置によって読み込ませ、それぞれの濃度データの平均値を求める。 - 特許庁
The I/O processing of the device 5-n requested at the time of executing the test is executed through the driver part 45-1.例文帳に追加
試験実行時に要求されるデバイス5−nに対する入出力処理はデバイスドライバ部45−1を介して実行される。 - 特許庁
To provide a semiconductor integrated circuit device, having a test circuit which can analyze replacing a defective memory cell with a redundant memory cell.例文帳に追加
不良メモリセルの冗長メモリセルでの置換の解析が可能なテスト回路を備えた半導体集積回路装置を提供する。 - 特許庁
To provide a semiconductor device, in which a test can be easily executed without being accompanied with a development of high class hardware and software.例文帳に追加
高級なハードウェアおよびソフトウェアの開発を伴うことなく容易に試験を実施できる半導体装置を提供する。 - 特許庁
To connect a probe to an optional test point on a substrate without coupling/uncoupling the probe of a measuring device relative to the substrate.例文帳に追加
基板に対して計測器のプローブを着脱することなく、基板の任意のテストポイントにプローブを接続できるようにする。 - 特許庁
To make constant the frequency of a test signal supplied to a transistor of a semiconductor device for the dynamic reliability evaluation of the transistor.例文帳に追加
半導体装置のトランジスタの動的信頼性評価におけるトランジスタに与える試験信号の周波数を一定にする。 - 特許庁
To provide a semiconductor device testing circuit which can set the test mode in a short time and moreover reduce the testing time.例文帳に追加
テストモードを短時間に設定でき、しかも、テスト時間を短縮することを可能にした半導体装置のテスト回路を提供する。 - 特許庁
With a test voltage placed across the substrate and the gate electrode of the semiconductor device, they are left to stand for a certain period of time.例文帳に追加
MIS型半導体装置の基板とゲート電極との間に試験電圧を印加した状態で、ある時間経過させる。 - 特許庁
A virtual device 150 simulates and outputs a voltage value and a current value on the basis of an inputted parameter and the test signal.例文帳に追加
仮想デバイス150は入力されたパラメータや試験信号に基づいて電圧値や電流値をシミュレートして出力する。 - 特許庁
In a test bankbook preparation device 1, a relay board 7 is connected between a PPR control part 5 and an MS unit 19.例文帳に追加
テスト用通帳作成装置1において、PPR制御部5と、MSユニット19との間に中継ボード7を接続する。 - 特許庁
To provide an impedance matching device having a test function for testing whether or not the mechanical part of a variable impedance element is normal.例文帳に追加
可変インピーダンス素子の機構部が正常であるか否かを検査する機能を備えたインピーダンス整合装置を提供する。 - 特許庁
To provide a semiconductor device capable of reducing the storage area of a test circuit necessary for storing fail-information.例文帳に追加
フェイル情報を格納するのに必要なテスト回路の記憶領域を縮小することができる半導体装置を提供する。 - 特許庁
SEMICONDUCTOR TEST DEVICE, CONTROL METHOD THEREOF FOR EXTERNAL EQUIPMENT, AND STORAGE MEDIUM STORED WITH CONTROL PROGRAM THEREOF例文帳に追加
半導体試験装置、半導体試験装置における外部機器の制御方法、及びその制御プログラムを記憶した記憶媒体 - 特許庁
To provide an array substrate which makes test and driving easy, and also to provide a main substrate having the above array substrate, and a liquid crystal display device.例文帳に追加
検査及び駆動を容易にするためのアレイ基板、これを有する母基板、及び液晶表示装置が開示される。 - 特許庁
To provide a failure simulation device with which a test pattern is evaluated from the viewpoint of a strength failure generated in an element.例文帳に追加
素子に発生する強度故障の観点からテストパターンを評価することが可能な故障シミュレーション装置を提供する。 - 特許庁
To provide a method and device for accurately and quickly measuring solvent temperature during dissolution test by a noninvasive means.例文帳に追加
侵入しない手段により、溶出試験中に溶媒温度を正確にかつすばやく測定する方法および機器を提供する。 - 特許庁
To provide a portable electronic device which includes a radio frequency test port that occupies a smaller space.例文帳に追加
本発明は、より小さい空間を占める無線周波数テストポートを備える携帯式電子装置を提供することを目的とする。 - 特許庁
To prevent reduction of the number of semiconductor devices obtained from a semiconductor device forming substrate which is to be subjected to a shear test.例文帳に追加
シェアテストを行う半導体装置形成用基板から得られる半導体装置の数量が減少するのを防止する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|