「Transistor」に関連した英語例文の一覧と使い方(651ページ目) - Weblio英語例文検索

The electric charges generated in the photodiode contained in the pixel are outputted from the pixel via a discharging transistor, inputted into a second pixel data reading section 30 via a switch SW_n, the electric charges having flowed are accumulated in a capacitive element, and a voltage value corresponding to the accumulated electric charges are outputted as a second voltage value V_2, m, n from the section 30.例文帳に追加

画素部に含まれるフォトダイオードで発生した電荷は、放電用トランジスタを経て画素部から出力され、スイッチＳＷ_ｎを経て第２画素データ読出部３０に入力し、その流入した電荷が容量素子に蓄積されて、その蓄積された電荷の量に応じた電圧値が第２画素データ読出部３０から第２電圧値Ｖ_２,ｍ,ｎとして出力される。 - 特許庁

The battery pack 10A turns on an MOS transistor M13 when a thermistor R13 detects that the temperature of a lithium ion secondary battery 12 exceeds a predetermined temperature, and causes a voltage between an external terminal 14 to be connected to a terminal 32 and a terminal 33 of a charger 30 and an external terminal TH to be not more than a predetermined voltage, thereby stopping charging via the charger 30.例文帳に追加

電池パック１０Ａは、サーミスタＲ１３によりリチウムイオン二次電池１２の温度が所定温度を超えたことが検出されたとき、ＭＯＳトランジスタＭ１３をオンとし、充電装置３０の有する端子３２と端子３３とに接続される外部端子１４と外部端子ＴＨとの間の電圧を所定電圧以下とし、充電装置３０からの充電を停止させる。 - 特許庁

In the power amplifier consisting of an amplifier input side matching circuit 12, a transistor(TR) chip 4, an amplifier output side matching circuit, an impedance variable circuit 15, a power supply circuit 8 supplying DC power to the TR chip 4 and an input power sensor monitoring high frequency input power, the impedance variable circuit 15 changes a load impedance of the TR depending on input power.例文帳に追加

増幅器入力側整合回路とトランジスタチップと増幅器出力側整合回路とインピーダンス可変回路とトランジスタチップに直流電力を供給する電源回路と高周波入力電力をモニタする入力電力センサとからなる電力増幅器において、インピーダンス可変回路により入力電力に応じてトランジスタの負荷インピーダンスを変化させる。 - 特許庁

In a method for fabricating the semiconductor integrated circuit having a base film, a thin film transistor and a passivation film, variation in kinds, thickness, and sizes of other substrates is made possible by releasing the semiconductor integrated circuit fabricated on a substrate from the substrate and fixing only the semiconductor integrated circuit to the other substrate.例文帳に追加

下地膜と、薄膜トランジスタ及びパッシバーション膜を有する半導体集積回路の作製方法であって、基板上に作製された半導体集積回路を基板から剥離して、半導体集積回路のみを他の基板に固定する半導体集積回路の作製方法を提供することによって、前記他の基板の種類や厚さ、大きさに関して、さまざまなバリエーションが可能でになる。 - 特許庁

A semiconductor memory is equipped with plural lower part electrodes 9, plural capacitor films 10 made of insulating metal oxides formed continuously on the plural lower part electrodes 9 and upper part electrodes 11 respectively formed on the capacitor films 10 facing to the lower part electrodes 9, while one lower part electrode 9 is respectively connected to the source regions 2 of a transistor.例文帳に追加

半導体基板１上に形成された複数の下部電極９と、複数の下部電極９上にわたって連続して形成され、絶縁性金属酸化物からなる容量膜１０と、下部電極９に対向する容量膜１０上の部分にそれぞれ形成された上部電極１１とを有し、一つの下部電極９が、一つのトランジスタのソース領域２にそれぞれ接続されている。 - 特許庁

With such a constitution, a built-in circuit 37 made by the thin film transistor 38 is formed on the same semiconductor substrate 32, whereon a solid-state image pickup element body 36 is formed.例文帳に追加

電荷転送電極４４を構成する２層の多結晶半導体層４５，４６と同時形成の第１層目多結晶半導体層をトランジスタ基板５１とし、第２層目多結晶半導体層をゲート電極５３とした薄膜トランジスタ３８を構成し、この薄膜トランジスタ３８による内蔵回路３７を固体撮像素子本体３６が形成されたと同一の半導体基板３２上のフィールド絶縁層４８上に形成して構成する。 - 特許庁

This thin film transistor has a gate electrode 2 formed on a transparent insulating substrate 1, a gate insulating film 3 covering the gate electrode 2, a semiconductor active layer 4 and an ohmic contact film 5 formed on the gate insulating film 3, a source electrode 6b, source wiring 6a, and drain electrode 7 formed on the ohmic contact film 5, and a pixel electrode 10 connected to the drain electrode 7.例文帳に追加

本発明に係る薄膜トランジスタは、透明絶縁基板１上に形成されたゲート電極２と、ゲート電極２を覆うゲート絶縁膜３と、ゲート絶縁膜３上に形成された半導体能動層４とオーミックコンタクト膜５と、オーミックコンタクト膜５上に形成されたソース電極６ｂ、ソース配線６ａ及びドレイン電極７と、ドレイン電極７に接続された画素電極１０とを備えたものである。 - 特許庁

The semiconductor device 51 which is electrically connected to a signal input terminal 21 comprises a surge protection circuit including a diode 22 and a transistor 23, a semiconductor substrate 41 having a main surface, a field oxide film 7 formed on the main surface, and conductive layers 12a and 12b on the main surface electrically connected to the signal input terminal 21.例文帳に追加

本発明の半導体装置５１は、信号入力端子２１に電気的に接続され、かつダイオード２２とトランジスタ２３とを有するサージ保護回路を備えた半導体装置５１であって、主表面を有する半導体基板４１と、その主表面に形成されたフィールド酸化膜７と、その主表面上に形成され、かつ信号入力端子２１に電気的に接続された導電層１２ａ、１２ｂとを備えている。 - 特許庁

In the vertical organic transistor in which at least a first electrode (drain electrode) 2, a first semiconductor layer 3, a comb or mesh second electrode (gate electrode) 4, a second semiconductor layer 5 and a third electrode (source electrode) 7 are sequentially provided on a substrate 1, the first semiconductor layer 3 is made of inorganic semiconductor material, and the second semiconductor layer 5 is made of an organic semiconductor material.例文帳に追加

基板１上に、少なくとも、第一の電極（ドレイン電極）２、第一の半導体層３、櫛状又はメッシュ状の第二の電極（ゲート電極）４、第二の半導体層５、及び、第三の電極（ソース電極）７を順次有する縦型有機トランジスタにおいて、前記第一の半導体層３を無機半導体材料で構成し、そして、前記第二の半導体層５を有機半導体材料で構成する。 - 特許庁

A signal output part 31 having a transistor with a pulled-up open collector output or an open drain output wired-OR-connected through a signal line to other photography apparatus outputs Low-level photography control signals SC1-SC3 for controlling the synchronous photography when the preparation of photography is started and outputs the High-level photography control signals SC1-SC3 when the preparation of photography is completed.例文帳に追加

プルアップされたオープンコレクタ出力もしくはオープンドレイン出力が他の撮影装置に信号線を介してワイヤードＯＲ接続されたトランジスタを有する信号出力部３１が、撮影の準備を開始したときにＬｏｗレベルの同期撮影を制御するための撮影制御信号ＳＣ１〜ＳＣ３を出力し、撮影の準備が完了したときにＨｉｇｈレベルの撮影制御信号ＳＣ１〜ＳＣ３を出力する。 - 特許庁

A light detector is provided with a photodiode whose anode is connected to a reference voltage, an initialization MOS transistor connected between the cathode of the photodiode and a first power supply voltage for setting the cathode as the first power supply voltage in an initialization phase, and a means for setting the cathode of the photodiode as a saturation voltage near the reference voltage just before the initialization phase for measuring the voltage of the cathode of the photodiode.例文帳に追加

光検出器は、アノードを基準電圧に接続した光ダイオードと、光ダイオードのカソードと第１供給電圧の間に接続されて該カソードを初期化フェーズの間第１供給電圧に設定する初期化ＭＯＳトランジスタと、該光ダイオードのカソードの電圧を測定するための、該光ダイオードのカソードを初期化フェーズの直前に前記基準電圧に近い飽和電圧に設定する手段を有する。 - 特許庁

Valve opening timing for a solenoid valve fluctuates to resultantly change an electrification period to the solenoid valve for prescribing the fuel injection quantity of an internal combustion engine, because Zener voltage clamped by a Zener diode ZD1 so as to suppress flyback voltage (flyback energy) caused by electrification cutting off for the coil CL of the solenoid valve by a transistor Tr1, has fluctuation due to such as assembly part tolerance in manufacturing.例文帳に追加

トランジスタＴr1による電磁弁のコイルＣＬの通電遮断で発生するフライバック電圧（フライバックエネルギ）を抑えるようツェナダイオードＺＤ1 でクランプされるツェナ電圧が、製造上における例えば、組付部品公差等に起因するばらつきを有しているため電磁弁の開弁タイミングがばらつき、結果として、内燃機関の燃料噴射量を規定する電磁弁への通電期間が変化してしまうこととなる。 - 特許庁

The inverter circuit U11 comprises a CMOS inverter IV1, which includes MOS transistors MP4 and MN4, a P-channel MOS transistor MP3 which functions as the current source for a CMOS inverter IV1, and a CMOS inverter IV2 which is connected in parallel to the CMOS inverter IV1 and includes MOS transistors MP5 and MN5.例文帳に追加

インバータ回路Ｕ１１は、ＭＯＳトランジスタＭＰ４とＭＮ４からなるＣＭＯＳインバータＩＶ１と、ＣＭＯＳインバータＩＶ１の電流源として機能するＰチャネルＭＯＳトランジスタＭＰ３と、ＣＭＯＳインバータＩＶ１の電流源として機能するＮチャネルＭＯＳトランジスタＭＮ３と、ＣＭＯＳインバータＩＶ１に並列に接続されてＭＯＳトランジスタＭＰ５とＭＮ５とからなるＣＭＯＳインバータＩＶ２とからなる。 - 特許庁

In the display device including the optical sensor, each pixel part of a TFT (TFT: thin film transistor) array substrate 40a is provided with: a pixel driving TFT 22 composed of a fine crystal silicon TFT; a first photoelectric conversion TFT 20 composed of fine crystal silicon TFT; and a second photoelectric conversion TFT 21 composed of an amorphous silicon TFT and connected to the first photoelectric conversion TFT 20 in parallel.例文帳に追加

この光センサ内蔵表示装置は、ＴＦＴ（ＴＦＴ：薄膜トランジスタ）アレイ基板４０ａの各画素部に、微結晶シリコンＴＦＴで構成された画素駆動用ＴＦＴ２２と、微結晶シリコンＴＦＴで構成された第１の光電変換用ＴＦＴ２０と、非晶質シリコンＴＦＴで構成され、第１の光電変換用ＴＦＴ２０と並列接続された第２の光電変換用ＴＦＴ２１とを備える。 - 特許庁

The hetero junction field effect transistor includes: a nitride semiconductor layer including a barrier layer 40 and a cap layer 50 formed on the barrier layer 40; a gate electrode 90 provided on the nitride semiconductor layer so that a lower part of the gate electrode 90 is embedded in the nitride semiconductor layer; and a surface protection film 100 formed on the nitride semiconductor layer and made of an insulation film that does not contain Si.例文帳に追加

本発明に係るヘテロ接合電界効果トランジスタは、バリア層４０及びバリア層４０上に形成されたキャップ層５０を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上に設けられたゲート電極９０と、前記窒化物半導体層上に形成されたＳｉを含まない絶縁膜からなる表面保護膜１００とを備える。 - 特許庁

The wireless communication device of the present invention is equipped with a preamplifier 7 which amplifies a received RF signal, a detector 9 which is arranged behind the preamplifier 7 and demodulates the received RF signal outputted by the preamplifier 7 to output the demodulated signal, and a bias setting circuit 11 which adjusts a control signal for a transistor that the preamplifier 7 is equipped with according to signal intensity of the demodulated signal.例文帳に追加

本発明にかかる無線通信装置は、受信ＲＦ信号を増幅する前置増幅器７と、前置増幅器７の後段に配置され、前置増幅器７が出力する受信ＲＦ信号を復調して復調信号を出力する検波器９と、復調信号の信号強度に応じて前置増幅器７が備えるトランジスタに対する制御信号を調節するバイアス設定回路１１とを備えるものである。 - 特許庁

The spin valve transistor has a collector region 1 made of a semiconductor, a base region 2 having a first ferromagnetic body layer 12 where a magnetization direction is changed according to the direction of an external magnetic field, a barrier layer 3 made of an insulator formed on the base region 2 or the semiconductor, and an emitter region 4 having a second ferromagnetic body layer 15 where the magnetization direction is fixed.例文帳に追加

半導体からなるコレクタ領域１と、コレクタ領域１上に形成され、外部磁界の方向に応じて磁化方向が変化する第１の強磁性体層１２を有するベース領域２と、ベース領域２上に形成された絶縁体又は半導体からなるバリア層と３、ベース領域２上に形成され、磁化方向が固定された第２の強磁性体層１５を有するエミッタ領域４とを備える。 - 特許庁

In this power source switchable subscriber circuit, a power transistor is shared, discrimination circuits 116 and 117 for discriminating power source switching are provided with a hysterisis and further, a power source switching spot is not uniquely determined by the voltage of first and third power sources 103 and 111 but can be set as desired by supervisory circuits 114 and 115 and the discrimination circuit 116 and 117.例文帳に追加

電源切り替え型加入者回路内において、パワートランジスタを共有化し、また、電源切り替えの判定を行う判定回路１１６、１１７にヒステリシスを設け、さらに、電源切り替え箇所が第１、３の電源１０３、１１１の電圧によって一意的に決まるのでなく、監視回路１１４、１１５及び判定回路１１６、１１７によって、所望の切り替わり箇所の設定を可能とした。 - 特許庁

The substrate cutting method includes a stage of preparing a base substrate assembly in which a thin film transistor base substrate and a color filter base substrate are joined, a stage of simultaneously focusing at least two laser beams on two or more different points situated away from each other on a vertical line of the base substrate assembly, and a stage of cutting the base substrate assembly by moving two or more mutually different focusing points.例文帳に追加

基板切断方法は、薄膜トランジスター母基板とカラーフィルター母基板とを合着した母基板アセンブリーを準備する段階と、少なくとも二個のレーザービームを母基板アセンブリーの垂直線上に離隔して位置する相異なる二つ以上の地点に同時にフォーカシングする段階と、相異なる二つ以上のフォーカシング地点を移動して母基板アセンブリーを切断する段階とを有する。 - 特許庁

A bipolar transistor (semiconductor device) 100 comprises a silicon layer 7, an impurity region 8 formed on the surface of the silicon layer 7, an emitter electrode 10a made of a polysilicon layer formed on the impurity region 8, and a SiGe layer 9 formed between the impurity region 8 and the emitter electrode 10a and having a width W2 smaller than the width W3 of the emitter electrode 10a.例文帳に追加

このバイポーラトランジスタ（半導体装置）１００は、シリコン層７と、シリコン層７の表面に形成された不純物領域８と、不純物領域８上に形成されたポリシリコン層からなるエミッタ電極１０ａと、不純物領域８とエミッタ電極１０ａとの間に形成され、エミッタ電極１０ａの幅Ｗ３よりも小さい幅Ｗ２を有するＳｉＧｅ層９とを備えている。 - 特許庁

In a semiconductor device in which an ion implantation process for ROM writing is performed after an interlayer insulating film is formed in order to shorten a TAT(turn around time), an etching stopper film consisting of a polysilicon film 12 acting as the bottom part of a through hole 20 for ion implantation lies at least at a desired position of the interlayer insulating film formed on a transistor 6 region where ROM writing is performed.例文帳に追加

ＴＡＴ短縮を図るために層間絶縁膜を形成した後にＲＯＭ書き込み用のイオン注入工程が施される半導体装置において、前記イオン注入用のスルーホール２０の底部となるポリシリコン膜１２から成るエッチングストッパ膜が、少なくともＲＯＭ書き込みが行われるトランジスタ６領域上に形成された層間絶縁膜の所望位置に介在されていることを特徴とする。 - 特許庁

In this bipolar transistor formed on a silicon substrate 1, the basic structure is constituted of an intrinsic base 6 having a one conductivity type impurity formed on the surface of a semiconductor substrate, and an emitter 10 having the opposite conductivity type impurity embedded in the intrinsic base 6, and single crystal silicon 9a having an opposite conductivity type impurity and a second poly silicon 11 formed in a layer stack on the emitter 10.例文帳に追加

シリコン基板１上に形成されるバイポーラトランジスタであって、その基本構造では、半導体基板表面に一導電型不純物を有する真性ベース６が形成され、真性ベース６に埋め込まれて逆導電型不純物を有するエミッタ１０が形成され、エミッタ１０上に逆導電型の単結晶シリコン９ａと第２のポリシリコン１１が積層して形成されている。 - 特許庁

The molecular transistor of the three-terminal device comprises at least one highly-branched organic molecular chain coupled to a conjugate oligomer at the side of a molecular wire that couples the conductive conjugate oligomer connected with a source drain and a drain electrode at its both ends and a conductive metal in a straight chain shape, and also comprises gate electrodes composed of the conductive metals at tail ends of the organic molecular chain.例文帳に追加

両端にソース電極とドレイン電極を接続した電導性共役オリゴマーと導電性金属とを直鎖状に結合した分子ワイヤーの側面に、前記共役オリゴマーに結合する少なくとも１個の高度に分岐した有機分子鎖を有し、前記有機分子鎖のそれぞれの分岐末端に導電性金属からなるゲート電極を備えた三端子素子の分子トランジスタである。 - 特許庁

The semiconductor device has a semiconductor layer formed on a semiconductor substrate 11 with an insulating film 12 interposed therebetween and having a ridge structure portion made partially thick, an optical waveguide composed of a lengthwise partial region of the ridge structure portion and having a light path along the length, and a transistor portion constituted using the other lengthwise partial region of the ridge structure portion on the path of the optical waveguide.例文帳に追加

半導体基板１１上に絶縁膜１２を介して形成され、部分的に肉厚とされたリッジ構造部分を有する半導体層と、リッジ構造部分の長手方向の一部の領域によって構成され、その長手方向が光の経路とされた光導波路と、光導波路の経路上においてリッジ構造部分の長手方向の他の一部の領域を用いて構成されたトランジスタ部とを備える。 - 特許庁

To provide a method that directly grows nitride semiconductor devices such as nitride semiconductor light emitting device where a nitride semiconductor layer is epitaxially grown and a transistor device on a single crystal layer after the single crystal layer where both the a-axis and c-axis of the nitride semiconductor are arranged is directly formed on a substrate, without forming a low temperature-amorphous buffer layer and its nitride semiconductor single crystal layer.例文帳に追加

アモルファス状の低温バッファ層を形成することなく、直接窒化物半導体のａ軸とｃ軸の両方が揃った単結晶層を基板上に形成し、その単結晶層上に窒化物半導体層がエピタキシャル成長された窒化物半導体発光素子やトランジスタ素子などの窒化物半導体素子、およびその窒化物半導体単結晶層を直接成長する方法を提供する。 - 特許庁

A crystal defect caused by the implantation of a fluorine ion can be recovered to decrease the leak level of the p-channel MOS transistor and a fluctuation in the leak by the steps of implanting a fluorine ion for forming the fluorine ion implantation region, implanting ion for forming a p-tyep LDD6, and heat treating before forming side walls of gate electrodes 3, 23 at temperatures not less than 900°C.例文帳に追加

フッ素イオン注入領域形成用のフッ素イオン注入、ｐ型ＬＤＤ６形成用のイオン注入後で、かつ、ゲート電極３，２３のサイドウォールの形成前に９００℃以上の熱処理を行うことにより、フッ素イオン注入による結晶欠陥を回復することが出来，その結果ｐチャネル型ＭＯＳトランジスタのリークレベルを低くすることができ，かつリークのばらつきも小さくできる。 - 特許庁

The semiconductor integrated circuit device is provided with a first power source means equipped with a current supply element composed of a bipolar transistor for supplying a first potential required for operating the internal circuit and a second power source means for supplying a second potential set lower than the first potential, and when operating the internal circuit, the first potential is supplied but when not operating the internal circuit, the second potential is supplied.例文帳に追加

バイポーラトランジスタよりなる電流供給素子を含み、内部回路を動作させるために必要な第一の電位を供給する第一の電源手段と、前記第一の電位よりも低く設定された第二の電位を供給する第二の電源手段を備えており、前記内部回路を動作させる時には第一の電位を供給し、動作させない時には第二の電位を供給する。 - 特許庁

The non-volatile memory element has a plurality of memory transistors disposed on a semiconductor substrate with a NAND string, string selection transistors disposed at one-side ends of the plurality of memory transistors on the semiconductor substrate, ground selecting transistors disposed in other ends of the plurality of memory transistors on the semiconductor substrate, and a bit line electrically connected to the semiconductor substrate and to the gate electrode of the ground selecting transistor.例文帳に追加

本発明は、半導体基板上にＮＡＮＤストリングで配置された複数のメモリトランジスタと、複数のメモリトランジスタ一端の半導体基板上に配置されたストリング選択トランジスタと、複数のメモリトランジスタ他端の半導体基板上に配置された接地選択トランジスタと、半導体基板及び接地選択トランジスタのゲート電極に電気的に連結されたビットラインと、を備える不揮発性メモリ素子である。 - 特許庁

The semiconductor device includes: a semiconductor substrate 11; a gate insulating film 12 which is formed by radical oxidation or plasma oxidation, on the surface of the semiconductor substrate 11, including at least the interior of a hole formed in the semiconductor substrate 11; a gate electrode 14 which is formed to be embedded in the hole; and a vertical MOS transistor which is constituted including the gate insulating film 12 and the gate electrode 14.例文帳に追加

半導体基体１１と、この半導体基体１１に形成された穴の内部を少なくとも含む半導体基体１１の表面に形成され、ラジカル酸化又はプラズマ酸化によって形成された、ゲート絶縁膜１２と、穴に埋め込まれて形成されたゲート電極１４と、ゲート絶縁膜１２及びゲート電極１４を含んで構成される縦型のＭＯＳトランジスタを含む半導体装置を構成する。 - 特許庁

This semiconductor device is equipped with a MOS transistor, formed on a semiconductor layer provided on an embedded insulating film 2 on the semiconductor substrate 1, where a contact hole 23 is brought into contact with the substrate 1 penetrating through the embedded insulating film 2, a plug 40 is filled into the contact hole 23, and a wiring layer 44 is formed on the plug 40 and connected to a ground voltage Vss1.例文帳に追加

半導体基板１上の埋め込み絶縁膜２上に形成される半導体層３上にＭＯＳトランジスタが形成される半導体装置において、前記埋め込み絶縁膜２を貫通して前記基板１上にコンタクトするコンタクト孔２３と、このコンタクト孔２３内に埋め込まれたプラグ４０と、このプラグ４０上に形成され、接地電圧Ｖｓｓ１に接続される配線層４４とを有することを特徴とする。 - 特許庁

The thin film transistor (TFT) is provided with a gate electrode, a gate insulating film 3, a first semiconductor film 4 which are successively formed on a transparent insulating substrate 1, a second semiconductor film 5 formed on the first semiconductor film 4 in a separated state of planes and containing high density impurity, and a source electrode 6a and a drain electrode 6b which are formed on the separated second semiconductor film 5.例文帳に追加

本発明の薄膜トランジスタは、透明絶縁基板１上に順次形成されたゲート電極２、ゲート絶縁膜３および第１の半導体膜４と、第１の半導体膜４上に形成され、平面的に分離された高濃度不純物を含む第２の半導体膜５と、分離された第２の半導体膜５上にそれぞれ形成されたソース電極６ａおよびドレイン電極６ｂと、を備えている。 - 特許庁

Uniformity of coating of an organic protective film can also be sufficiently secured by applying to make the thickness of the organic protective film 1.5 μm or less in the liquid crystal display element , and etching of a contact hole 42 for connecting the picture element electrode 50 and a TFT source electrode 46 is uniformized, and disconnection failure and dyeing failure between a transistor and the picture element electrode 50 can be minimized.例文帳に追加

また、ここにいう液晶表示素子において有機保護膜の厚さを１．５μｍ以下に塗布することで有機保護膜のコーティングの均一性を充分に確保することができ、画素電極５０とＴＦＴのソース電極４６を接続させるためのコンタクトホール４２のエッチングを均一にしてトランジスタと画素電極５０の間の断線不良及び染色不良を最小化することができる。 - 特許庁

The light emitting device includes: the organic EL element 8 including a pixel electrode 13 and a counter electrode, which are constructed on a substrate, and a light emitting function layer, which is held between them; a relay line 61 electrically connecting between the pixel electrode 13 and a driving transistor 9 driving the organic EL element; and a Hall element 500 detecting magnetic field generated by a current flowing to the relay line.例文帳に追加

発光装置は、基板上に構築される画素電極１３及び対向電極、並びに、これらに挟持される発光機能層を含む有機ＥＬ素子８と、前記画素電極１３及び有機ＥＬ素子を駆動する駆動トランジスタ９間を電気的に連絡する中継線６１と、この中継線に流れる電流によって発生する磁場を検知するホール素子５００と、を備える。 - 特許庁

The light emitting display device is equipped with a first display element 120 having a first pixel 121 which is made to emit light by the current from a pixel circuit 125 by an active driving system including the at least one transistor formed on a substrate 110, and a second display element 126 having a second pixel 127 made to emit light by the current supplied by a passive driving system on the substrate 110.例文帳に追加

本発明による発光表示装置は，基板１１０上に形成されて少なくとも一つのトランジスタを含む能動駆動方式による画素回路１２５からの電流によって発光する第１画素１２１を有する第１表示部１２０と，上記基板１１０上に受動駆動方式により供給される電流によって発光する第２画素１２７を有する第２表示部１２６と，を備える。 - 特許庁

The organic semiconductor thin-film transistor of a bottom gate/bottom contact type comprises a flattening layer 7 formed continuously between a source electrode 5 and a drain electrode 6 for moderating a height-level difference between both electrode ends, wherein the flattening layer 7 has control over crystal orientation, thereby forming an organic semiconductor layer over a predetermined portion of the top of the flattened source electrode, the flattening layer, and the drain electrode.例文帳に追加

ボトムゲート・ボトムコンタクト型の有機半導体薄膜トランジスタであって、ソース電極５とドレーン電極６との間に、両電極端の段差を平坦化するように連続的に設けられた平坦化層７をさらに備え、平坦化層７は、結晶配向規制力を有し、平坦化されたソース電極、平坦化層、およびドレーン電極の上部の所定部分に渡って有機半導体層が形成される。 - 特許庁

In a so-called gate storage type liquid crystal display device using a thin film transistor as a switching element and forming auxiliary capacitance between a pixel electrode 4 and gate wiring 8, a partial metallic film constituting the gate wiring 8 of the part forming an auxiliary capacitance with the pixel electrode 4 is notched, and an ITO film 9 being a transparent film is formed so as to cover the notched part as the gate wiring.例文帳に追加

スイッチング素子として薄膜トランジスタを用い、かつ、画素電極４とゲート配線８との間で補助容量を形成する、いわゆるゲートストレージ型の液晶表示装置において、画素電極４との間で補助容量を形成する部分のゲート配線８を構成する金属膜を一部切り欠き、切り欠いた部分を覆うように透明導電膜であるＩＴＯ膜９をゲート配線として形成する。 - 特許庁

To provide a semiconductor device which is structured such as not to transmit static pulses to an internal circuit element, while pulling the rate of the static pulses as much as possible, or transmit fast and large static pulses to the internal circuit element after changing the static pulses to slow and small signals by forming an NMOS transistor for ESD protection in a small occupied area, and exerting full ESD protective function.例文帳に追加

小さな占有面積でＥＳＤ保護用のＮ型ＭＯＳトランジスタを形成し、できる限り多くの割合の静電気パルスを引き込みつつ内部回路素子には伝播させない、あるいは早く大きな静電気パルスを遅く小さな信号に変化させてから内部回路素子へ伝えるようにした、十分なＥＳＤ保護機能を果たせるＥＳＤ保護素子を有する半導体装置を得る。 - 特許庁

This image display device includes: a light emitting element emitting light by an electric current from one end to the other end; a driving transistor having first, second and third electrodes in which the first electrode is electrically connected to the other end to adjust an electric current flowing between the first and the second electrodes by potential applied to the third electrode; and a resistance member electrically connected in parallel with the light emitting element.例文帳に追加

画像表示装置であって、一端部から他端部への電流によって発光する発光素子と、第１、第２、第３電極を有し、該第１電極が他端部に対して電気的に接続され、第１電極と第２電極との間に流れる電流を、第３電極に付与される電位によって調整する駆動トランジスタと、発光素子に対して電気的に並列に接続される抵抗部材とを備える。 - 特許庁

During the course in which the detection temperature of a thermistor TH2 rises to a second temperature T2 or more, the current from a differential amplifier 44 to the action point "a" increases gradually and the error voltage Ve decreases gradually, and a clock signal in which the On duty decreases gradually is outputted from the PWM comparator 40 to the NMOS transistor 34, and the forward current supplied to the LED 32 decreases linearly.例文帳に追加

サーミスタＴＨ２の検出温度が第２の温度Ｔ２以上に上昇する過程では、差動増幅器４４から作用点ａへの電流が順次増加し、誤差電圧Ｖｅが順次低くなり、ＰＷＭコンパレータ４０からＮＭＯＳトランジスタ３４に対して、オンデューティが順次小さくなるクロック信号が出力され、ＬＥＤ３２に供給されるフォワード電流がリニアに減少する。 - 特許庁

In a transistor including an oxide semiconductor film, dehydration or dehydrogenation is performed on the oxide semiconductor film through heat treatment and an insulation film including oxygen, preferably a gate insulation film including a region containing oxygen more than the stoichiometric composition ratio is used as a gate insulation film in contact with the oxide semiconductor film, whereby oxygen is supplied from the gate insulation film to the oxide semiconductor film.例文帳に追加

酸化物半導体膜を含むトランジスタにおいて、酸化物半導体膜に熱処理による脱水化または脱水素化を行うとともに、酸化物半導体膜と接するゲート絶縁膜として、酸素を含む絶縁膜、好ましくは、化学量論的組成比より酸素が多い領域を含むゲート絶縁膜を用いることで、該ゲート絶縁膜から酸化物半導体膜へ酸素を供給する。 - 特許庁

The solid-state imaging device has a plurality of unit pixels arrayed which consist of: a storage well 2 for accumulating electric charges generated by a photoelectric conversion element with incident light; a transfer control element region TT for transferring electric charges to a floating diffusion region; and an output transistor Tm for outputting pixel signals amplified using the electric charges transferred to the floating diffusion region.例文帳に追加

本発明の固体撮像装置は、入射した光によって光電変換素子が発生した電荷を蓄積する蓄積ウェル２と、電荷をフローティングディフュージョン領域へ転送するための転送制御素子領域ＴＴと、フローティングディフュージョン領域に転送された電荷に基づいて増幅された画素信号を出力するための出力用トランジスタＴｍと、を備えた単位画素を、複数配列して構成される。 - 特許庁

A digital drive type display device equipped with a plurality of pixel circuits is provided with a current adjusting transistor Tr3 between a node N2 where power lines V2 from the respective pixel circuits 100 gather and a low-potential side power source CV in order to reduce variation of a current flowing to an organic light emitting device OLED provided to a pixel circuit 100.例文帳に追加

複数の画素回路を備えるデジタル駆動型の表示装置において、画素回路１００に設けられた有機発光素子ＯＬＥＤに流れる電流の変動を軽減するために、各画素回路１００から出る電源線Ｖ２が収束する節点Ｎ２と低電位側の電源ＣＶとの間に、有機発光素子ＯＬＥＤに流れる電流を調整する電流調整用トランジスタＴｒ３が設けられる。 - 特許庁

In the semiconductor device composed of a semiconductor wafer 1, an element isolation region 3 formed on the surface of this semiconductor wafer, a complementary MIS transistor formed on the semiconductor wafer and a Schottky barrier diode formed inside a region, which is surrounded with the element isolation region, on the semiconductor wafer, Schottky junction 8a comprising the Schottky barrier diode is formed away from the element isolation region for a fixed distance.例文帳に追加

半導体基板１と、該半導体基板表面に形成された素子分離領域３と、前記半導体基板上に形成された相補型ＭＩＳトランジスタと、前記素子分離領域に囲まれた半導体基板上の領域内に形成されたショットキーバリアダイオードとからなり、該ショットキーバリアダイオードを構成するショットキー接合８ａが前記素子分離領域から一定距離離れて形成されてなる半導体装置。 - 特許庁

The semiconductor device having a transistor has a plurality of strip-like semiconductor films disposed in parallel on an insulated surface with a predetermined spacing, a gate insulating film facing the upper surface and side surface of each of the plurality of strip-like semiconductor films, and a gate electrode for covering the upper surface and side surfaces of each of the strip-like semiconductor films via the gate insulated film.例文帳に追加

トランジスタを有する半導体装置であって、絶縁表面上に所定の間隔を隔てて互いに平行に配列された複数の短冊状の半導体膜と、前記複数の短冊状の半導体膜の上面及び側面に接するゲート絶縁膜と、前記ゲート絶縁膜を介して前記複数の短冊状の半導体膜の上面及び側面を覆うゲート電極を有する半導体装置である。 - 特許庁

Further, the oxide semiconductor film used for an active layer of the transistor is a highly purified and electrically modified to i-type (intrinsic) by performing heat treatment to remove impurities such as hydrogen, moisture, a hydroxyl group or a hydride, and supplying oxygen which is reduced together with the impurity removal step and is a main component material constituting the oxide semiconductor.例文帳に追加

また、トランジスタの活性層に用いる酸化物半導体膜は、熱処理によって、水素、水分、水酸基又は水素化物などの不純物を酸化物半導体より排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料である酸素を供給することによって、高純度化及び電気的にｉ型（真性）化されたものである。 - 特許庁