「Transistor」に関連した英語例文の一覧と使い方(654ページ目) - Weblio英語例文検索

The transistor includes: a gate electrode 18 formed on an active region 11; a sidewall 19 formed on the side of the gate electrode 18; a second-conductivity pocket region 13 formed at both sides of the gate electrode 18 in the active region 11; and a first-conductivity source/drain region 14 formed at both sides of the sidewall 19 in the active region 11 and positioned shallower than the pocket region 13.例文帳に追加

トランジスタは、活性領域１１の上に形成されたゲート電極１８と、ゲート電極１８の側面上に形成されたサイドウォール１９と、活性領域１１におけるゲート電極１８の両側方に形成された第２導電型のポケット領域１３と、活性領域１１におけるサイドウォール１９の両側方で且つポケット領域１３よりも浅い位置に形成された第１導電型のソースドレイン領域１４とを有している。 - 特許庁

To provide a manufacturing method for a thin-film transistor (TFT) substrate that can simplify a manufacturing process of a TFT substrate.例文帳に追加

本発明の製造方法は、基板100上にトランジスタ薄膜パターン120を形成する段階、保護膜140を形成する段階、フォトレジスト層を形成する段階、画素領域150aを形成する段階、互いに分離された画素電極170及び導電膜160を形成する段階、ストリッピング組成物184を利用してフォトレジストパターン150をストリッピングして、フォトレジスト表面に形成された導電膜160を基板100から分離するストリッピング段階、及び貯蔵タンク186内で分離した導電膜を溶解させる段階を含む。 - 特許庁

The charge pump boosting circuit 101 used for boosting the gate voltage of the transfer transistor 12 includes an oscillation frequency variable oscillator circuit and a pump section that is driven by an output pulse of the oscillator circuit and during a pixel reading term for reading a potential of a charge storage section FD of a pixel part 10a, the oscillator circuit in the charge pump boosting circuit 101 is controlled to reduce an oscillation frequency thereof.例文帳に追加

転送トランジスタ１２のゲート電圧の昇圧に用いるチャージポンプ型昇圧回路１０１を、発振周波数可変のオシレータ回路、および該オシレータ回路の出力パルスにより駆動されるポンプ部を有する回路構成とし、画素部１０ａの電荷蓄積部ＦＤの電位を読み出す画素読み出し期間には、チャージポンプ型昇圧回路１０１におけるオシレータ回路を、その発振周波数が低下するよう制御するようにした。 - 特許庁

After intensity information on each pixel in a video frame, a field, a frame or a part of field is stored in the input capacitor 306 of a suitable micro mirror cell, a frame signal is applied to an input 308, then a charge is transferred between the capacitors 306, 310, a transistor 314 is turned on, a voltage is applied to the input 316, thereby charged a capacitor 318.例文帳に追加

ビデオ・フレーム又はフィールド或いはフレーム又はフィールドの一部分にある各々の画素に対する強度情報が適切なマイクロミラー・セルの入力キャパシタ３０６に記憶された後、フレーム信号が入力３０８に印加されて、キャパシタ３０６及び３１０の間で電荷の転送が出来るようにすると共に、トランジスタ３１４をターンオンし、入力３１６に電圧を印加して、キャパシタ３１８を充電することが出来るようにする。 - 特許庁

The organic thin film transistor comprises source and drain electrodes provided on a support, an organic semiconductor layer formed in contact with these electrode, a gate insulation layer formed in contact with the organic semiconductor layer, and a gate electrode formed on the gate insulation layer wherein the gate insulation layer is composed of a metal oxide or a nitride and an organic thin film layer is formed between the gate insulation layer and the organic semiconductor layer.例文帳に追加

支持体上に付設されたソース、ドレイン電極、該電極に接して形成された有機半導体層、該有機半導体層に接して形成されたゲート絶縁層及びゲート絶縁層上に形成されたゲート電極からなる有機薄膜トランジスタにおいて、ゲート絶縁層が金属酸化物或いは窒化物からなり、該ゲート絶縁層と有機半導体層の間に有機薄膜層が形成されたことを特徴とする有機薄膜トランジスタ。 - 特許庁

The field-effect transistor includes a channel layer mainly containing InGaAs, a Schottky layer mainly containing AlGaAs, a stopper layer mainly containing InGaP, a cap layer including a first region and a second region arranged with a recess for exposing a surface of the Schottky layer formed therebetween, a source/drain electrode arranged on the cap layer, and a gate electrode arranged on the surface of the Schottky layer exposed by the recess.例文帳に追加

ＩｎＧａＡｓを主要な材料とするチャネル層と、ＡｌＧａＡｓを主要な材料とするショットキー層と、ＩｎＧａＰを主要な材料とするストッパ層と、ショットキー層の表面を露出するリセスを挟んで配置された第１領域と第２領域とを含むキャップ層と、キャップ層の上に設けられたソース／ドレイン電極と、リセスによって露出されたショットキー層の表面に設けられたゲート電極とを具備する電界効果トランジスタを構成する。 - 特許庁

The fabrication method of the thin film transistor includes the steps of: forming a gate electrode with a first mask; forming an active pattern and a photoresist pattern with a second mask; ashing the photoresist pattern based on a predetermined width of an etch stopper; forming the etch stopper by patterning an insulating layer underlying the ashed photoresist pattern; and forming a source electrode and a drain electrode with a third mask.例文帳に追加

本発明による薄膜トランジスタの製造方法は、第１マスクでゲート電極を形成する段階と、第２マスクでアクティブパターンとフォトレジストパターンを形成する段階と、エッチストッパーの幅に対応する幅だけ前記フォトレジストパターンをアッシングする段階と、前記アッシングされたフォトレジストパターン下部の絶縁膜をパターニングしてエッチストッパーを形成する段階と、第３マスクでソース電極とドレイン電極を形成する段階と、を含むことを特徴とする。 - 特許庁

The photoelectric converting device equipped with a photoelectric converting element and a logarithmic conversion part which converts a signal from the photoelectric converting element into a voltage proportional to a logarithm by using a diode characteristic of a PN junction is characterized in that the PN junction of the logarithmic conversion part is formed of two terminals among the emitter, base, and collector of a bipolar transistor and the remaining one terminal is connected to a semiconductor substrate.例文帳に追加

光電変換素子と、ＰＮ接合のダイオード特性を用いて前記光電変換素子からの信号を対数に比例した電圧に変換する対数変換部とを備えた光電変換装置において、前記対数変換部のＰＮ接合をバイボーラトランジスタのエミッタ、ベース、コレクタの内のいずれか２つの端子により形成し、残り一つの端子が半導体基板に接続されている事を特徴とする光電変換装置を提供する。 - 特許庁

When a metal wiring layer connected with a gate layer is formed above the gate layer in order to transmit an electric signal to the gate layer of a MOS transistor formed in a functional circuit region adjacent to the cell formation region of an SRAM memory cell, the metal wiring layer is arranged in a layer different from a wordline layer formed above the gate layer at a metal damascene process using a second metal damascene process.例文帳に追加

ＳＲＡＭメモリセルのセル形成領域に隣接した機能回路領域に形成されるＭＯＳトランジスタのゲート層に電気的信号を伝達するために前記ゲート層と接続される金属配線層を前記ゲート層の上方に形成する場合に、前記ゲート層の上方に金属ダマシン工程で形成されるワードライン層とは互いに異なる層で第２の金属ダマシン工程を用いて前記金属配線層を配置する。 - 特許庁

This stabilized power supply unit including an output transistor 2 receiving an input voltage Vin from the outside and a control circuit 4c for controlling the output transitor 2 so that an output voltage Vout of the DC stabilized power supply unit may be stabilized comprises a voltage supply circuit 3c which steps down the input voltage Vin and outputs a voltage obtained by the stepping-down as a voltage for driving the control circuit 4c.例文帳に追加

外部からの入力電圧Ｖｉｎを受ける出力トランジスタ２と、当該直流安定化電源装置の出力電圧Ｖｏｕｔが安定化するように出力トランジスタ２を制御する制御回路４ｃと、を備えた直流安定化電源装置において、入力電圧Ｖｉｎを降圧し、その降圧によって得られた電圧を、制御回路４ｃを駆動するための電圧として出力する電圧供給回路３ｃを備えている。 - 特許庁

This manufacturing method of the organic thin-film transistor has an electrode-forming process of forming a source electrode 103 and a drain electrode 104; an organic semiconductor layer process of forming an organic semiconductor layer 105, connected to the source electrode 103 and the drain electrode 104; and an aging process of heating the organic semiconductor layer 105 and applying an AC voltage to a portion between the source electrode 103 and to the drain electrode 104.例文帳に追加

本発明に係る有機薄膜トランジスタの製造方法は、ソース電極１０３及びドレイン電極１０４を形成する電極形成工程と、ソース電極１０３及びドレイン電極１０４に接続される有機半導体層１０５を形成する有機半導体層工程と、有機半導体層１０５を加熱し、ソース電極１０３及びドレイン電極１０４間に交流電圧を印加するエージング工程とを含む。 - 特許庁

The liquid crystal display panel 10A which has an array substrate AR having an inverted stagger type a-SiTFT formed as a switching element on a transparent substrate 11 is characterized in that a refracting means of refracting light from a backlight source not to reach a thin film transistor is formed on the surface of the transparent substrate 11 on the opposite side from the surface where the TFT is formed to overlap with the TFT in plan view.例文帳に追加

透明基板１１上にスイッチング素子として逆スタガ型ａ−ＳｉＴＦＴが形成されたアレイ基板ＡＲを有する液晶表示パネル１０Ａにおいて、前記透明基板１１のＴＦＴが形成されている面とは反対側の面に、平面視で前記ＴＦＴと重複する位置に、バックライト光源からの光を前記薄膜トランジスタから反らすように屈折させる屈折手段を形成したことを特徴とする。 - 特許庁

The thin film transistor 1 mounted on a substrate 10 includes a source electrode 20a and drain electrode 20b separately disposed each other, an organic semiconductor layer 30 disposed between the source electrode 20a and drain electrode 20b, a gate insulating layer 40 disposed between the organic semiconductor layer 30 and gate electrode 50.例文帳に追加

薄膜トランジスタ１は、互いに分離して設けられたソース電極２０ａおよびドレイン電極２０ｂと、ソース電極２０ａおよびドレイン電極２０ｂ間に介在する有機半導体層３０と、有機半導体層３０とゲート電極５０との間に位置するゲート絶縁層４０とを有する構造をしており、さらに基板１０上に搭載されており、ゲート絶縁層４０は、金属イオンを補足し得るイオン捕捉物質４１を含有している。 - 特許庁

An organic semiconductor device comprises an organic semiconductor layer which constitutes an active layer of the organic semiconductor thin film transistor and has an electric field effect mobility; source-drain electrodes formed in the organic semiconductor layer; and an organic compound molecular layer for controlling the threshold voltage formed in the organic semiconductor layer at the source-drain electrodes in piles, and forming a charge transfer interface at an interval to the semiconductor layer.例文帳に追加

有機半導体薄膜トランジスタの活性層を構成し、電界効果移動度を有する有機半導体層と、有機半導体層に形成されたソース、ドレイン電極と、ソース・ドレイン電極間の該有機半導体層に重ねて形成され、有機半導体層との間において電荷移動界面を形成するしきい値電圧制御用有機化合物分子層を備えたことを特徴とする有機半導体装置によって解決される。 - 特許庁

The ZnO thin film transistor comprises: a semiconductor channel formed of ZnO; source electrodes and drain electrodes, which are disposed at the both sides of the above semiconductor channel and having a conductive oxygen dispersion layer formed by an oxygen-affinity metal in contact with the above semiconductor channel; a gate for forming electric field to the above semiconductor channel; and a gate insulator layer interposing between the above gate and the semiconductor channel.例文帳に追加

また、ＺｎＯで形成された半導体チャンネルと、前記半導体チャンネルの両側に設けられ、前記半導体チャンネルに接触する酸素親和性金属による導電性の酸素拡散層を有するソース電極及びドレイン電極と、前記半導体チャンネルに電界を形成するためのゲートと、前記ゲートと半導体チャンネルとの間に介在されるゲート絶縁層と、を備えることを特徴とするＺｎＯ薄膜トランジスタである。 - 特許庁

A light modulator driving circuit includes: a modulation circuit for supplying a modulation signal to a light modulator; a DC bias line connected to the light modulator in parallel with the modulation circuit; an inductor connected between the DC bias line and the modulation circuit; a bias circuit having a transistor driven on the DC bias line and a feedback path from the DC bias line; and a low pass filter installed on the feedback path.例文帳に追加

光変調器駆動回路は、光変調器に対して変調信号を供給する変調回路と、光変調器に対して変調回路と並列に接続された直流バイアスラインと、直流バイアスラインと変調回路との間に接続されたインダクタと、直流バイアスライン上で駆動されるトランジスタおよび直流バイアスラインからのフィードバック経路を有するバイアス回路と、フィードバック経路上に設けられたローパスフィルタと、を有する。 - 特許庁

In a channel protected thin film transistor in which an oxide semiconductor is used for a channel formation region, an oxide semiconductor layer which is dehydrated or dehydrogenated by heat treatment is used as an active layer, a crystal region formed of nanocrystals is included in a superficial portion of the channel formation region, and the other portion is amorphous or is formed of a mixture of amorphous materials and microcrystals, where an amorphous region is dotted with microcrystals.例文帳に追加

チャネル形成領域に酸化物半導体を用いたチャネル保護型の薄膜トランジスタであって、加熱処理により脱水化または脱水素化された酸化物半導体層を活性層に用い、チャネル形成領域の表層部にはナノクリスタルで構成された結晶領域を有し、その他の部分は非晶質、または非晶質領域中に微結晶が点在した非晶質と微結晶の混合物で形成されている。 - 特許庁

The frequency-voltage conversion circuit comprises: a differentiation circuit receiving a clock signal; a buffer circuit receiving an output from the differentiation circuit outputting it as a pulse wave; an integration circuit converting the pulse wave output by the buffer circuit to a DC voltage; and a MOS transistor receiving the clock signal at a gate terminal and having a source terminal connected to a ground terminal and a drain terminal connected to an output terminal of the differentiation circuit.例文帳に追加

周波数−電圧変換回路は、クロック信号を受信する微分回路と、微分回路の出力を受けてパルス波として出力するバッファ回路と、バッファ回路から出力されたパルス波を直流電圧に変換する積分回路と、クロック信号をゲート端子で受信するとともに、ソース端子が接地端子に接続され、ドレイン端子が微分回路の出力端子に接続されたＭＯＳトランジスタと、を備えている。 - 特許庁

A field effect transistor includes: a substrate 101 comprising a semi-insulating InP; a hole transit layer 102 formed on the substrate 101 and comprising GaAsSb in which carbon (C) is introduced as a p-type impurity; a channel layer 103 formed on the hole transit layer 102 and comprising InGaAs; an electron supply layer 104 formed on the channel layer 103; and a barrier layer 105 formed on the electron supply layer 104.例文帳に追加

半絶縁性のＩｎＰからなる基板１０１と、基板１０１の上に形成されて、炭素（Ｃ）がｐ形の不純物として導入されたＧａＡｓＳｂからなる正孔走行層１０２と、正孔走行層１０２の上に形成されたＩｎＧａＡｓからなるチャネル層１０３と、チャネル層１０３の上に形成された電子供給層１０４と、電子供給層１０４の上に形成された障壁層１０５とを備える。 - 特許庁

Consequently, the ON control voltage between the gate and source of the MOS transistor T4 in a charge pump circuit 10 has a constant level of Vcc2+|Vo|=VBE+Vcc1 regardless of variation of the output voltage Vo.例文帳に追加

電圧調整回路４０に正電圧Ｖcc1を供給すると、第２電源ライン５の電位Ｖcc2は、出力電圧Ｖｏ≧−Ｖ_ＢＥのとき、正電圧Ｖcc1の電位レベル、Ｖｏ＜−Ｖ_ＢＥのとき、Ｖcc2＝Ｖcc1-(|Ｖｏ|-Ｖ_ＢＥ)で示される電位、Ｖｏ＝−Ｖcc1のとき、Ｖ_ＢＥの電位レベルと、出力電圧Ｖoの変化に追随し、チャージポンプ回路１０のＭＯＳトランジスタＴ４のゲート・ソース間のオン制御電圧はＶcc2+|Ｖｏ|＝Ｖ_ＢＥ+Ｖcc1と、出力電圧Ｖoの変化に関わらず一定となる。 - 特許庁

A technology further improving a performance by electrostatic induction in order for conventional transistor and semiconductor to meet high requirements of technology, performance and material depending on a spreading of various purpose applications in such a way that by utilizing a developed oil, those requirements are satisfied with aspects such as performance, process, and cost or the like, that the oil is circulated, and that high voltage is applied.例文帳に追加

従来のトランジスター及び半導体がその多目的の用途の広がりに応じて技術、性能及び材料面で要求度の高まりみせているのに応える為、開発した油を利用することによって新技術で、その要求を性能、加工及びコスト面でも充分満たす上、その油を循環させて性能を更にアップすると同時に高圧を印加することによって静電誘導による性能を更に高めた技術。 - 特許庁

In this transistor, at least one part of the source-drain electrodes is a conductive oxide having a reduced surface, and the internal ends of the source-drain electrodes are positioned inner than both ends of the gate electrode.例文帳に追加

基板上に間隔を有して形成されるソース・ドレイン電極と、該ソース・ドレイン電極の間隙及び表面にチャネルとして形成される酸化亜鉛(ZnO)を主成分とする酸化物半導体薄膜層を少なくとも有する薄膜トランジスタであって、該ソース・ドレイン電極の少なくとも一部が、表面の還元された導電性酸化物であり、該ソース・ドレイン電極の内側端部が該ゲート電極の両端部より内側に位置することを特徴とする薄膜トランジスタを提供する。 - 特許庁

The semiconductor integrated circuit comprises nonvolatile memory elements (PM1, PM2) which have first electrodes, first drain electrodes, floating gate electrodes and control gate electrodes and can have different threshold voltages, and read transistor elements DM1, DM2 which have second source electrodes and second drain electrodes, use the floating gate electrodes as gate electrodes and can have different mutual conductances, according to the threshold voltages of the nonvolatile memory elements.例文帳に追加

半導体集積回路は、第１ソース電極、第１ドレイン電極、フローティングゲート電極及びコントロールゲート電極を有し、異なる閾値電圧を持つ事が可能な不揮発性記憶素子（ＰＭ１，ＰＭ２）と、第２ソース電極及び第２ドレイン電極を有し前記フローティングゲート電極をゲート電極とし前記不揮発性記憶素子が持つ閾値電圧に応じて異なる相互コンダクタンスを持つ事が可能な読み出しトランジスタ素子（Ｄｍ１，ＤＭ２）とを有する。 - 特許庁

The present invention relates to a thin film transistor substrate comprising: an insulating substrate; a source electrode and a drain electrode which are formed on the insulating substrate and separated from each other and have a channel area therebetween; a wall exposing at least portions of the source electrode and the drain electrode, respectively encompassing the channel area, and formed of fluoropolymer; and an organic semiconductor layer characteristically formed inside the wall.例文帳に追加

本発明による薄膜トランジスタ基板は、絶縁基板と；前記絶縁基板上に形成されて、チャンネル領域の両側に離隔配置されたソース電極及びドレイン電極と；前記ソース電極及び前記ドレイン電極の各々の少なくとも一部分露出させながら、前記チャンネル領域を包囲する、フッ素系高分子物質で形成される隔壁と；前記隔壁内に形成されている有機半導体層を含むことを特徴とする。 - 特許庁

The transistor array substrate is provided with first pixel electrodes 61 arranged in respective pixels and second pixel electrodes 62 arranged in respective pixels in a state of electric conduction to the first pixel electrodes, and the first pixel electrodes 61 and the second pixel electrodes 62 are formed in mutually different layers, and respective one-side edge parts 61a and 62a of the first and second pixel electrodes 61 and 62 overlap the drain lines 6.例文帳に追加

トランジスタアレイ基板は、画素ごとに配された第１の画素電極６１と、第１の画素電極６１に対し電気的に導通した状態で画素ごとに配された第２の画素電極６２とを、備え、第１の画素電極６１と第２の画素電極６２とが互いに異なる層に形成されており、第１の画素電極６１及び第２の画素電極６２の各一側縁部６１ａ，６２ａが、ドレインライン６に重複している。 - 特許庁

In the method of manufacturing a thin film transistor having a channel region connected to at least a source region and a drain region and a gate electrode opposite to the channel region through a gate insulation film on a substrate, the process of forming the gate insulation film is to form a silicon oxide by the plasma chemical vapor deposition method with the substrate 205 fixed by a retaining member 206 above plasma generating electrodes 203.例文帳に追加

基板上に少なくともソース領域およびドレイン領域に接続するチャネル領域と、該チャネル領域にゲート絶縁膜を介して対峙するゲート電極とを備える薄膜トランジスタの製造方法において、前記ゲート絶縁膜の形成工程は、前記基板２０５をプラズマ発生させるための電極２０３上に押さえ部材２０６により固定した状態で、プラズマ化学気相堆積法によりシリコン酸化物を形成する。 - 特許庁

The semiconductor modulator element formed on a semiconductor substrate 1 having a diameter of 50 mm and a warp of 10 μm or more is composed of a field effect transistor having a dual gate structure having a semiconductor-made channel 2, a source electrode 3 and a drain electrode 4 ohmically contacted with the channel 2, and a first and second gate electrodes 5, 6 formed on the channel 2.例文帳に追加

５０ｍｍの直径を有し、１０μｍ以上の反りを有する半導体基板１の上に形成された半導体変調素子であって、半導体よりなるチャネル２と、チャネル２にオーミック接触するソース電極３およびドレイン電極４と、チャネル２上に形成された第１のゲート電極５および第２のゲート電極６とを有するデュアルゲート構造の電界効果トランジスタで構成されていることを特徴とする半導体変調素子を構成する。 - 特許庁

In a lithographic process using a reticle pattern 110 having substantially linear gate electrode patterns 101, 101', protrusions 100 where contact regions are disposed at least partly are formed at approximately the centers of the long sides of the linear gate electrode patterns between transistor regions of a reticle pattern, and recesses are formed on the opposite side to the protrusions so that at least the protruding sides of the protrusions all face opposite.例文帳に追加

実質的に直線状のゲート電極パターン１０１、１０１′を備えたレティクルパターン１１０を用いてリソグラフィ工程を行うに際して、レティクルパターンのトランジスタ領域間にはコンタクト領域を少なくとも一部配置される凸部１００を直線状のゲート電極パターンの長辺のほぼ中央に形成し、且つ凸部とは反対側の辺に少なくとも前記凸部の突出する辺のすべてが対向するように凹部を形成する。 - 特許庁

To provide a stopping type exciting system that prevents a shaft vibrating phenomenon of a generator that occurs in the stopping type exciting system having a high gain and an overcurrent phenomenon that occurs in a system having unilateral current conducting capability, or defects of exciting systems utilizing a conventional thyristor type exciting system, gate turn off Thyristor (GTO), or insulated gate bipolar transistor (IGBT).例文帳に追加

従来のサイリスター型励磁システムやＧａｔｅ Ｔｕｒｕ Ｏｆｆ Ｔｈｙｒｉｓｔｏｒや（ＧＴＯ）及びＩｎｓｕｌｔｏｒ Ｇａｔｅ Ｂｉｐｏｌａ Ｔｒａｎｓｉｓｔｅｒ（ＩＧＢＴ）を用いた励磁システムが有している短所、つまり、高利得を有している停止型励磁システムで発生する発電機の軸振動現象、及び短方向性電流導通能力を有しているシステムで発生する過電圧現象を予防する停止型励磁システムを提供する。 - 特許庁

The thin film transistor according to the manufacturing method comprises the insulating board, the gate electrode formed on the board, the gate insulating film formed on the gate electrode, the polycrystalline silicon layer which is formed on the gate insulating film through a crystallization process employing the SGS crystallization method, and the source/drain areas and the source/drain electrodes which are formed in given areas on the board.例文帳に追加

本発明の薄膜トランジスタ及びその製造方法は絶縁基板と；基板上に形成されたゲート電極と；ゲート電極上に形成されたゲート絶縁膜と；ゲート絶縁膜上に形成されて、ＳＧＳ結晶化法で結晶化された多結晶シリコーン層；及び基板上の所定領域に形成されたソース／ドレイン領域及びソース／ドレイン電極を含んで構成された薄膜トランジスタ及びその製造方法に技術的特徴がある。 - 特許庁

In accordance with a sampling pulse supplied from a shift resistor (418) and a latch pulse supplied from the outside, the capacity means converts the total of currents supplied from the respective n video signal constant current sources (109) into a voltage, and the supply means supplies current corresponding to the converted voltage, whereby current output in accordance with a video signal is performed without depending on the transistor characteristics.例文帳に追加

シフトレジスタ（４１８）から供給されるサンプリングパルスと外部から供給されるラッチパルスに従って、前記容量手段は、ｎ個のビデオ信号用定電流源（１０９）の各々から供給される電流を加算した電流を電圧に変換し、前記供給手段は変換された電圧に応じた電流を供給することで、トランジスタの特性によらず、ビデオ信号に応じた電流出力を行うことを特徴とする。 - 特許庁

In the method for preparing a transistor having a semiconductor containing source and drain regions and a channel formation regions, a gate insulated film in contact with the semiconductor, and a gate electrode in contact with the gate insulated film; the source and drain regions are formed by adding N or P type impurities in the semiconductor and then radiating an Nd: YAG laser beam onto the semiconductor having the impurities added therein.例文帳に追加

ソース領域、ドレイン領域及びチャネル形成領域を含む半導体、該半導体に接したゲート絶縁膜並びに該ゲート絶縁膜に接したゲート電極を有するトランジスタの作製方法において、前記ソース領域及び前記ドレイン領域は、半導体にＮ型もしくはＰ型の不純物を添加した後、前記不純物が添加された半導体にＮｄ：ＹＡＧレーザー光を照射して形成されることを特徴とするトランジスタの作製方法。 - 特許庁

In a method for manufacturing the organic thin film transistor wherein at least three terminals, namely a gate electrode, a source electrode and a drain electrode, an insulating layer and an organic semiconductor layer are formed on a substrate and the source-drain current is controlled by applying a voltage to the gate electrode, an insulating layer-forming step includes vapor phase film deposition of a fluorine polymer.例文帳に追加

少なくとも基板上にゲート電極、ソース電極及びドレイン電極の３端子、絶縁体層並びに有機半導体層が設けられ、ソース−ドレイン間電流をゲート電極に電圧を印加することによって制御する有機薄膜トランジスタを作製する方法であって、該絶縁体層の形成工程がフッ素ポリマーの気相成膜を含むことを特徴とする有機薄膜トランジスタの製造方法及び該方法で製造されてなる有機薄膜トランジスタ。 - 特許庁

A signal which is oscillated by the oscillator 3 is supplied to an FETQ 11 for switching a flyback transformer 2 via the driver 19, and a signal being oscillated by the oscillator 3 is supplied to a transistor Tr11 for switching a chopper circuit 16 via the ramp function generator 17, and a signal for switching with the same frequency is supplied to the Tr11 and the FETQ 11.例文帳に追加

フライバックトランス２のスイッチング制御を行うＦＥＴＱ１１にはドライバ１９を介して発振器３により発振された信号を供給し、チョッパ回路１６のスイッチング制御を行うトランジスタＴｒ１にはランプ関数発生器１７を介して発振器３により発振された信号を供給するように構成し、一の発振器から同一の周波数を有するスイッチング用の信号をＴｒ１１及びＦＥＴＱ１１に供給する。 - 特許庁

A semiconductor film with large crystalline size is obtained by the method for fabricating the thin film transistor comprising applying layer beam to an island like noncrystalline semiconductor film on a insulation film, scanning the region irradiated with the laser beam to crystallize the island like noncrystalline semiconductor film, and forming an active layer including a source region, a drain region and a channel forming region.例文帳に追加

絶縁表面上の島状の非晶質半導体膜にレーザー光を照射し、該レーザー光を照射した領域を走査して前記島状の非晶質半導体膜を結晶化させ、該結晶化させた島状の半導体膜を用いてソース領域、ドレイン領域及びチャネル形成領域を含む活性層を形成する薄膜トランジスタの作製方法であって、前記レーザー光は固体レーザーから連続発振されたレーザー光であることを特徴とする。 - 特許庁

In the semiconductor integrated circuit device including an OTPROM, each memory cell transistor 101 has a drain 102 electrically connected to a projecting part 107 formed integrally with a bit line 105 at directly under the projecting part 107, and the device is programmed by fusing the bases 106 of the predetermined projecting parts 107 selected for the bit line 105.例文帳に追加

本発明のＯＴＰＲＯＭを含む半導体集積回路装置は、各メモリセルトランジスタ１０１のドレイン１０２が、ビット線１０５と一体に形成された突出部１０７の直下で突出部１０７に電気的に接続されており、選択された所定の突出部１０７のビット線１０５に対する付け根１０６がレーザ１１２で溶断されプログラムされたことを特徴とするＯＴＰＲＯＭを含む半導体集積回路装置である。 - 特許庁

To reduce power consumption and further efficiently avoid influence from a neighboring pixel when setting gradation from setting of voltage to a capacitor provided between gate sources to a transistor driving by current a light emitting element by source follower circuit configuration by being applied to a self-luminous display device by current drive of, for instance, an organic EL display device concerning the display device and a method for driving the display device.例文帳に追加

本発明は、ディスプレイ装置及びディスプレイ装置の駆動方法に関し、例えば有機ＥＬ表示装置等の電流駆動による自発光の表示装置に適用して、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに対して、ゲートソース間に設けたコンデンサへの電圧の設定により階調を設定する場合に、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができるようにする。 - 特許庁

The transistor includes: a first semiconductor 1003; a second semiconductor layer 1004 having a first region and a second region; a first p-type semiconductor layer 1005 formed on a region excluding the first and the second regions in the second semiconductor layer 1004; and a second p-type semiconductor layer 1006 formed on the first p-type semiconductor layer 1005 which are sequentially formed in the upper part of a substrate.例文帳に追加

トランジスタは、基板の上方に順に形成された第１の半導体層１００３および第１の領域と第２の領域とを有する第２の半導体層１００４と、第２の半導体層１００４のうち第１の領域と第２の領域とを除く領域の上に形成された第１のｐ型半導体層１００５と、第１のｐ型半導体層１００５上に形成された第２のｐ型半導体層１００６とを備えている。 - 特許庁

The manufacturing method of the thin film transistor equipped with a semiconductor layer and an electrode member formed on a substrate comprises a process for forming the electrode member effected after forming the semiconductor layer on the substrate, or a process for forming the electrode member consisting of a metallic material employing liquid phase method while the firing temperature of the electrode member in the process is lower than 250°C.例文帳に追加

基板上に形成された半導体層と電極部材とを具備した薄膜トランジスタの製造方法であって、前記基板上に前記半導体層を形成した後に行われる前記電極部材を形成する工程が、液相法を用いて金属材料からなる前記電極部材を形成する工程であり、当該工程における前記電極部材の焼成温度が２５０℃以下であることを特徴とする薄膜トランジスタの製造方法。 - 特許庁

The electronic device is provided with at least one three-terminal transistor having at least two gate pads 32 that can be selectively operated, and at least one source pad 34 arranged between the two gate pads; and at least one lead frame 20 having at least one source connection area 22 for connecting a source from the source pad, and at least one gate connection area 24 for connecting the operable gate pad.例文帳に追加

選択的に動作可能な少なくとも２つのゲートパッド３２、および、該２つのゲートパッドの間に配置された少なくとも１つのソースパッド３４を有する少なくとも１つの三端子トランジスタと、前記ソースパッドからのソースを接続するための少なくとも１つのソース接続領域２２、および、前記動作可能なゲートパッドを接続するための少なくとも１つのゲート接続領域２４を有する少なくとも１つのリードフレーム２０とを備えるように構成する。 - 特許庁

The transistor structure comprises: a semiconductor pattern having first and second sides facing in a transverse direction, and third and fourth sides facing in a longitudinal direction; gate patterns disposed adjacent to the first and second sides of the semiconductor pattern; impurity patterns directly contacting the third and fourth sides of the semiconductor pattern; and a gate insulating pattern interposed between the gate patterns and the semiconductor pattern.例文帳に追加

本発明のトランジスタ構造体は、横方向で対向する第１及び第２の側面と縦方向で対向する第３及び第４の側面を有する半導体パターンと、半導体パターンの第１及び第２の側面に隣接して配置されるゲートパターンと、半導体パターンの第３及び第４の側面に直接接触しながら配置される不純物パターンと、ゲートパターンと半導体パターンとの間に介在されるゲート絶縁膜パターンと、を備える。 - 特許庁

The capacitive element comprises the bottom electrode 6 formed to supply voltage to a transistor formed in a semiconductor substrate 11, the top electrode 10 formed on the opposite side of the semiconductor substrate 11 from the bottom electrode 6, the capacitive insulation film 9 formed between the top electrode 10 and the bottom electrode 6, and an interface reinforcing layer 7a formed to improve the interfacial characteristics of the capacitive insulation film 9.例文帳に追加

容量素子は、半導体基板１１に形成されたトランジスタへ電圧を供給するために形成された下部電極６と、下部電極６に対して半導体基板１１の反対側に形成された上部電極１０と、上部電極１０と下部電極６との間に形成された容量絶縁膜９と、容量絶縁膜９の界面特性を改善するために形成された界面強化層７ａとを具備する。 - 特許庁

The manufacturing method for the organic thin film transistor including a stage of forming at least one of a conductive layer, insulating layer and organic semiconductor layer on the substrate through an ink jet process comprises the stage of forming the plurality of separated thin films on the substrate through the single-time ink jet discharge when at least the one of the conductive layer, insulating layer and organic semiconductor layer is formed.例文帳に追加

基板上に、導電層、絶縁層、有機半導体層の少なくとも一層をインクジェットプロセスで成膜する工程を有する有機薄膜トランジスタの製造方法において、 該導電層、該絶縁層及び該有機半導体層の少なくとも一層を成膜する際、１回のインクジェット吐出によって、該基板上に、分離された複数の薄膜を成膜する工程を有することを特徴とする有機薄膜トランジスタの製造方法。 - 特許庁

In the method of manufacturing a transistor including an oxide semiconductor, the percentage of oxygen flow rate to the total flow rate of sputtering gas is set to 90%-100%, an oxide semiconductor layer is formed in oxygen-excess state by sputtering a metal oxide, and the oxide semiconductor layer is sealed in a dense metal oxide thus obtaining a device configuration where impurities such as hydrogen or water is not mixed as much as possible.例文帳に追加

酸化物半導体を含むトランジスタの作製方法において、スパッタガスの全流量に対する酸素流量の割合を９０％以上１００％以下として、金属酸化物をスパッタすることで酸素過剰な状態の酸化物半導体層を形成し、該酸化物半導体層を緻密な金属酸化物で封じた構成とすることで、水素や水などの不純物を極力混入させないデバイス構成とする。 - 特許庁

In the method for producing a thin film transistor element sheet in which a plurality of thin film transistors each having a gate electrode, a gate insulation layer, a semiconductor layer, a source electrode and a drain electrode on a support are connected through a gate bus line and a source bus line, the drain electrode is connected with a pixel electrode and a step for forming the pixel electrode of a fluid electrode material is included.例文帳に追加

支持体上に、ゲート電極、ゲート絶縁層、半導体層、ソース電極およびドレイン電極を有する薄膜トランジスタが、ゲートバスラインおよびソースバスラインを介して、複数個、連結された薄膜トランジスタ素子シートの製造方法において、該ドレイン電極に画素電極が連結され、且つ、該画素電極が流動性電極材料から形成される工程を有することを特徴とする薄膜トランジスタ素子シートの製造方法。 - 特許庁