「bits」に関連した英語例文の一覧と使い方(100ページ目) - Weblio英語例文検索

The XOR code of this invention is obtained by combining received information bits in the combination sequence decided by a user, applying modulo 2 arithmetic operation to the combined result and coding the result of the arithmetic operation at a bit rate of r (0<r≤1).例文帳に追加

本発明によるＸＯＲコードは、入力される情報ビットを使用者により決定される組み合わせ順序によって組み合わせ、組み合わせられた結果をモジューロ−２演算してｒ（０<ｒ≦１）のビット率で変換する。 - 特許庁

A relay center 10 annexes information on the importance of the call contents in correspondence to the SOS origination identification bits annexed to the transmission request from the origination side terminal 20a, and transmits the reception request to a reception side terminal 20b.例文帳に追加

中継センタ１０は、発信側端末２０ａからの発信要求に付加されているＳＯＳ発信識別ビットに応じて、通話内容が重要である旨の情報を付加して、受信要求を受信側端末２０ｂに発信する。 - 特許庁

For input gray scale values in the second input gray-scale section, output gray-scale values are calculated by adding or subtracting values represented with low-order seven bits of data for correction corresponding thereto to or from values obtained by multiplying the input gray-scale values by four.例文帳に追加

第２の入力階調区間の入力階調については、それを４倍した値にそれに対応する補正用データの下位７ビットで表される値を加算または減算することによって出力階調値が算出される。 - 特許庁

A distortion correction circuit 4 thins unrequired data bits based on thinning bit information inside a memory 6, generates the image data of one line corresponding to the requested resolution and outputs the image data to an image processing circuit 5.例文帳に追加

歪補正回路４は、メモリ６内の間引きビット情報にもとづいて不要なデータビットの間引きを行うとともに要求された解像度に応じて１ラインの画像データを生成し、画像データを画像処理回路５に出力する。 - 特許庁

To perform an arithmetic operation using a linear conversion part in an SPN structure excellent in a data spreading performance, when the numbers of input and output bits are not the same among plural S-boxes in the SPN structure in an F-function.例文帳に追加

Ｆ関数内部のＳＰＮ構造中の複数のＳボックスの間で入出力ビット数が同一でない場合に、ＳＰＮ構造内の線形変換部としてデータ拡散性能に優れたものを用いて演算を行う。 - 特許庁

When the input data Din is in a range where the change of the output value to the input value is moderate, the input data Din is converted by a conversion table T2 having the numbers of the elements less than the numbers of the bits of the input data Din.例文帳に追加

入力データＤｉｎが入力値に対する出力値の変化が緩やかな範囲にある場合は、入力データＤｉｎのビット数よりも少ない要素数を有する変換テーブルＴ２により入力データＤｉｎを変換する。 - 特許庁

At least either of the address signals RA_n, RA_n+1 in a plurality of bits given to the banks is given to the address decoders 1, 2 via changeover circuits 11, 12 for selecting whether or not each bit of the address signals is inverted.例文帳に追加

バンクに入力される複数ビットのアドレス信号ＲＡ，ＲＡｎ＋１の少なくともいずれかが、該アドレス信号を反転させるか否かを各ビット毎に選択する切換回路１１，１２を介してアドレスデコーダ１，２に入力される。 - 特許庁

To easily detect the head of data and the position of a scramble control flag when recording data of MPEG 2-PS in conformity with the specification of a CD-ROM, and to carry out the stuffing and padding of a small number of bits.例文帳に追加

ＣＤ−ＲＯＭの仕様に則って、ＭＰＥＧ２−ＰＳのデータを記録する際に、データの先頭やスクランブル制御フラグの位置が容易に検出できると共に、小さいビット数のスタッフィングやパディングが行えるようにする。 - 特許庁

A desired program number is outputted from an outer sequencer 7 to an NC device 3 controlling a plate machining machine 1 based on a work program through a relay unit 9 formed of plural bits and the work program in the NC device 3 is executed.例文帳に追加

板材加工機１を加工プログラムに基づいて制御するＮＣ装置３に、外部シーケンサ７から所望のプログラム番号が複数のビットからなるリレーユニット９を介して出力し、ＮＣ装置３内の加工プログラムが実行される。 - 特許庁

The pressure wave generated in the pressure liquid chamber 2 of a drive bit is relaxed by a common liquid chamber 4 and the propagation of pressure to the pressure liquid chamber adjacent to a drive pressure liquid chamber is suppressed to suppress the mutual interference generated between adjacent bits.例文帳に追加

駆動ビットの加圧液室２にて発生する圧力波を、共通液室４にて緩和し、駆動加圧液室に隣接する加圧液室への圧力の伝搬を抑え、これにより、隣接ビット間に発生する相互干渉を抑える。 - 特許庁

For instruction codes with n or less valid bits of the converted m-bit instruction codes, an invalid bit is disposed in a low-order bit position, and an operand for designating the register is disposed in a fixed high-order bit position.例文帳に追加

また、変換したｍビットの命令コードの内で有効ビット数がｎビット以下の命令コードに対しては、下位のビット位置に無効ビットを配置すると共にレジスタを指定するオペランドを上位の一定のビット位置に配置する。 - 特許庁

The double quantum bits expressed by the state of electrical discharging of two Cooper's pair box are combined with a single electron transistor to detect the shift of gate voltage due to current flowing through the transistor according to the state of the electrical discharge.例文帳に追加

２つのクーパー対箱の電荷状態によってあらわされる二重量子ビットを単電子トランジスタに結合して、当該単電子トランジスタに、電荷状態に応じて流れる電流によるゲート電圧のシフトを検出する。 - 特許庁

To reduce noise generation caused by transmission error without adding an arithmetic circuit such as an interpolation circuit into a decoder regardless of the number of bits of the transmission error when compressing and transmitting audio data in an ADPCM form.例文帳に追加

音声データをＡＤＰＣＭ方式で圧縮して伝送する際に、伝送誤りのビット数にかかわらず、且つ、補間回路のような演算回路を復号化器内に追加することなく、伝送誤りによるノイズの発生を低減する。 - 特許庁

A DTX(Discontinuous Transmission) bit insertion section 104 inserts DTX bits to fill in a bit number of a difference to the TrCH data when the number of the TrCH data after coding processing has the difference, that is, is less than a predetermined maximum value.例文帳に追加

ＤＴＸビット挿入部１０４で、符号化処理後のＴｒＣＨデータのビット数が予め定められた最大値に満たない場合に、その差分のビット数を埋めるためのＤＴＸビットをＴｒＣＨデータに挿入する。 - 特許庁

In a 2nd display mode wherein the number of gradations is reduced to two as compared with a 1st multi-gradation display mode, a memory controller of a signal control circuit that the display device has eliminates writing of a digital video signal of the low-order bits to a memory.例文帳に追加

多階調の第１の表示モードに対して、階調数を２階調とした第２の表示モードでは、表示装置が有する信号制御回路のメモリコントローラによって、メモリへの下位ビットのデジタルビデオ信号の書き込みを無くす。 - 特許庁

To provide a civil engineering apparatus capable of executing the sampling of geological feature cores for the purpose of examining the state of rock-bed with existing drill bits and shank rods, without using an expensive ring bit with a complicated structure.例文帳に追加

岩盤の状態調査を目的としたコア採取を、構造が複雑で高価なリングビットなどを必要とすることなく、既存の削孔ビットやシャンクロッドを利用して実行することができる土木作業装置を提供する。 - 特許庁

To improve image quality by performing noise reduction in outputting digital image data, by reducing the number of bits to be converted in switching after code conversion even in a case where image or the like that is monochrome but has a gradation change is picked up.例文帳に追加

単色でありながら階調変化をもつ画像などを撮像した場合でも、コード変換後の切り替わり時変化ビット数を少なくして、デジタル画像データを出力する際のノイズ低減を行って画質を向上させる。 - 特許庁

A decoder 11 decomposes a received multi-value signal in a plurality of bits into signals in one bit each and shift registers 12-1, 12-2,..., 12-n receiving the 1-bit signal apply serial/parallel conversion to the signal to provide an output.例文帳に追加

デコーダ１１は、入力が複数ビットの多値信号を１ビットづつの信号に分解し、それぞれの１ビット信号が入力されたシフトレジスタ１２−１、１２−２、１２−ｎでは、入力信号をシリアル／パラレル変換して出力する。 - 特許庁

To correctly decode the quantization parameter of a block except for a damaged block when a transmission error occurs, and further to reduce a number of bits of a header part by providing the header part to eliminate necessity to transmit the quantization parameter.例文帳に追加

伝送誤りが発生した場合に、損傷を受けたブロック以外のブロックの量子化パラメータを正しく復号化可能にし、更に量子化パラメータの伝送が不要となるヘッダ部も実現しヘッダ部のビット数を削減すること。 - 特許庁

Also when the multi-level signal is inputted from the other semiconductor integrated circuit device, the multi-level signal is converted into the digital signal of plural bits and outputted to the internal circuit of the microcomputer by any one of A/D converters 35-39.例文帳に追加

また、他の半導体集積回路装置から多値信号が入力された際には、Ａ／Ｄ変換器３５〜３９のいずれかが多値信号を複数ビットのデジタル信号に変換してマイクロコンピュータの内部回路に出力する。 - 特許庁

In the BIOS of the computer device, menu addition 502 for setting and storing IRQs for respective PCI interrupt lines and routine addition 503 for uniquely defining the set IRQs on IRQ mask bits are newly provided.例文帳に追加

コンピュータ装置のＢＩＯＳ中に、各ＰＣＩ割り込み線に対するＩＲＱを設定及び保存しておくためのメニュー追加５０２と、設定されたＩＲＱをＩＲＱマスクビット上に一意定義するルーチン追加５０３とを新たに設ける。 - 特許庁

The semiconductor memory device uses an error correction code which comprises a plurality of symbols, in which each symbol comprises a plurality of bits, and which can correct an error in a symbol unit for error detection and error correction.例文帳に追加

本発明による半導体記憶装置は、複数のシンボルから構成され、各シンボルが複数のビットから構成され、更にシンボル単位での誤り訂正が可能な誤り訂正符号を誤り検出及び誤り訂正に使用する。 - 特許庁

Moreover, it is possible to recognize whether or not the replacement unit replaced on the main body is a proper one, by arranging the 1st storage means 701 to turn on prescribed bits for recognizing the replacement unit as the proper one.例文帳に追加

また、第１の記憶手段７０１に対してあらかじめ適切な交換ユニットと認識させる所定のビットをオンさせるようにすれば、本体側で交換された交換ユニットが適切なものであるかどうかを認識することができる。 - 特許庁

To minimize noise radiated from wiring when jet signals for selecting the operating mode of a nozzle, composed of bit data of the predetermined number of digits not less than 3 bits, are continuously transmitted to a liquid droplet jet head.例文帳に追加

３ビット以上の所定桁数のビットデータで構成された、ノズルの動作態様を選択するための噴射信号が液滴噴射ヘッドへ続けて送信される際の、配線から放射されるノイズを極力低減すること。 - 特許庁

To provide a signal processor, an image signal processor and an image signal processing method by which number of bits of data entirely used, a memory capacity and a bandwidth can efficiently be reduced, while keeping conversion accuracy to be a prescribed level or over.例文帳に追加

変換精度を所定のレベル以上に保持しつつ、全体で使用するデータのビット数とメモリ容量およびバンド幅を効率的に縮小することができる信号処理装置、画像信号処理装置およびその方法を提供する。 - 特許庁

A TFCI decoding part 5 decodes TFCI, and a TFCI decoding part 9 re-encodes a TFCI decoded result (108), and a TFCI error bit detecting part 10 calculates and outputs the number of TFCI error bits (110).例文帳に追加

ＴＦＣＩ復号部５は、ＴＦＣＩの復号を行い、ＴＦＣＩ符号部９は、ＴＦＣＩ復号結果（１０８）を再符号化し、ＴＦＣＩ誤りビット検出部１０は、ＴＦＣＩ誤りビット数（１１０）を算出して出力する。 - 特許庁

Then Lo/Hi decision on potential levels at connection points between the constant-current sources 320 to 323 and transistors N20 to N23 are made, and decision signals thereof are encoded by an encoder 35 to output signals D3 and D2 of high-order two bits.例文帳に追加

定電流源３２０〜３２３とトランジスタＮ２０〜Ｎ２３との接続点の電位レベルがＬｏ／Ｈｉ判定され、その判定信号がエンコーダ３５によりエンコードされ、上位２ビット分の信号Ｄ３，Ｄ２が出力される。 - 特許庁

To provide a multi-plane type flash memory device in which operation speed and data throughput can be increased by performing simultaneously program and read-out operation of a plurality of planes by a chip enable signal including a plurality of bits.例文帳に追加

複数のビットを含むチップイネーブル信号によって複数のプレーンのプログラムおよび読出し動作を同時に実行することにより、その動作速度とデータ処理量を増加させることが可能なマルチプレーン型フラッシュメモリ装置。 - 特許庁

At an exposure part 6 which executes tone expression by scanning the inside of one pixel by a plurality of the number of times in a photograph processor 50, a multiplication division part 41R outputs data of every 10 bits to a D/A converter 29R.例文帳に追加

写真処理装置５０では、１画素内を複数回の走査によって階調表現する露光部６において、乗算分割部４１Ｒが１０ビットずつのデータをＤ／Ａコンバータ２９Ｒに対して出力する。 - 特許庁

Thereby, when refreshing is performed for all the blocks using the same address bits X9, X10, X11, and X12, end mat rows can be prevented from being activated in two blocks or more.例文帳に追加

これにより、同一のアドレスビットＸ９，Ｘ１０，Ｘ１１及びＸ１２を使用して、全ブロックに対して同時にリフレッシュ動作を実行したときに、２以上のブロックで、同時に端マット行が活性化されることを避けることができる。 - 特許庁

A control circuit selects the oldest referred entry as an entry replacement object without respect to the priority bit if all the entry priority bits are set in occurrence of entry replacement exchanging the registration contents of the entry.例文帳に追加

制御回路は、エントリの登録内容を入れ替えるエントリ置換が発生したときに、全てのエントリのプライオリティビットがセットされている場合、プライオリティビットに拘わらず、最古に参照されたエントリをエントリ置換の対象として選択する。 - 特許庁

A multiplier 13' of this matched filter is not provided with a +1 adder and gives no change to input data of a sample-hold circuit S/H 11, when a reference signal of a cord register 12 is set 'positive' but will invert bits, when the reference signal of the cord register 12 is set 'negative'.例文帳に追加

本発明のマッチドフィルタにおける乗算器１３′では＋１加算器を備えず、Ｓ／Ｈ１１の入力データをコードレジスタ１２の参照信号が「正」とするときはそのままとし、「負」とするときはビット反転する。 - 特許庁

In the bit slice mode, each of the multiple AFE/TGs sections up a word of pixel information into subsets of bits, and then communicates the subsets in parallel, one subset after another, across point-to-point connections to corresponding terminals of the DIP.例文帳に追加

ビット・スライス・モードでは、複数のＡＦＥ／ＴＧのそれぞれが、１ワードのピクセル情報をビッドの複数のサブセットに分けてから、それらのサブセットを、並列に、サブセット単位で、ポイントツーポイント接続を介して、ＤＩＰの対応する端子に送る。 - 特許庁

In other words, the shortest bit length(L) is set below the shortest bit width(W) (i.e., L≤W) in such a manner that the further higher density of the bits 100 in the circumferential direction (or the progression direction of tracking) of the substrate is made possible.例文帳に追加

換言すれば、基板の円周方向（あるいはトラッキングの進行方向）におけるピット１００のさらなる高密度化が可能となるように、最短ピット長（Ｌ）が最短ピット幅（Ｗ）以下に（すなわちＬ≦Ｗ）設定されている。 - 特許庁

To decrease a monitor circuit speed required for transmitting an image feature value by enabling the amount of information for image feature value for each block to be 1-2 bits, with no complex arrangement.例文帳に追加

装置規模を複雑化することなく、各ブロックについての画像特徴量の情報量を１〜２ビットとすることを可能にすることにより画像特徴量伝送に必要とする監視回線速度を低減可能にすること。 - 特許庁

Differently from a 1st display mode of multiple gradations, a memory controller of a signal control circuit which the display device has eliminates writing of a digital video signal of the low rank bits to a memory in a 2nd display mode of two gradations.例文帳に追加

多階調の第１の表示モードに対して、階調数を２階調とした第２の表示モードでは、表示装置が有する信号制御回路のメモリコントローラによって、メモリへの下位ビットのデジタルビデオ信号の書き込みを無くす。 - 特許庁

On an optical disk 1, the plurality of information recording layers are laminated, and the optical disk can record and reproduce information independently for the respective information recording layers and has address regions 4 where address bits 52 are concentratedly formed, in the respective information recording layers.例文帳に追加

光ディスク１は、複数の情報記録層が積層され、各情報記録層について独立して情報の記録再生が可能であり、各情報記録層に、アドレスピット５２が集中して形成されたアドレス領域４を有する。 - 特許庁

In an error detection process, when the values of both bits forming the bit pair are 0 in the data read out from the nonvolatile storage means, a slave side control unit or a master side control unit determines that the bit pair includes an error.例文帳に追加

スレーブ側制御部又はマスタ側制御部は、誤り検出処理において、前記不揮発性記憶手段から読出したデータについて前記ビット対をなす双方のビットの値が０であれば前記ビット対に誤りが有ると判断する。 - 特許庁

To reduce the number of bits for a report of receiving quality and to allocate communication terminal devices to all sub-carriers in a system wherein radio communications of OFDM system are established between a single base station device and the communication terminal devices.例文帳に追加

１の基地局装置と複数の通信端末装置とがＯＦＤＭ方式の無線通信を行うシステムにおいて、受信品質の報告の為のビット数を低減し、かつ、全てのサブキャリアに対して通信端末装置を割り当てること。 - 特許庁

The intermediate variable calculation part determines a first intermediate variable v_0 of c bits, and repeats calculation for finding an intermediate variable v_n from an intermediate variable v_n-1 using a bit string Δ_n N times so as to find an intermediate variable v_N.例文帳に追加

中間変数計算部は、ｃビットの最初の中間変数ｖ_０を定め、ビット列Δ_ｎを用いて中間変数ｖ_ｎ−１から中間変数ｖ_ｎを求める計算をＮ回繰り返し、中間変数ｖ_Ｎを求める。 - 特許庁

A quantization bit number calculation portion 39 allocates the number of bits based upon audiopsychological characteristics to digital data after orthogonal conversion with the determined block length, a quantization portion 40 quantizes the data, and a packing portion 41 encodes the data.例文帳に追加

決定されたブロック長で直交変換されたディジタルデータは量子化ビット数算出部３９で聴覚心理特性に基づくビット数割り当てがされ、量子化部４０で量子化され、パッキング部４１で符号化される。 - 特許庁

When a variable-length encoded input code (VLC) is inputted, the context calculating section 120 generates a context number from the type of the syntax element and the number of existing decoded bits, and outputs the context number to the adaptive arithmetic decoding section 110.例文帳に追加

コンテキスト計算部１２０は、入力された可変長符号の入力符号（ＶＬＣ）について、そのシンタックス要素の種別と既復号ビット数により、コンテキスト番号を生成し、適応算術復号部１１０に出力する。 - 特許庁

That is, N bytes (bits)*1 piece of basic precalculation data, 1 byte (bit)*A pieces of precalculation data (the number of A depends on the processing system of the cryptography to be used), and a logical operation such as the exclusive OR are used.例文帳に追加

即ち、Ｎバイト（ビット）＊１個の基礎となる事前計算データと、１バイト（ビット）＊Ａ個（Ａの個数は利用する暗号の処理体系に依存）の事前計算データ及びｅｘｃｌｕｓｉｖｅ ｏｒのような論理演算を用いる。 - 特許庁

When a digital audio signal to be recorded has 12 bits in a figure A, for example, scales 1a-1d showing the levels of channels CH1-CH4 are provided and an input level is displayed in the size of this scale.例文帳に追加

図のＡで、例えば記録されるデジタル音声信号のビット数を１２ビットとした場合には、例えばＣＨ１〜ＣＨ４チャンネルのレベルを示す目盛り１ａ〜１ｄが設けられ、この目盛りの大きさで入力レベルが表示される。 - 特許庁

The write time of the signal line can be shortened, since the signal line is precharged on the basis of the reference voltage selected according to the bit string of the higher 3 bits of the digital pixel data before the signal line is written on the substrate.例文帳に追加

信号線の書き込みを行う前に、デジタル画素データの上位３ビットのビット列に応じて選択された基準電圧に基づいて信号線のプリチャージを行うため、信号線の書き込み時間を短縮することができる。 - 特許庁