「bits」に関連した英語例文の一覧と使い方(107ページ目) - Weblio英語例文検索

A command row 7 consisting of a plurality of bits in line for twenty-four hours each having a corresponding time of ten minutes range is determined in a control means 6 separately for each apparatus 1, and then the first bit in the command row 7 is allotted to a specified time zone of one day.例文帳に追加

対応時間を１０分間とした複数のビットが２４時間分連なる命令列７を、各機器１ごとにコントロール手段６に定めたうえ、命令列７の第１番目ビットを１日のうちの所定の時間帯に割り当てる。 - 特許庁

A current of charging/discharging which flows a battery 1 is integrated to calculate a residual quantity in digital value while the residual quantity between 1 bits of the residual quantity calculated in digital value is corrected by detecting the charging/discharging current.例文帳に追加

残容量の演算方法は、電池１に流れる充放電の電流を積算して、デジタル値で残容量を演算すると共に、デジタル値で演算された残容量の１ビット間の残容量を、充放電電流を検出して補正する。 - 特許庁

This device efficiently uses a memory with a 16-bit width by multiplexing a 10-bit video signal and further 2-bit auxiliary data into 16 bits and also dividing the multiplexed video signal into the original 10-bit video signal and the original 2-bit auxiliary data.例文帳に追加

１０ビットの映像信号とさらに２ビットの補助データを１６ビットに多重し、また多重された映像信号を元の１０ビットの映像信号と２ビットの補助データに分離することで、１６ビット幅のメモリを効率よく使用する。 - 特許庁

A logarithmic conversion high-order bit string generation section detects a bit the logic of which is "1" and positioned at the top among respective bits of inputted data B as an active bit and defines binary data indicating this bit position S as a logarithmic conversion high-order bit string D.例文帳に追加

対数変換上位ビット列生成部が、入力データＢの各ビットのうち論理“１”となっている最も上位に位置するビットをアクティブビットとして検出し、このビット位置Ｓを表すバイナリデータを対数変換上位ビット列Ｄとする。 - 特許庁

The first selecting means, the second selecting means and the ALU are reconfigurable, and the selection control signal controls the first selecting means and the second selecting means to output an i-th input while arranging its predetermined M[i] bits in a predetermined order.例文帳に追加

第１選択手段と第２選択手段とＡＬＵとを再構成可能で、第１選択手段と第２選択手段とが、選択制御信号により第ｉ番目の入力の所定のＭ［i］ビットを所定の並びに配置して出力する。 - 特許庁

In a high rate transmission of Xbps, an error correction code series of code length of n symbols is input to a syndrome arithmetic circuit 1 of an input clock frequency fMHz, and with b bits symbols in parallel of P symbols and then calculates the syndrome by n/P clock.例文帳に追加

Ｘｂｐｓの高速伝送において、符号長ｎシンボルの誤り訂正符号系列を、入力クロック周波数ｆＭＨｚでｂビットのシンボルをＰシンボル並列にシンドローム演算回路１に入力し、ｎ／Ｐクロックでシンドロームを計算する。 - 特許庁

Preferably, the user data signal, having the data rate N(t), is converted into a transmission data signal that has a faster data rate M(t), by repeating the selected data bits, whereby the energy per bit to noise spectrum density ratio is increased in the transmission data signal.例文帳に追加

データ速度Ｎ（ｔ）のユーザデータ信号を、被選択データビットの繰返しによりより高いデータ速度Ｍ（ｔ）の送信データ信号に変換し、ビットあたりエネルギー対雑音スペクトラム密度比が送信データ信号で増加するようにするのが望ましい。 - 特許庁

The SMU 134 has four status memories 150, 151, 152 and 153 each having a state data value of a plurality of bits expressing the state as a processing unit and forms four status data as series of status data values by each status memory.例文帳に追加

ＳＭＵ１３４は、状態そのものを表現する複数ビットの状態データ値を処理単位とする４個のステータスメモリ１５０、１５１、１５２および１５３を有し、各ステータスメモリによって、状態データ値の系列としての４個の状態データを生成する。 - 特許庁

A bit which may cause a retention defect of a data retention capability resulting from random changes with time is screened by repeating a pause refresh test for checking a data retention function in the whole chip surface and the whole bits by an optimized frequency.例文帳に追加

データ保持機能を調べるポーズ・リフレッシュ試験を、チップ全面全ビットにおいて、最適化された回数分繰り返すことで、データ保持能力のランダムな経時変化に起因したリテンション不良を生じる可能性のあるビットをスクリーニングする。 - 特許庁

A row (column) address activation control section 5 (4) generates a row (column) signal of logic 1 by bits corresponding to row (column) lines to be cleared by performing logic operation for a decoded start row (column) address signal and a decoded finish row (column) address signal.例文帳に追加

行（列）アドレス活性化制御部５(４)は解読された開始行（列）アドレス信号と終了行（列）信号とに対して論理演算を行うことにより，クリア対象の行(列)ライン対応のビットが論理１の行（列）信号を生成する。 - 特許庁

At the time of distributing the bits, the storage device distributes the data inputted by means of specific ones 100 and 104 of the data inputting circuits 100-115 to some of the data writing circuits 200-215 through other data inputting circuits 115 and 111.例文帳に追加

このとき、前記複数のデータ入力回路１００〜１１５のうち、特定のデータ入力回路１００，１０４により入力されたデータを、他のデータ入力回路１１５，１１１を介して前記複数のデータ書込回路の何れかに分配する。 - 特許庁

A text data showing a sequence of the one nucleotide constituting a DNA of a standard sample E is converted into a binary data according to a prescribed conversion rule, and the binary data is divided into partial data A(ij) of m bits comprising a plurality of rows and a plurality of columns.例文帳に追加

標準試料ＥのＤＮＡを構成する一列のヌクレオチドの配列を示すテキストデータを所定の変換規則に従ってバイナリーデータに変換し、このバイナリーデータを複数行で複数列のｍビットの部分データＡ（ｉ，ｊ）に分割する。 - 特許庁

A first comparison section 106 compares the reception amplitude b1 of the latter half 32 bits of a DPCCH signal with a correlation value a1 outputted from a correlation value selection section 114 to discriminate whether a base station apparatus transmits an AICH.例文帳に追加

第１比較部１０６は、ＤＰＣＣＨ信号の後半３２ビットの受信振幅ｂ１と、相関値選択部１１４から出力される相関値ａ１との比較を行い、ＡＩＣＨが基地局装置から送信されたか否かを判定する。 - 特許庁

Two conical bits 25 having a plurality of tapered faces 25a to 25d continuous with a second spoke 24 crossing the first spoke 22 orthogonally and formed like truncated cones are arranged, and either of them is arranged so that an end part corresponds to a target digging diameter.例文帳に追加

第１スポーク22に対し直交する第２スポーク24に連続した複数のテーパ面25ａ〜25ｄを有する円錐台状に形成された２個の円錐ビット25を配置し且つ少なくとも一方を端部が目的の掘削径に対応するように配置する。 - 特許庁

According to a select signal SEL, the settings of the selectors 30a to 30f are switched and the code bits M1 to M6 are rearrayed to generate two kind of address signals A0 to A5 for gaining memory access in mutually different order.例文帳に追加

そして、選択信号ＳＥＬに従って、各セレクタ３０ａ〜３０ｆの設定を切り替え、符号ビットＭ１〜Ｍ６の配列を入れ替えることにより、互いに異なった順序でメモリアクセスを行う２種類のアドレス信号Ａ０〜Ａ５を生成する。 - 特許庁

The process unit is not rigorously synchronized with the spatial position of an original image and hence the difference is taken after shifting the bits by a fixed quantity as well as at the same position of a previous frame to obtain more small entropy.例文帳に追加

また、ここでの処理単位は、元の画像の空間的位置との同期を厳密に取るものではないため、前フレームの同位置のみならず、一定量のビットシフトを行った後に差分をとることにより、より小さなエントロピーを得ることが可能となる。 - 特許庁

To provide an output waveform control circuit capable of increasing the number of respectively consecutive '1' or '0' bits in an ALL '1' signal and an ALL '0' signal so as to confirm whether or not a waveform of '1' and '0' of a CMI (Coded Mark Inversion) signal satisfies a pulse mask with high reliability.例文帳に追加

ＡＬＬ“１”信号及びＡＬＬ“０”信号の、それぞれ“１”又は“０”の連続するビット数を大きくでき、ＣＭＩ信号の“１”及び“０”の波形がパルスマスクを満足するか否かの確認を高い信頼度で得ることが容易にできる。 - 特許庁

The buffer 13 has a FIFO configured by a plurality of stages, each stage of the FIFO is capable of storing one unit (10 bits) of digital data, and the buffer 13, as a whole, is capable of storing digital data in number of units equivalent to the number of configured FIFO stages.例文帳に追加

バッファ１３は複数段構成のＦＩＦＯを有し、ＦＩＦＯの各段は１単位（１０ビット）のデジタルデータを格納可能であり、バッファ１３全体としてＦＩＦＯの構成段数単位分のデジタルデータを格納することができる。 - 特許庁

When Tcsu≈Tcd and Tcsu>Tcd, and the reception data of a bit string 01110 are successively sampled in sampling time Ts21, Ts22, Ts23, and Ts24, non-sampling bits are generated, and a sampling bit string 0110 is obtained.例文帳に追加

Ｔｃｓｕ≒Ｔｃｄ且つＴｃｓｕ＞Ｔｃｄの時、ビット列０１１１０の受信データをサンプリング時刻Ｔｓ２１・Ｔｓ２２・Ｔｓ２３・Ｔｓ２４で順にサンプリングすると、未サンプリングのビットが生じるためサンプリングビット列０１１０が得られる。 - 特許庁

A recording bit string generation means 12 and a basic block generation means 13 generate an encoded block of (2×2)-bits where only a bit coordinated with the value of the information bit is made to be 1, as a basic block based on the information bit.例文帳に追加

記録ビット列生成手段１２及び基本ブロック生成手段１３は、情報ビットを基に、２×２ビットの符号化ブロックで、かつ当該情報ビットの値に対応づけられたビットだけを１としたものを、基本ブロックとして生成する。 - 特許庁

Since the low rate channel includes only scheduling data (16 bits) and the high rate channel may have no data (null data) at all, the base station may decide to transmit the reverse link scheduling information to the mobile station very quickly on the forward link.例文帳に追加

低レートチャネルはスケジューリングデータ（１６ビット）のみを含み、かつ高レートチャネルはデータを全く含まない（ナルデータ）ので、基地局は、順方向リンク上で、逆方向リンクのスケジューリング情報を、移動局へ非常に迅速に伝送すると決める。 - 特許庁

To appropriately achieve the serial transmission of digital data for forming a progressive HD signal where the number of quantization bits is set to 10 or higher, a broad sense D-Cinema signal, a 72 OP signal, and the like by utilizing an existing circuit configuration element.例文帳に追加

量子化ビット数を１０ビット以上とするプログレッシブＨＤ信号，広義のＤ−Ｃｉｎｅｍａ信号，７２０Ｐ信号等を形成するディジタルデータのシリアル伝送を、既存の回路構成要素を利用して適切に実現できるものとする。 - 特許庁

An address designated from a host device is divided into a Bank address, a Row address, and a Column address, a parity bit is separately generated for each of the time-division multiplexed and supplied Row address and Column address, and a check bit is generated on the basis of both the parity bits and data.例文帳に追加

上位装置から指定されるアドレスをBankアドレス、Rowアドレス、Columnアドレスに分割し、時分割多重されて供給されるRowアドレスとColumnアドレスそれぞれについて別々にパリティビットを生成し、両パリティビットとデータとに基づいてチェックビットを生成する。 - 特許庁

To provide an address control circuit which can perform address control aver even a large-capacity memory without lowering the operation speed of an address counter by decreasing the number of the bits of an address generated by the address counter.例文帳に追加

本発明は、大容量のメモリにおいても、アドレスカウンタにより発生させるアドレスのビット数を少なくすることによりアドレスカウンタの動作速度を落とすことなくメモリのアドレス制御を行うことができるアドレス制御回路を提供することを目的とする。 - 特許庁

The time counter 1 which has additional functions such as a compare function and has a multiple bit length is so constituted that a compare register part 3 constituting the additional functions and a time counter part 2 may be operated as counters of the same number of bits at the time of test.例文帳に追加

コンペア機能等の付加機能を有する複数ビット長のタイマカウンタ１は、テスト時には付加機能を構成するコンペアレジスタ部３をタイマカウンタ部２と同一ビット数のカウンタとして動作させることができるように構成されている。 - 特許庁

A frame rate control table 64 selects a frame rate control data in accordance with each grayscale level based on the grayscale levels of three pixels from the transverse data comparison unit 62 and the vertical data comparison unit 63 and based on the bits indicating grayscale correction of the respective grayscale levels.例文帳に追加

フレームレート制御テーブル６４は、横データ比較部６２および縦データ比較部６３からの３個の画素の階調レベルと、それぞれの階調補正をすることを示すビットとに基づいて、各階調レベルに応じたフレームレート制御データを選択する。 - 特許庁

The recovery switches (33 and 34) are composed to electrically connect the data line (7) to the capacitative elements (5A and 5B) in response to upper m bits (m<k) of the first pixel data, or to electrically disconnect the data line (7) from the capacitative elements (5A and 5B).例文帳に追加

回収スイッチ（３３、３４）は、前記第１画素データの上位ｍビット（ｍ＜ｋ）に応答してデータ線（７）を容量素子（５Ａ、５Ｂ）に電気的に接続し、又はデータ線（７）を容量素子（５Ａ、５Ｂ）から電気的に切り離すように構成されている。 - 特許庁

Respective bits of the decentralized signals (D_1 to D_4) are ORed and the OR signal is divided into (d)-bit frames, in which addition is carried out to generate a new one-bit series of 1 generated when the sum exceeds a certain value (1.5), and 0 when not.例文帳に追加

分散した信号（Ｄ_１〜Ｄ_４）の各ビットについて論理和を計算し、この論理和信号をｄビットずつのフレームに分け、各フレームで足し算をして、ある値（１．５）以上の場合は１、そうでなければ０として、新たな１ビットの系列を生成する。 - 特許庁

In this case, a plurality of attribute item information contain the resolution of reading inputted by the operator, image type, the number of bits, the designation of double side or single side, an original size, an image format, an operator's name, a charging belonging code and the transmission destination of the image data or the like.例文帳に追加

ここで、複数の属性項目情報は、操作者によって入力された、読み取りの解像度、画像タイプ、ビット数、両面片面の指定、原稿サイズ、画像フォーマット、操作者名、課金所属コード、または画像データの送信先等を含む。 - 特許庁

Of course, anoncvs is also only good for read-only operations on the CVS repository, so if it is your intention to support local development in one repository shared with the FreeBSD project bits then CVSup is really your only option. 例文帳に追加

もちろん、 anoncvs は CVSリポジトリの読み取り専用の操作に対してのみ適しているので、 もしあなたが FreeBSDプロジェクトのものと共有されたなにか ローカルなリポジトリを作ってそこでの開発を行おうというときには、CVSupだけが唯一の手段となってしまいます。 - FreeBSD

In step S23, a quantization scale is found to assign more bits to the flesh-colored macro block, and quantization processing is performed on the basis of the quantization scale to perform encoding.例文帳に追加

肌色マクロブロック数が所定の閾値以下であると判断された場合、ステップＳ２３で、肌色マクロブロックに多くのビットが割り当てられるような量子化スケールが求められて、この量子化スケールを基に量子化処理が行われて符号化が行われる。 - 特許庁

Moreover, a timing signal regulating a precharge period corresponding to a gradation voltage level is generated in the timing generating circuit 60 on the basis of the upper two bits of a data signal and the switch control circuit 50 controls the switch of the output circuit 10 in this timing.例文帳に追加

また、データ信号の上位２ビットに基づいて、タイミング発生回路６０にて階調電圧レベルに応じたプリチャージ期間を規制するタイミング信号を生成し、スイッチ制御回路５０にて、このタイミングで、出力回路１０のスイッチを制御する。 - 特許庁

To perform sufficient processing even by firmware by minimizing the number of bits to be rewritten including error detection codes and error correction codes when performing management accompanied by watermark rewriting by using a watermark embedded in contents.例文帳に追加

コンテンツに埋め込まれているウォータマークを使ってウォータマークの書き換えを伴う管理を行う場合に、書き換えられるビット数をエラー検出コードやエラー訂正コードを含めて最小として、ファームウェアでも十分な処理を行うことができるようにする。 - 特許庁

The UE estimates signal amplitude and noise variance based on the detected data symbols, computes LLRs for code bits of the detected data symbols based on the signal amplitude and noise variance, and decodes the LLRs to obtain decoded data.例文帳に追加

ＵＥは、検出データシンボルに基づいて、信号振幅および雑音分散を推定して、信号振幅および雑音分散に基づいて、検出データシンボルのコードビットに関するＬＬＲを演算し、復号データを得るためにＬＬＲを復号する。 - 特許庁

In the analog/digital conversion circuit for latching an output signal of the preamplifier by a latch circuit 4, either an amplification period of the preamplifier or a preamplifier output latching period of the latch circuit is extended in lower bits (comparison steps 10-12).例文帳に追加

このプリアンプの出力信号をラッチ回路（４）によりラッチするアナログ／デジタル変換回路において、このプリアンプの増幅期間またはラッチ回路のプリアンプ出力ラッチ期間の一方を、下位ビット（比較ステップ１０から１２）において長くする。 - 特許庁

When receiving signals T1, T2, an RS input phase control circuit 150 outputs data from a frame outputted from a delay circuit 110 by prescribed bytes each, reads the corresponding parity bits from the storage circuit 140, and provides an output.例文帳に追加

ＲＳ入力位相制御回路１５０は、信号Ｔ１，Ｔ２を同時受信したときは、遅延回路１１０が出力したフレームからデータを所定バイトずつ出力し、さらに対応するパリティを蓄積回路１４０から読み出して出力する。 - 特許庁

To establish synchronization of a frame phase of packet signals converted in parallel even when a high speed packet signal is converted into many parallel signals particularly and consecutive packet signals each having the number of bits less than the number of parallel signals are processed.例文帳に追加

特に高速なパケット信号を多くの数の並列信号に変換する場合に、並列の数以下のビット数を有する連続したパケット信号を取り扱う場合でも、並列に展開されたパケット信号のフレーム位相の同期を確立する。 - 特許庁

The flag bits that pertain to extension structures are strictly inherited if the extension structure is inherited, i.e. the base type's value of the flag bit is copied into the subtype together with a pointer to the extension structure.例文帳に追加

機能拡張のための構造体に関するフラグビットは、その機能拡張構造体が継承されるときに限定して継承されます。 すなわち、基底タイプのフラグビットの値は、機能拡張構造体へのポインタと一緒にサブタイプにコピーされます。 - Python

The data inserting part 15 respectively adds noise data and inserts bits of data for release into a noise data insertion position in the determined noise data insertion block and an insertion position of the data for release in the determined insertion block of data for release.例文帳に追加

データ挿入部１５は、決定されたノイズデータ挿入ブロックにおけるノイズデータ挿入位置、決定された解除用データ挿入ブロックにおける解除用データの挿入位置に、それぞれ、ノイズデータを加算し、また解除用データのビットを埋め込む。 - 特許庁

To provide a pressure switch device capable of saving lines, by making signal lines for transmitting a digital signal, that is input from an analog/digital converter into an arithmetic operation means, to be constant, without being affected by the number of bits and readily summarized.例文帳に追加

アナログ−デジタル変換器から演算処理手段に入力されるデジタル信号を送信するための信号線を、ビットの数に影響されることなく一定にして容易に取りまとめ、省配線を可能とし得る圧力スイッチ装置を提供する。 - 特許庁

Then, the numeric values for each character code obtained by the plaintext encoding means 1b are successively obtained by an encryption means 1d and, by using the value of a register 1c whose initial value is set, the first numeric value is encrypted into an cryptographic value of the same number of bits.例文帳に追加

次に、暗号化手段１ｄにより、平文符号化手段１ｂで得られた文字コード毎の数値が順次取得され、初期値が設定されたレジスタ１ｃの値を用いて、最初の数値が同一ビット数の暗号値に暗号化される。 - 特許庁

When a communication processing part 11c completes reading data of a predetermined device 4 from a PLC 3, a data acquisition decision part 12b rewrites reading completion monitor bits set in a state monitor region 14b in an operation memory 14 to ON.例文帳に追加

データ取得判定部１２ｂは、通信処理部１１ｃが、ＰＬＣ３からの所定のデバイス４のデータの読み込みが完了すると、作業メモリ１４における状態監視領域１４ｂに設けられた読込完了監視ビットをＯＮに書き替える。 - 特許庁

Based on a rotating angle, effective image size and the number of bits constituting one pixel stored in a rotating angle register 211, area register 212 and image structure register 213, a shift amount is calculated by a shift amount calculating part 23 and applied to a shift circuit 24.例文帳に追加

回転角レジスタ２１１、領域レジスタ２１２および画像構造レジスタ２１３に格納された回転角度、有効画像サイズおよび１画素を構成するビット数に基づいて、シフト量算出部２３でシフト量を算出し、シフト回路２４に与える。 - 特許庁

The system is configured to provide information list about bits of the advertising information that agree with a prescribed retrieval condition, thereafter, to provide advertisement detail information which is detail information on the advertisement selected through the use of a terminal device.例文帳に追加

広告情報提供装置は、所定の検索条件に合致する広告の情報に関する一覧情報を提供した後に、端末装置から選択された広告に関する詳細情報である広告詳細情報を提供している。 - 特許庁

At such a time, a bit sequence is corrected by converting a bit arrangement and/or by inverting a logic bit value before the modulation to average synthetic average bit reliability with respect to respective bits of all transmission.例文帳に追加

このとき、本方法では、すべての送信のそれぞれのビットに対する合成平均ビット信頼性が平均化されるように、変調前に、ビット配置を変換しおよび／または論理ビット値を反転させることによってビットシーケンスを修正する。 - 特許庁