「bits」に関連した英語例文の一覧と使い方(105ページ目) - Weblio英語例文検索

One or a plurality of bits of the maximum likelihood character string is reversed, and a cost function of an assembly of candidate character strings is considered including the character string introduced from the maximum likelihood character string, to acquire soft information used for a turbo decoder or others.例文帳に追加

最尤文字列の１つまたは複数のビットを反転して最尤文字列から導出した文字列を含めて、候補文字列の集合のコスト関数を考慮することにより、ターボ復号器またはその他で使用するソフトな情報を取得する。 - 特許庁

To effectively utilize a non 0 value bit by allowing a conventionally inhibited instruction including an operand address provided with the non 0 value bit in the prescribed number of least significant bits without generating exceptional interruption to a word cross access request.例文帳に追加

ワードクロスアクセス要求に対して例外割り込みを発生するのではなく、従来は禁止されていた所定数の最下位ビットの中に非０値ビットを有するオペランドアドレスを含んだ命令を許容し、当該非０値ビットを有効利用する。 - 特許庁

The type control section 32 makes the type of the AD conversion circuit 12 when conversion to higher-order 4 bits (D9 to D6) is executed, be a type wherein either of an analog signal and a reference voltage is selectively given to a comparator via a capacitor.例文帳に追加

タイプ制御部３２は、上位４ビット（Ｄ９〜Ｄ６）への変換が実行される際のＡＤ変換回路１２のタイプを、比較器にアナログ信号およびリファレンス電圧のいずれかをキャパシタを介して選択的に入力するタイプとする。 - 特許庁

To provide a backboard transmission method, a backboard transmission apparatus, and a substrate unit capable of eliminating the effect of a reflected wave at connectors due to impedance mismatching in high speed backboard transmission, accurately receiving pulses, and accurately discriminating bits.例文帳に追加

高速度のバックボード伝送において、コネクタ部分でのインピーダンス不整合による反射波の影響を除去し、パルスを正確に受信し、ビットを正確に判別可能とするバックボード伝送方法、バックボード伝送装置及び基板ユニットを提供する。 - 特許庁

To more improve the accuracy of calculation as compared with conventional methods by allocating more bits to a decimal part of a coefficient of which the dynamic range is small in the case of performing the orthogonal transformation/inverse orthogonal transformation of two-dimensional input data consisting of n×n elements by using one-dimensional orthogonal transformation.例文帳に追加

１次元直交変換を用いてｎ×ｎ要素の２次元入力データを直交変換／逆直交変換する際に、ダイナミックレンジの小さな係数には、より多くのビットを小数部に割り当て、従来よりも演算精度を高くする。 - 特許庁

To provide a magnetic reproducing element, in which a magnetization free layer senses a leakage magnetic field from a magnetic bit and does not sense a leakage magnetic field from the adjacent magnetic bit even if a magnetic bit size to be reproduced and a magnetic bit distance between adjacent magnetic bits become smaller.例文帳に追加

再生すべき磁気ビットサイズ及び隣接する磁気ビット間隔が小さくなったような場合でも、磁化自由層が、磁気ビットからの漏洩磁界を感知し、隣接する磁気ビットからの漏洩磁界を感知しない磁気再生素子を得る。 - 特許庁

In a watermark pattern forming portion 104, mutually different 2^n sorts of coefficient value arrays are set by a pseudo-random and any one of the coefficient value arrays is selected based on the digital watermark information with n bits to be embedded.例文帳に追加

この際、透かしパターン生成部１０４において、互いに異なる２^n通りの係数値配列が疑似乱数によって設定され、埋め込むべきｎビットの電子透かし情報に基づいて、係数値配列のいずれか１つが選択される。 - 特許庁

The circuit 68 generates such plural correction data as to match with the optimal value of the light quantity correction data in the case of averaging from precise light quantity correction data stored in the ROM 70 and the value of the low-order 2 bits of a line number.例文帳に追加

加算・丸め回路６８では、ＲＯＭ７０に記憶された高精度の光量補正データとライン番号の下位２ビットの値とから、平均した場合に光量補正データの最適値と一致するような複数の補正データを生成する。 - 特許庁

In a DPLL circuit 1, when the size of a data value which is output from a data latch circuit 52 and should be naturally set in a 11-bit down-counter 54d becomes equal to or more than 12 bits, an overflow preventing circuit 3 substitutes the 11-bit data for the data value.例文帳に追加

ＤＰＬＬ回路１において、データラッチ回路５２より出力され、１１ビットのダウンカウンタ５４ｄに本来セットすべきデータ値のサイズが１２ビット以上になると、オーバーフロー防止回路３が前記データ値を１１ビットデータに置換する。 - 特許庁

The first probability value is obtained by adding the value of each symbol of a modulation alphabet including the same first bit value in the same bit position of the symbol according to an overall probability density function, where each symbol of the modulation alphabet represents at least two bits.例文帳に追加

第１の確率値は、シンボルの同じビット位置に同じ第１のビット値を含む変調アルファベットの各シンボルの全体的な確率密度関数に応じた値を加算することにより得られ、変調アルファベットの各シンボルは少なくとも２ビットを表す。 - 特許庁

To provide an oral cavity cleaning device using tap water for use in wash water without storing it in a tank and efficiently removing food bits stuck in a boundary between a tooth and a gum without hurting the tooth and the gum.例文帳に追加

洗浄水に用いる水道水をタンクに貯めることなく使用することができ、しかも歯及び歯茎を傷付けることなく歯と歯茎との境目等に溜まった食滓を効率よく除去することができる口腔内洗浄器具を提供する。 - 特許庁

When receiving desired communication data comprising a binary bit string via a bus line 142 from a main CPU 20 at first, a light emission control CPU 14 divides the received bit string by 3 bits each from the start bit (S1).例文帳に追加

まず、発光制御ＣＰＵ１４が、メインＣＰＵ２０からバスライン１４２を介して２進数のビット列からなる所望の通信データを受け取ると、発光制御ＣＰＵ１４は、受け取ったビット列を開始ビットから３ビットごとに分割する（Ｓ１）。 - 特許庁

An addition means 11 adds pieces of the adjacent pattern data on the dither pattern to input video data corresponding to the adjacent display elements 109, respectively and provides the predetermined number of high order bits of added value as video data in which gradation is corrected.例文帳に追加

加算手段１１は隣り合う表示素子１０９に対応する入力映像データに対して、ディザパターン上の隣り合うパターンデータを各々加算し、該加算値の上位所定数ビットを階調補正された映像データとして提供する。 - 特許庁

The specification processing part 504 specifies the matching area from a plurality of partial areas on the basis of a plurality of indexes calculated for the plurality of partial areas corresponding to the plurality of second bits to specify a matching position as a position of the matching area.例文帳に追加

特定処理部５０４は、複数の第２ビットに対応した複数の部分領域について算出された複数の指標に基づいて、複数の部分領域から一致領域を特定し、一致領域の位置としての合致位置を特定する。 - 特許庁

Then in the sense amplifier 10, one-bit information of the prescribed unit number written in other storage elements 2 are read out, by reversing the bits when one-bit information written in the reversed flag element is a first value indicating any one of "0" and "1".例文帳に追加

そして、センスアンプ１０は、反転フラッグ素子に書き込まれた１ビットの情報が、“０”又は“１”の内、いずれかを示す第１の値である場合に、他の記憶素子２に書き込まれた所定の単位数−１ビットの情報をビット反転して読み出す。 - 特許庁

A magnification key is generated, the generated magnification key is set in an exclusive logic operation part and a nonlinear function part, an initial value is generated for mw bits and the initial value is set in respective exclusive logic operation parts arranged at a data input terminal.例文帳に追加

拡大鍵を生成し、生成した拡大鍵を排他的論理演算部および非線形関数部にセットするとともに、初期値をｍｗビット分生成して、これをデータ入力端に配置されるそれぞれの排他的論理演算部にセットする。 - 特許庁

To provide an image processing device and an image processing method, which can maintain a luminance distribution in a whole image with accuracy when a digital signal having a larger number of bits than an input digital signal is produced so as to improve a gray scale resolution of image luminance value.例文帳に追加

画像輝度値の階調解像度を向上させるべく、入力ディジタル信号よりも多いビット数のディジタル信号を生成する場合に、画像全体での輝度分布を正確に維持し得る画像処理装置及び画像処理方法を提供する。 - 特許庁

If there is a bit different in logic (a meaning of "1" or "0") between the input data of the input port 1 and the buffer contents of the input port 1 formed in the RAM, the arithmetic result of the exclusive OR of 8 bits is not 00(H).例文帳に追加

入力ポート１の入力データとＲＡＭに形成されている入力ポート１バッファの内容との間で、論理（「１」または「０」の意味）が異なっているビットがあれば、８ビットの排他的論理和の演算結果は００（Ｈ）にはならない。 - 特許庁

The expansion layer encoder 110 computes the difference between the image data after the quantization of the expansion layer and those after the quantization of the basic layer in which bits are shifted to the left, and then performs variable-length encoding to the differential data to generate the encoding data of the expansion layer.例文帳に追加

拡張レイヤ符号化部１１０は、拡張レイヤの量子化後の画像データと左ビットシフトされた基本レイヤの量子化後の画像データとの差分をとった後、差分データを可変長符号化して拡張レイヤの符号化データを生成する。 - 特許庁

In low current consumption refresh-operation of this device, as at least a value of one bit out of a plurality of bits constituting the internal row address signal is fixed, refresh-operation is performed only for a memory cell in a refresh-region previously decided.例文帳に追加

本発明に関わる低消費電流リフレッシュ動作では、内部ロウアドレス信号を構成する複数ビットのうちの少なくとも１ビットの値が固定されるため、リフレッシュ動作は、予め決められたリフレッシュ領域内のメモリセルに対してのみ行われる。 - 特許庁

To provide estimation device/method/program of an electronic watermark error rate for estimating probability (decoding error rate) that a decoding result of respective bits is incorrect by using a detection result of electronic watermark information from information on an object of a processing.例文帳に追加

処理対象の情報から電子透かし情報を検出した結果を用いて、その各ビットの復号結果が誤っている確率（復号誤り率）を推定する電子透かしの誤り率推定装置及び方法並びにプログラムを提供する。 - 特許庁

To provide an encoding method for audio signal capable of reducing the deterioration of the sound quality detected even in the case of the smaller number of bits that can be used in audio encoding by efficiently using encoding and an encoding system.例文帳に追加

効率的に符号化を行い、オーディオ符号化において、使用できるビット数が少ない場合にも検知される音質の劣化を軽減することができるオーディオ信号の符号化方法及び符号化装置を提供することを目的とする。 - 特許庁

The load drive board 3 carries drive signal generation means 9a-9c for generating a parallel drive signal with the number of bits to match the number of the control loads for the decoration based on the serial control signal outputted from the subcontrol board 2.例文帳に追加

負荷駆動基板３は、サブ制御基板２から出力されたシリアルの制御信号に基いて、装飾用制御負荷の数に対応したビット数のパラレル駆動信号を生成する駆動信号生成手段９ａ〜９ｃを搭載する。 - 特許庁

A selector 46 selects either channel data or soundless data corresponding to a selection control signal 43-7 from a control logic circuit 43 and the selected data are inputted to a data width converting circuit 45 and converted to the signal data or soundless data of 32 bits.例文帳に追加

セレクタ４６は、制御ロジック回路４３からの選択制御信号４３−７に応じてチャネルデータまたは無音データを選択し、選択されたデータがデータ幅変換回路４５に入力し、３２ビットの信号データまたは無音データに変換する。 - 特許庁

The extraction part 1 extracts the valid address bit set by the designation part 2 from the bits of the extracted virtual address, and stores the extracted valid address bit as an actual address in an actual address table 3.例文帳に追加

仮想有効アドレスビット抽出部１は、上記抽出した仮想アドレスのビットのうちから、有効アドレスビット指定部２にて設定された有効アドレスビットを抽出し、該抽出した有効アドレスビットを実アドレスとして実アドレステーブル３に格納する。 - 特許庁

A series of sequential bits (155) from each parallel channel is compared with respect to the original PN synchronization sequence (150), to identify the position of each data frame relative to the other data frames (110) and reconstructs the original wide bandwidth data stream (110).例文帳に追加

各データフレーム（１１０）の他のデータフレーム（１１０）に対する相対位置を識別するために、各並列チャンネルからの一連の順次のビット（１５５）が元のＰＮ同期化シーケンス（１５０）と比較され、そして、元の広帯域データストリーム（１１０）を再構成する。 - 特許庁

An AND circuit 11 ANDs the continuous data signals and the bias control signal delayed for the predetermined time by a delay circuit 41, extracts the burst data signals from the continuous data signals without missing bits, and gives them to a data drive circuit 21.例文帳に追加

論理積回路１１は連続データ信号と遅延回路４１が所定時間遅延したバイアス制御信号との論理積を取って連続データ信号からバーストデータ信号をビット欠損無く抽出しデータ用駆動回路２１に与える。 - 特許庁

Thus, as this circuit has such constitution that read-out data is compared with read-out data of preceding address, a marching test for detecting uncoincidence of both data as defect can be preformed efficiently by writing previously the same data in all bits.例文帳に追加

このように、読み出しデータと１アドレス前の読み出しデータとを比較する構成となっているので、予め全ビットに同一のデータを書き込んでおくことにより両者の不一致として不良を検出するマーチングテストを効率よく実行できる。 - 特許庁

The column decoder activates a column selection line specifying a column inputting and outputting parallel data pf 2N pieces by generating a pre-decoding signal of 2N pieces utilizing the prescribed numbers out of a plurality of bits constituting a column address.例文帳に追加

カラムデコーダは、カラムアドレスを構成する複数のビットのうち所定数のビットを利用して２Ｎ個のプリデコーディング信号を発生することによって、２Ｎ個の並列データを入／出力させるべきカラムを指定するカラム選択ラインを活性化する。 - 特許庁

A peripheral circuit 10 writes and reads input data DIN and output data DOUT of L bits (L:integer of 2 or more) inputted/outputted to/from a data node 10# for memory cell blocks 5a, 5b being selectively an object of access.例文帳に追加

選択的にアクセス対象となるメモリセルブロック５ａ，５ｂに対して、周辺回路１０は、データノード１０♯へ入出力されるＬビット（Ｌ：２以上の整数）の入力データＤＩＮおよび出力データＤＯＵＴを書込および読出する。 - 特許庁

The retention register selection part detects a control step in which the number of bits of latch is minimized as a retention control step from the CDFG whose scheduling has been performed, and selects a register allocated to the detected retention control step as a retention register.例文帳に追加

リテンションレジスタ選択部は、スケジューリングされたＣＤＦＧからラッチのビット数が最小となる制御ステップをリテンション制御ステップとして検出するとともに、検出されたリテンション制御ステップに割り付けられたレジスタをリテンションレジスタとして選択する。 - 特許庁

When an operation is started, a successive-approximation type AD converter 1 is once caused to operate and temperature-dependent analog voltages from a voltage generation circuit BGR1 are converted by the AD converter 1 to fix all of the bits of the converted digital signals.例文帳に追加

動作開始時に一旦逐次比較型ＡＤ変換器１を動作させて、電圧発生回路ＢＧＲ１からの温度依存性のあるアナログ電圧について前記ＡＤ変換器１でＡＤ変換して、そのデジタル信号の全ビットを確定する。 - 特許庁

The state of the bits is transferred to a driving part 2-9 of a control line IRDY# indicating that significant data are written on a PCI bus so that the IRDY# can be asserted or de-asserted according to the significance/insignificance of the data on the bus in a PCI write cycle.例文帳に追加

このビットの状態をＰＣＩバス上に有意なデータを書き出していることを示す制御線IRDY#の駆動部２−９に送り、ＰＣＩライトサイクル中にバス上のデータの有意／非有意に合わせてIRDY#をアサート、ディアサートできるようにする。 - 特許庁

To provide a nonvolatile semiconductor memory, and its fabricating method, in which deterioration of the characteristics is suppressed even if a semiconductor memory element of microsize is fabricated in the plane of a semiconductor substrate and recording operation of 2 bits per unit memory element is ensured.例文帳に追加

半導体基板面内における半導体記憶素子のサイズの微細化を行っても、特性の劣化が少なく、かつ、単位記憶素子あたり２ビットの記録の動作が可能な不揮発性半導体記憶装置およびその製造方法を提供する。 - 特許庁

A memory LSI is tested, the number of defect bits are counted for bit map data for each address coordinate, a histogram of the number of defect is made, and wavelet analysis making harl function a base function is performed by assuming the made histogram of the number of defect as a discrete signal.例文帳に追加

メモリＬＳＩを試験し、ビットマップデータに対してアドレス座標毎に不良ビット数をカウントし、不良数ヒストグラムを作成し、作成した不良数ヒストグラムを離散信号とみなして、ハール関数を基底関数としたウェーブレット解析を行う。 - 特許庁

When the contents recorded on the recording medium 820, reproducing signals in which bits of magnetic information of the upper and lower layer parts 102 and 104 are identified 908 to obtain the reproducing signals of both upper and lower layer parts 102 and 104.例文帳に追加

記録媒体８２０に記録されたコンテンツを利用する際には、上層部１０２と下層部１０４の磁気情報が重畳した再生信号を弁別９０８して、上層部１０２と下層部１０４の各々の再生信号を得る。 - 特許庁

To provide a highly reliable semiconductor memory device such as an NROM having a memory capacity of two or more bits for one device, by ensuring a large reading window as a difference in current between a written state and a deletion state.例文帳に追加

書込み状態と消去状態の読出し電流の差である読み出しウィンドウを大きくとることができて、１デバイスにつき２ビット以上の記憶容量を有する信頼性の高いＮＲＯＭ等の半導体記憶装置を提供する。 - 特許庁

Multiple gradations may be realized by allocating three kinds of analog voltages (1st voltage V41, 2nd voltage V42, and 3rd voltage level V43) which are different in voltage level to the respective bits of the two-bit driving data as shown in Fig. (b).例文帳に追加

図４（ｂ）に示したように，２ビット駆動データの各ビットに対して，電圧レベルの異なる３種類のアナログ電圧（第１電圧レベルＶ４１，第２電圧レベルＶ４２，第３電圧レベルＶ４３）を割り当てて，多階調を実現するようにしてもよい。 - 特許庁

When the image of VGA size has a brightness data of 8 bits with the ratio of KoL of 10% and the ratio of KoH of 90%, the KinL becomes (640×480)×(10/100)-th in brightness value, and KinH becomes (640×480)×(90/100)-th in brightness value.例文帳に追加

ＶＧＡサイズの画像で輝度データが８ビットで、ＫoＬの比率が１０％、ＫoＨの比率が９０％の場合、ＫinＬは（６４０×４８０）×（１０／１００）番目の輝度値、ＫinＨは（６４０×４８０）×（９０／１００）番目の輝度値となる。 - 特許庁

In the case of configuring a counter in a plurality of bits where JKFF circuits are connected in cascade, an output of the JKFF circuit 1 corresponding to the LSB is introduced from its inverting output terminal Q2 to make the initial setting to '1' in the case of reset.例文帳に追加

複数のＪＫＦＦ回路をカスケードで接続して複数ビットのカウンタを構成する場合、ＬＳＢに相当するＪＫＦＦ回路１の出力を、その反転出力端子Ｑ２から導出し、リセット時の初期設定を“１”とする。 - 特許庁

When the copy of the unupdated management area is written to the backup sector, the value of all the bits that constitute a signature written in a signature area A_1 is overwritten with "0" to invalidate the signature added to the unupdated management area.例文帳に追加

更新前の管理領域のコピーがバックアップセクタに書き込まれたとき、シグネチャ領域Ａ_1に書き込まれているシグネチャを構成する全てのビットの値が「０」で上書きされることによって、更新前の管理領域に付加されているシグネチャが無効化される。 - 特許庁

In a DVD-RW, a groove track is formed to meander for a groove where recording information is recorded, and the non-recording/non-reproduction region and the reproduction-exclusive region in charge of preventing illegal copying are arranged by a pit column in which a plurality of phase bits meander.例文帳に追加

ＤＶＤ−ＲＷにおいて、記録情報が記録されるグルーブ部はグルーブトラックが蛇行形成され、不法複写を防止する役割を担う不可能領域及び再生専用領域は、複数の位相ピットが蛇行するピット列で配置される。 - 特許庁

To provide an analog/digital conversion circuit the entire capacitance of which can be minimized so as to considerably reduce the area, that is, the cost of an IC chip realizing the analog/digital conversion circuit incorporating a digital/analog converter and whose digital output (resolution) is about 8-16 bits.例文帳に追加

容量形Ｄ／Ａ変換回路を内蔵するディジタル出力（分解能）８〜１６ビット程度のＡ／Ｄ変換回路の全容量値を最小とし、Ａ／Ｄ変換回路を実現するＩＣチップ面積、従ってコストを大幅に削減する。 - 特許庁

In a motion extraction part 24 in the fingerprint sensor, a motion of the finger is detected from size of difference of partial fingerprint data with the less number of bits than the fingerprint data about pieces of fingerprint data in the previous cycle and this cycle detected by the fingerprint reading part 21.例文帳に追加

指紋センサー内の動き抽出部２４において、指紋読取部２１で検出した前回の周期と今回の周期との指紋データについて、指紋データよりビット数が少ない部分指紋データの相違の大小から指の動きを検出する。 - 特許庁

To enable postscript of data without depending on a kind of an optical disk even for the optical disk having a ROM area recorded by rugged bits formed on a substrate and a RAM area in which data can be recorded.例文帳に追加

基板上に形成された凹凸のピットによって記録されたＲＯＭ領域と、データの記録が可能なＲＡＭ領域とを有する光ディスクであっても、光ディスクドライブの種類に依存することなく、データの追記を行うことができるようにする。 - 特許庁