「bits」に関連した英語例文の一覧と使い方(108ページ目) - Weblio英語例文検索

To store in an evaluation debug device data, data captured to an evaluation debug device via a video interface from an image information appliance as a file in a standard file format when the number of significant bits of the image data does is not compatible with the standard file format.例文帳に追加

画像情報機器からビデオインタフェース経由で評価デバッグ装置に取り込まれた画像データの有効ビット数が標準ファイルフォーマットと一致しない場合でも標準フォーマットのファイルとして評価デバッグ装置内に格納できるようにする。 - 特許庁

When the input data Din is in a range where the change of an input value to an output value is precipitous in the logarithmic function, the input data Din is converted by a conversion table T1 having the same numbers of elements as the numbers of bits of the input data Din.例文帳に追加

入力データＤｉｎが対数関数において入力値に対する出力値の変化が急峻な範囲にある場合は、入力データＤｉｎのビット数と同一の要素数を有する変換テーブルＴ１により入力データＤｉｎを変換する。 - 特許庁

To provide an error correction coding device and method and a digital transmission system which avoid the occurrence of an error floor by changing the order of arrangement of respective bits of code words of an outer code in consideration of non-uniformity in bit error rate after decoding of an inner code.例文帳に追加

内符号の復号後のビット誤り率不均一性を考慮して、外符号の符号語の各ビットの並び順を変更することにより、エラーフロアの発生を回避するようにした誤り訂正符号化装置および方法ならびにデジタル伝送システムを得る。 - 特許庁

On a rough matching stage 15, a bit distribution 25 based on the number of bits required for encoding each scan line is generated from a compressed reference document 12 and the search range of an image database 14 is narrowed down while using a macro statistic quantity 27 calculated from the bit distribution.例文帳に追加

粗マッチング段階１５で、圧縮照会文書１２から各走査線の符号化に要するビット数に基づいたビット分布２５を生成し、ビット分布から計算した大局的統計量２７を用いて画像データベース１４の探索範囲を絞り込む。 - 特許庁

Modulation systems and the number of error bits of received packets are stored in a received packet information storage part 28A by transmission source addresses of the received packets and a transmission destination address detection part 29 retrieves the transmission destination address of a transmitted packet from the received packet information storage part.例文帳に追加

受信パケットの送信元アドレス毎にその受信パケットの変調方式と誤りビット数を受信パケット情報記憶部２８Ａに記憶し、送信先アドレス検出部２９が送信パケットの送信先アドレスを受信パケット情報記憶部から検索する。 - 特許庁

An interpolation circuit 2 executes interpolation processing to decrease a quantization step so as to extend bits of a digital signal D0 whose quantization bit length n is 16 and whose sampling frequency fS0 is 44.1 kHz into quantization bit length m is 24 that is far longer than a quantization bit length k is 20 of a digital/analog converter.例文帳に追加

補間回路２は量子化ステップを小さくする補間処理を実行し、量子化ビット長n=16、サンプリング周波数ｆ_S0＝44.1kHz のディジタル信号Ｄ_0 を、D/A 変換器４の量子化ビット長k=20よりはるかに大きな量子化ビット長m=24にビット拡張させる。 - 特許庁

In this case, an apparatus 21 disclosed herein attaches stuffing bits (0 bit) 22 to the ES signal 21 by that much of deficient data to produce an ES signal 31 with a data size equivalent to 25 Mbps, adds a TS header 32 to the ES signal 31 to produce a TS signal, and transmits the TS signal.例文帳に追加

この場合、装置２１は、ES信号２1に対して、データの不足分だけスタッフィングビット（0bit）２２を付加することで、25Mbps相当のデータサイズを有するES信号３１を生成し、そのES信号３１に対してTSヘッダ（TS Header）３２を付加してTS信号を生成し、そのTS信号を送信する。 - 特許庁

An inverse quantization section 14 adjusts the number of lower-order bits to be replaced into a zero value in a bit stream of the wavelet transform coefficient corresponding to a non ROI region in response to the relative priority of the ROI region with respect to the non ROI region to inversely quantize the resulting wavelet transform coefficient.例文帳に追加

逆量子化部１４は、非ＲＯＩ領域に対するＲＯＩ領域の相対的な優先度に応じて、非ＲＯＩ領域に対応する上記ウェーブレット変換係数のビット列において零値に置換する下位ビット数を調整して、逆量子化する。 - 特許庁

To provide a symbol interleaving and channel mapping device and method for rearranging a symbol order at a transmitter side so as to prevent important bits in an unequal protection (UEP) forward error correction (FEC) codeword from being interfered by deep fading, and to provide a mobile communication system.例文帳に追加

不等保護ＦＥＣ符号語における重要ビットがディープフェーディングによって妨げられることを防ぐように、送信機側でシンボル順序を再配置するシンボルインターリービング及びチャネルマッピング装置及び方法並びに移動体通信システムを提供する。 - 特許庁

Branch metric generating sections 16 and placed in parallel by 2 to the power of number of bits in one symbol of a received signal and reduce an object symbol of the received signal from a channel estimate value every time an output of a counter 1 is incremented to generate a branch metric.例文帳に追加

ブランチメトリック生成部１６は、受信信号の１シンボルあたりの２のビット数乗分だけ並列に設けられ、カウンタ１の出力値がインクリメントされるたびにチャネル推定値から受信信号の候補シンボルを減算してブランチメトリックを生成する。 - 特許庁

A diffusion multiplexer 104 performs diffusion multiplexing for each block with a relationship of N1>N2, where N1 is code multiplex number of initial transmission block consisting of a part of information bit and parity bit, and N2 is code multiple number of next transmission block consisting of remaining parity bits.例文帳に追加

拡散多重化器１０４は、情報ビットとパリティビットの一部分からなる初回送信ブロックの符号多重数をＮ１、残りのパリティビットからなる次回送信ブロックの符号多重数をＮ２とするとき、Ｎ１＞Ｎ２なる関係で各ブロックの拡散多重を行う。 - 特許庁

A map position specifying part 65 specified the resource block, to which the local station-directed physical downlink common channel is allocated, from a value of the second region, a predetermined bit value when the map is shifted corresponding to a system bandwidth and values of respective bits in the third region.例文帳に追加

マップ位置特定部６５は、第２の領域の値と、システム帯域幅に応じてマップをシフトさせたときの所定のビットの値と、第３の領域のそれぞれのビットの値とから、自局向けの物理的下り共有チャネルが割り当てられているリソースブロックを特定する。 - 特許庁

To improve a transfer speed performance and reliability for a phase change memory that has a memory array structure in which a plurality of memory bits having a current selector switch and phase change film electrically formed in parallel are electrically arranged in series.例文帳に追加

電流切り替え用スイッチと相変化膜とが電気的に並列に形成されたメモリビットの複数個を電気的に直列に配置したメモリアレイ構造を持つ相変化メモリにおいて、転送速度性能の向上と信頼性の向上とを共に実現する。 - 特許庁

The sum total of the intensity of the magnetization of a burst type of the servo pattern is made 0 by forming a DC signal part involved in the burst part of the servo pattern with a combination of positive and negative DC signal components and low-density dummy bits or a pattern shifted in its phase.例文帳に追加

サーボパターンのバースト部分に含まれる直流信号部分を、正と負の直流信号要素の組み合わせ、低密度のダミービット、もしくは位相をずらしたパターンで構成することにより、サーボパターンのバースト部分の磁化量の総和を０とする。 - 特許庁

Furthermore, the register file 13 is provided with a plurality of registers R0 to R31 for storing data of a plurality of bits, and configured to update the storage data of the registers R0 to R31 by shifting the storage data of the registers R0 to R31 among those registers R0 to R31.例文帳に追加

さらに、レジスタファイル１３は、各々が複数ビットのデータを保持可能な複数のレジスタＲ０〜Ｒ３１を有し、レジスタＲ０〜Ｒ３１の保持データをレジスタＲ０〜Ｒ３１間でシフトさせることでレジスタＲ０〜Ｒ３１の保持データを更新可能である。 - 特許庁

To provide a UWB transmission device and a reception device which can perform high-quality data transmission without reducing a transmission rate by setting the total number of repeat pulses of a UWB-IR system without restrictions and performing weighting to encoded bits.例文帳に追加

ＵＷＢ−ＩＲ方式の繰り返しパルス総数を制約なしに設定し、符号化ビットに対して重み付けを行うことで、伝送速度を落とすことなく高品質なデータ伝送を実現することができるＵＷＢ送信装置と受信装置を提供する。 - 特許庁

Contents and switching sequence of data ID for specifying each block are defined so that a pair of bits where a level mutually switches in an opposite direction may surely be intermingled, when the preceding data ID is switched to the following data ID in the case of the data transfer.例文帳に追加

データ転送に際して、先行するデータＩＤから次のデータＩＤに切り替える際に、レベルが互いに逆方向に切り替わるビット対が必ず混在するように、個々のブロックを特定するためのデータＩＤの内容及び切り替えシーケンスを定めてある。 - 特許庁

Upon receipt of the key signal Skd, the vehicle 1 encrypts the vehicle authentication information 20 belonging to the vehicle 1 itself, extracts a portion (low-order 32 bits) of the encrypted data to calculate vehicle extraction data, and compares the vehicle extraction data with the key extraction data received from the wireless key 3.例文帳に追加

車両１は、このキー信号Ｓkdを受信すると、自身が持つ車両認証情報２０を暗号化し、その暗号化データの一部（下位３２ビット）を抽出して車両抽出データを割り出し、ワイヤレスキー３から受け付けたキー抽出データと比較する。 - 特許庁

About a NID of the second and succeeding reception frames, the minimum number of error bits of a bit stream of the extracted NID for each reference data is specified, and UnitID information associated with the minimum number is made UnitID information of the reception frame.例文帳に追加

２回目以降の受信フレームのＮＩＤについては、各リファレンスデータに対する抽出ＮＩＤのビット列のエラービット数の最小のものを特定し、該最小のものに対応付けられているＵｎｉｔＩＤ情報を受信フレームのＵｎｉｔＩＤ情報とする。 - 特許庁

The memory cell 1-2 and the word line WL0 are activated and data 1 is read out, after that, the data 0 of the memory cell 1-2 is read out, thus output data is varied from 1 to 0, a read-out test after burn-in including an access time of all bits can be performed as a result.例文帳に追加

メモリセル１−２も、ワード線ＷＬ０を立ち上げてデータ１を読み出してから、メモリセル１−２のデータ０を読み出すことにより、出力データが１から０に変化するため、全ビットのアクセスタイムを含むバーイン後の読み出しの検査をすることができる。 - 特許庁

The well 2 is constituted in such a way that the well 2 is electrically divided into sections at every 8 bits in the direction along word lines in a P-type Si substrate 1 and can individually control the voltages at each divided section of the well 2.例文帳に追加

Ｐ型Ｓｉ基板１内で、Ｐ型ウェル２は、Ｎ型ウェル１７及び深いＮ型ウェル１８により、ワード線に沿った方向において８ビット毎に電気的に分離され、Ｐ型ウェル２の分離された各部分の電圧を個別に制御できるように構成されている。 - 特許庁

Namely, on an IQ plane, signal point mapping is performed on transmission bits while using signal point arrangement which is divided into a plurality of signal point sets and in which a distance between minimum signal points in a signal point set is made smaller than a minimum signal point distance between signal point sets.例文帳に追加

つまり、ＩＱ平面上で、複数の信号点セットに分割され、かつ信号点セット内の最小信号点間距離が信号点セット間の最小信号点距離よりも小さくされている信号点配置を用いて、送信ビットを信号点マッピングする。 - 特許庁

As a transport status of both the data, either the left eye video data or the right eye video data are added to the other for the unit of one pixel and video data of one pixel are constituted of the double predetermined number of bits and transported in a timing synchronous with the pixel clock.例文帳に追加

両データの伝送状態としては、左目用映像データと右目用映像データのいずれか一方に、他方を１画素単位で付加して、１画素の映像データを、所定ビット数の２倍のビット数で構成して、画素クロックに同期したタイミングで伝送する。 - 特許庁

A tone reduction processing part 400 executes tone reduction processing to reduce the number of bits of each color element of RBG of the RGB picture converted into the RGB color system by the color space converting part 200, and generates an RGB picture having the number of colors displayable at a display 500.例文帳に追加

減色処理部４００は、色空間変換部２００によってＲＧＢ表色系に変換されたＲＧＢ画像のＲＧＢの各色要素のビット数を減らす減色処理を行って、ディスプレイ５００に表示可能な色数のＲＧＢ画像を生成する。 - 特許庁

The 'H' level of preamble bits received prior to the burst signal are received as a light signal 34 and the output voltage amplified by an inverting amplifier 21 is compared with a 1st threshold Vth1 by a comparator 30 connected to the inverted input terminal.例文帳に追加

バースト信号に先立って受信されるプリアンブルビットを光信号３４としてその“Ｈ”レベルを受信し、反転増幅器２１で増幅された出力電圧が反転入力端子に接続されているコンパレータ３０によって第１の閾値Ｖｔｈ１と比較される。 - 特許庁

To provide a nonvolatile semiconductor memory in which the characteristics do not deteriorate even if memory elements are fabricated in the plane of a semiconductor substrate at a fine pitch and recording operation of 2 bits/unit memory element is ensured, and its operating method and fabrication method.例文帳に追加

半導体基板面内における半導体記憶素子のサイズの微細化を行っても、特性の劣化が少なく、かつ、単位記憶素子あたり２ビットの記録の動作が可能な不揮発性半導体記憶装置、並びにその動作方法および製造方法を提供する。 - 特許庁

By using coding control information stored in an address replacement control resister (70 to 72) set by the plurality of users, specified bits of the input address are replaced, and it is judged whether what bit value must be used to selectively generate a corresponding replacement address.例文帳に追加

複数のユーザにより設定されたアドレス置換制御レジスタ（７０乃至７２）に記憶された符号化制御情報を用いて、入力アドレスの所定のビットを入れ替えて、対応する置換アドレスを選択的に生成するためにどのビット値を用いるか判断する。 - 特許庁

When being other than zero, on the basis of the number of second remaining shift bits, shift operation different from that executed in the first state and the second state is executed by at least the first shifter or the second shifter in a third state, and thereafter the processing is shifted to the next instruction.例文帳に追加

ゼロ以外の場合は、第２の残りのシフトビット数に基づいて、第３のステートで、前記第１のステートおよび第２のステートで実行したシフト動作と異なるシフト動作を第１シフタ又は第２シフタの少なくとも一方で実行して次命令に移行する。 - 特許庁

To provide a device control apparatus that eliminates the need for separately providing many kinds of separate interfaces and can permit the use of a microcomputer having processing capability of information whose number of bits is lower than 8 so as to reduce the cost.例文帳に追加

本発明では、多種のインターフェースを別個に用意する必要がなく、かつ８ｂｉｔよりも低いｂｉｔ数の処理能力を有するマイコンの使用を可能にすることでコストを低くすることができる機器制御装置を提供することを課題とする。 - 特許庁

A reception signal phase rotating angle detecting circuit 8A detects a phase rotating angle of part of the received symbol stream, corresponding to bits (1), (0) of a frame synchronizing signal of a received symbol stream on the basis of the Δϕ'(3) and an MSB of a Q symbol stream, outputs the angle to a re-mapper 7, where absolute phase processing is conducted.例文帳に追加

受信信号位相回転角検出回路8Aは、Δφ(3) とＱシンボルストリームのＭＳＢから、受信シンボルストリームのフレーム同期信号のビット(1) と(0) に相当する部分の位相回転角を検出し、リマッパ７に出力し、絶対位相化を行わせる。 - 特許庁

A collective conversion processing section 210 sequentially acquires information including a head bit address, the consecutive number of data whose value is equal to that of a head bit; and the value of the head bit, and totally sets the value to bits by the consecutive number from the head bit address on the basis of the information.例文帳に追加

一括変換処理部２１０は、先頭ビットアドレスと、先頭ビットと同値のデータの連続数と、前記先頭ビットの値と、を含む情報を順次取得し、当該情報に基づき、先頭ビットアドレスから連続数分のビットに、前記値を一括でセットする。 - 特許庁

To provide a transmitting device capable of supporting localize type transmission and distributed type transmission, and sending a report without increasing signaling bits, even when the number of resource blocks performing the distributed type transmission is not an integral multiple of a division number for the resource blocks performing the distributed type transmission.例文帳に追加

Ｌｏｃａｌｉｚｅｄ型送信と、Ｄｉｓｔｒｉｂｕｔｅｄ型送信とをサポートでき、Ｄｉｓｔｒｉｂｕｔｅｄ型送信を行うリソースブロックの数が、Ｄｉｓｔｒｉｂｕｔｅｄ型送信を行うリソースブロックの分割数の整数倍でない場合にも、シグナリングビットを増加させずに通知できる送信装置を提供する。 - 特許庁

To provide a signal processing method by which a problem of clipping is avoided, prevention of missing bits and assurance of an S/N are attained in digital signal processing such as mixing processing employing a DSP and sufficient signal quality can be assured even in the case of employing an inexpensive and conventional DSP.例文帳に追加

ＤＳＰを用いたミキシング処理のようなデジタル信号処理において、クリッピングの問題を回避し、ビット落ちの防止やＳ／Ｎの確保を可能にし、安価で汎用的なＤＳＰを使用しても十分な信号品質を保つことを可能にする。 - 特許庁

To achieve not only improvement in quality of a video conference by setting a suitable conference mode corresponding to feature detection of both terminals in a video conference system, but also improvement in performance of the video conference system by re-allocating bits in the optimal manner in accordance with the feature detection and the conference mode.例文帳に追加

テレビ会議システムの両端末の特徴検出に応じた適切な会議モードの設定によるテレビ会議の質向上のみならず、特徴検出と会議モードとに応じたビットの最適な再割り当てによるテレビ会議システムの性能向上を図る。 - 特許庁

In a receiver circuit 3, under a high-speed mode, a demultiplexer unit 33 generates parallel data of 33 bits and a clock #1 of 312.5 MHz in the high-speed mode from a data latch output of a data latch unit 31 on the basis of a clock of a clock signal generator 37.例文帳に追加

レシーバ回路３において，クロック信号発生部３７のクロックとに基づいて，高速モードの場合に，デマルチプレクサ部３３が，データラッチ部３１のデータラッチ出力から，高速モードにおける３３ｂｉｔパラレルデータ及び３１２．５ＭＨｚクロック＃１を生成する。 - 特許庁

The encoding and decoding are performed referring a table in which the pulse data and the PD number correspond, if a PD number is expressed by 4 bits, the table can contain 16 kinds of the pulse data at maximum, and compress the communication data amount to 1/8.例文帳に追加

エンコード及びデコードは、パルスデータとＰＤ番号を対応させるテーブルを参照して行い、ひとつのＰＤ番号を４ビットで表した場合、テーブルには最大１６種類のパルスデータを格納することができ、通信データ量を１／８に圧縮することができる。 - 特許庁

In a vector conversion part 130 of the data compressor 100, a difference is taken with respect to a sequence of XY coordinates being input data while the obtained differential data of the X coordinate and those of the Y coordinate are combined for each prescribed number of bits so as to generate a byte sequence of a plurality of digits.例文帳に追加

データ圧縮装置１００のベクトル変換部１３０では、入力データであるＸＹ座標の列に対して差分をとり、得られＸ座標およびＹ座標の差分データを所定のビット数毎に組み合わせて複数桁のバイト列を生成する。 - 特許庁

Queue slave parts 201, 202, 203 and 204 express queue IDs corresponding to the factors of the plural interruption requests as the binary form of n bits by n signal lines of a queue bus 1 and successively transmit them from a peripheral chip to a CPU (queue master part 10) in a time division manner.例文帳に追加

キュースレーブ部２０_1，２０_2，２０_3，２０_4は、複数の割り込み要求の要因に対応したキューＩＤを、キューバス１のｎ本の信号線にてｎビットのバイナリ形式として表現して、時分割により順次、ペリフェラルチップからＣＰＵ（キューマスタ部１０）に送信する。 - 特許庁

The duplication is performed in a manner that for multi-state memory system employing a two-pass programming technique for successively programming the multi-bits of the same set of memory cells, any programming error in the second pass will not corrupt the data established by the first pass.例文帳に追加

メモリセルの同一のセットのマルチビットを順次にプログラムするための２パスプログラミング手法を使用する多状態メモリシステムについて、第１のパスによって確立されたデータが第２のパスにおけるいかなるプログラミングエラーによっても破損されないように、複製が行われる。 - 特許庁

A plurality of decoder circuits DEC_1-m are provided in each bit of word data D_WD, and each of decoder circuits DEC_1-m receives a bit corresponding to the word data and storage destination data indicating a position after rearrangement, and generates decode data D_DEC with the (m×n) bits.例文帳に追加

複数のデコーダ回路ＤＥＣ_１〜ｍは、ワードデータＤ_ＷＤの各ビットごとに設けられ、それぞれがワードデータの対応するビットおよびその並べ替え後の位置を示す格納先データを受け、（ｍ×ｎ）ビットを有するデコードデータＤ_ＤＥＣを生成する。 - 特許庁

A recorder 3 respectively sets the recording level, the number of quantization bits and the sampling frequency, based on information given from the part 5 and records information on an inputted sound source selected by an inputted sound source selector 2 by the set condition.例文帳に追加

記録装置３は、圧縮制御部５から与えられる情報に基づいて記録レベル、量子化ビット数およびサンプリング周波数をそれぞれ設定し、入力音源セレクタ２により選択された入力音源の情報を、設定された条件で記録する。 - 特許庁

At reading, a precharge circuit precharges a read bit line, and the NMOS transistor 11 performs on-operation by a read address selection circuit 3 at the n address selected by an RWS and an RBS to read data bits stored in the storage node.例文帳に追加

リード時では、プリチャージ回路によってリードビット線をプリチャージしておき、ＲＷＳとＲＢＳとによって選択されたｎ番地のリード番地選択回路３によってＮＭＯＳトランジスタ１１がオン動作を行い、蓄積ノードに保持されるデータビットがリードされる。 - 特許庁

The parity generation circuit 101 of a 0 side 10 adds redundant bits to the input signals s11 of respective signal lines and attains parallel signals s12 and p10 and a parallel/serial conversion circuit 103 multiplexes them to serial signals s13 by timing signals t10 and outputs them.例文帳に追加

０ｓｉｄｅ１０のパリティ生成回路１０１は、各信号線の入力信号ｓ１１に冗長ビットを付加してパラレル信号ｓ１２、ｐ１０とし、パラレルシリアル変換回路１０３はタイミング信号ｔ１０によりシリアル信号ｓ１３に多重して出力する。 - 特許庁

An ATC-C1 as a station side ADSL device transmits several frequency signals to an ATU-R2 as an opposite subscriber side ADSL device, and performs data transmission by performing multi-carrier modulation based on notified allocation bits and transmission power information.例文帳に追加

ＡＴＵ−Ｃ１は局側ＡＤＳＬ装置であり、いくつかの周波数信号を対向する加入者側ＡＤＳＬ装置であるＡＴＵ−Ｒ２に送り、通知された割り当てビットおよび送信電力情報をもとにしてマルチキャリア変調してデータ送信を行う。 - 特許庁

This device is provided with a replacement IO program circuit RIP1-RIPn corresponding to respectively memory blocks BK1-BKn coupling commonly to data buses DB1, DB2 of plural bits and one replacement address program circuit RAP for memory blocks of the prescribed numbers.例文帳に追加

複数ビットのデータバス（ＤＢ１，ＤＢ２）に共通に結合されるメモリブロック（ＢＫ１−ＢＫｎ）それぞれに対応して、置換ＩＯプログラム回路（ＲＩＰ１−ＲＩＰｎ）を設け、かつ所定数のメモリブロックに対し１つの置換列アドレスプログラム回路（ＲＡＰ）を設ける。 - 特許庁