「bits」に関連した英語例文の一覧と使い方(112ページ目) - Weblio英語例文検索

An SBW-ECU determines the shift position corresponding to an operation position of the shift lever based on a magnetic field change detected by a magnetic field detecting sensor arranged on a moving passage of the shift lever and a combination of digital signals of predetermined 3 bits which correspond to a plurality of shift positions, respectively.例文帳に追加

ＳＢＷ−ＥＣＵは、シフトレバーの移動経路上に設けられた磁界検知センサにより検知された磁界変化と、複数のシフトポジションにそれぞれ対応した予め定められた３ｂｉｔのデジタル信号の組み合わせとに基づいて、シフトレバーの操作位置に対応したシフトポジションを判定する。 - 特許庁

Based on the control signal supplied from the CPU 18, the drive circuit 20 controls the power of the signal output from the excitation coil 19 to ON or OFF, and based on a power control signal of multiple bits, the drive circuit 20 controls excitation currents flowing to the excitation coil 19 to multiple stages.例文帳に追加

ドライブ回路２０は、ＣＰＵ１８から供給される制御信号により励磁コイル１９からの信号送信をオンまたはオフに制御するとともに、複数ビットのパワー制御信号によって励磁コイル１９に流す励磁電流を複数段階に制御する。 - 特許庁

The predetermined data transfer instruction is provided with a register designation field(Rm, Rn) with a plurality of bits for explicitly designating the number of one register from a group of registers, and data transfer between the registers corresponding to numbers which are not less or not more than the number designated by the register designation field is instructed.例文帳に追加

所定のデータ転送命令は、一群のレジスタの中から一つのレジスタの番号が明示的に指定される複数ビットのレジスタ指定フィールド（Ｒｍ、Ｒｎ）を有し、レジスタ指定フィールドで指定された番号以上又は以下の番号に対応するレジスタとメモリとの間のデータ転送を指示する。 - 特許庁

In response to detecting the failure in the first link, at an IO device end, the first set of lanes is switched with the second set of lanes for exchanging the second set of bussed bits between the first PCIE bridge and the first IO device over the second link using the second set of lanes.例文帳に追加

第１のリンクにおける故障の検出に応答して、第１のＰＣＩＥブリッジと第１のＩＯデバイスとの間で、第２のレーン・セットを用いて第２のリンクを介して第２のバス伝送ビット・セットを交換するために、ＩＯデバイス・エンドにおいて、第１のレーン・セットを第２のレーン・セットにスイッチする。 - 特許庁

The command judgment circuit 26 identifies flag bits of the command, judges whether or not demand sector is stored in a buffer RAM, and gets a sector information readout register 23 to read out sector information via a readout address generation circuit 20 when target sector is stored in the buffer RAM.例文帳に追加

コマンド判定回路２６は、コマンドのフラグビットを認識し、要求セクタがバッファＲＡＭに記憶されているか否かを判定し、目標セクタがバッファＲＡＭ内に記憶されていた場合、読出アドレス発生回路２０を介してセクタ情報をセクタ情報読出レジスタ２３に読み出させる。 - 特許庁

When an analyzing unit 217 outputs information that the color component of an input image is 16 bits, a bit shifting unit 209 multiplies the quantizing table of the unit 111 by two to the power of 8 or multiplies by two to the power of 8+1, and stores it in a quantizing table storing unit 211.例文帳に追加

解析部２１７より、入力画素の色成分が１６ビットである情報が出力された場合、ビットシフト部２０９は量子化テーブル格納部１１１の量子化テーブルを２の８乗倍、もしくは２の８乗＋１倍し、量子化テーブル格納部２１１に格納。 - 特許庁

Predetermined pulse voltages are applied between the first terminal 7 and the third terminal 9 and between the third terminal 9 and the second terminal 8 to reversibly change the resistance values of the first and second variable resistors 5, 6, thereby recording one bit or multiple bits of information.例文帳に追加

第１の端子７と第３の端子９との間および第３の端子９と第２の端子８との間に所定のパルス電圧を印加して第１および第２の可変抵抗５，６の抵抗値を可逆的に変化させることにより１ビットあるいは多ビットの情報を記録する。 - 特許庁

A CPU 15 decides an emergency warning broadcast to be already made, based on logic circuit output signals at a level depending on whether the emergency warning broadcast starting flag outputted from the logic circuit 14 is detected, and synchronizing bits of TS packets are detected.例文帳に追加

サブＣＰＵ１５は、論理回路１４から出力される緊急警報放送起動用フラグが検出され、且つＴＳパケットの同期バイトが検出されるか否かに応じたレベルの論理回路出力信号に基づき緊急警報放送がなされていることを判定する。 - 特許庁

This data input/data output control device and method wherein a plurality of write or read data configured of m=2^n+k bits (m, n, and k are integers) can be accessed during one clock cycle of an external clock signal.例文帳に追加

本発明は、ｍ＝２^ｎ＋ｋビット（ここで、ｍ、ｎ、及びｋは整数）で構成される複数個のライトまたはリードデータが外部クロック信号の１クロックサイクル内にアクセスすることのできるデータ入力及びデータ出力制御装置とデータ入力及び出力制御方法を提供する。 - 特許庁

Then an offset from a top of code data when the coincident number of lines is found out by this discrimination is stored in the number of bytes or bits (step S3), the line from which the offset information is acquired is forcibly re-compressed in the horizontal mode of the MMR(modified MR(Modified Relative element address designate)) code (step S4).例文帳に追加

そして、この判定で一致するライン数が見った時点の符号データの先頭からのオフセットをバイト数及びビット数で記憶し（ステップＳ３）、オフセット情報を取得したラインについては再圧縮する際に強制的にＭＭＲ符号の水平モードで再圧縮する（ステップＳ４）。 - 特許庁

Since time of eleven bits is secured from the fourth-bit after the CRC bit of the present slot to the end of an SS bit of a succeeding slot, the PLL circuit can end the oscillation frequency deviation processing within the time and the wireless relay apparatus normally receives the succeeding slot.例文帳に追加

現スロットのＣＲＣビット後の４ビット目から次スロットのＳＳビットの終わりまで１１ビットの時間があるので、ＰＬＬ回路はこの時間内に発振周波数偏移処理を終了することができ、無線中継装置は次スロットの受信を正常に行う。 - 特許庁

A CRC provision section 10 executes arithmetic operation to generate a CRC bit at every time coding object data are received and stores data in (K-1) bits less than that of a constraint length K of a convolution code from a head of coding object data by one bit to a buffer 12.例文帳に追加

ＣＲＣ付与部１０は、符号化対象データが入力する毎にＣＲＣビット作成のための演算を実行すると共に、符号化対象データの先頭から畳み込み符号の拘束長Ｋより１ビット少ない（Ｋ−１）ビットのデータをバッファ１２に記憶する。 - 特許庁

A storage unit 61 stores master key data, a storage unit 51 stores authentication key data, and mutual authentication units 53, 63 use a random number in 64 bits generated from a random number generating unit 60, to respectively select corresponding master key data and authentication key data.例文帳に追加

記憶ユニット６１はマスタ鍵データＭＫ0 〜ＭＫ31を記憶し、記憶ユニット５１は認証鍵データＩＫ0 〜ＩＫ31を記憶し、乱数発生ユニット６０で発生したＲj を用いて、相互認証ユニット５３，６３において、対応する一のマスタ鍵データおよび認証鍵データをそれぞれ選択する。 - 特許庁

A digital filter 10 for generating a digital filter output signal consisting of second number (N) of bits by performing digital filtering processing to the digital input signal, and a digital - analog conversion means 12 for generating the analog output signal by converting the digital filter output signal to analog are provided.例文帳に追加

デジタル入力信号に対しデジタル・フィルタ処理をして、第２の数（Ｎ）のビットから成るデジタル・フィルタ出力信号を発生するデジタル・フィルタ１０と、デジタル・フィルタ出力信号をアナログ形態に変換してアナログ出力信号を発生するデジタル−アナログ変換器手段１２と、を備える。 - 特許庁

The longer input bit slice and a plurality of input bit slices in the bit string including the input bit slice with a shorter bit length are processed according to the action up to the number of bits in at least one bit string equaling the longer bit length to form at least one resultant bit slice.例文帳に追加

より長い入力ビットスライスと、より短かいビット長の入力ビットスライスを有するビットストリングの複数の入力ビットスライスとがより長いビット長に等しい少なくとも一方のビットストリングのビット数まで作用に従って処理されて少なくとも１つの結果のビットスライスを形成する。 - 特許庁

On the other hand, if the extension ROM substrate is attached, a bus width of a memory space including an initially accessed start address of the CPU is set at 32 bits, chip select signals are outputted to extension ROMs 30, 32, and extension programs stored in the extension ROMs are executed.例文帳に追加

これに対して、拡張ＲＯＭ基板が装着されると、ＣＰＵの最初にアクセスされるスタート番地を含むメモリ空間のバス幅が３２bitに設定され、拡張ＲＯＭ３０、３２にチップセレクト信号が出力され、拡張ＲＯＭに記憶された拡張プログラムが実行される。 - 特許庁

To improve heat stability of written bits using a simple medium structure, to reduce medium noise, and to enable performing high density recording having high reliability without affecting the performance of a magnetic recording medium, in a magnetic recording medium and a magnetic storage apparatus.例文帳に追加

本発明は、磁気記録媒体及び磁気記憶装置に関し、簡単な媒体構造を用いて、書き込まれたビットの熱安定性を向上し、媒体ノイズを低減し、磁気記録媒体の性能に悪影響を及ぼすことなく信頼性の高い高密度記録を行えるようにすることを目的とする。 - 特許庁

On the occurrence of link interruption at a client side CH1, a link information control section 14 extracts a link interruption signal from flow information bits in a Gigabit Ethernet (R) frame in a Gigabit Ethernet (R) termination section 11 and transmits the link interruption signal to a format conversion section 12.例文帳に追加

クライアント側ＣＨ１でリンク断が生じた場合、リンク情報制御部１４は、ギガビット・イーサネット（登録商標）終端部１１中のギガビット・イーサネット（登録商標）フレーム中のフロー情報ビットからリンク断信号を抽出し、フォーマット変換部１２へ送出する。 - 特許庁

The demodulator 82 is input, from the modulator, with a plurality of kinds of demodulation delivery signals DATA having value switching timings different each other, when using the reference clock CLK as a reference, in response to the delivery signals SIN0, SIN1, SIN2 of the ink of three bits.例文帳に追加

復調回路８２には、変調回路から、３ビットのインクの吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２の値に応じて、基準クロックＣＬＫを基準としたときのその値が切り替わるタイミングが互いに異なる複数種類の変調吐出信号ＤＡＴＡが入力される。 - 特許庁

Filter coefficient array selection parts 5a and 5b select one of the four filter coefficient arrays stored in the filter coefficient array storage part 6, according to the 1st and 2nd bits of the decimal part of a readout address generated by readout address generation parts 4a and 4b.例文帳に追加

フィルタ係数列選択部５ａ，５ｂは、読み出しアドレス発生部４ａ，４ｂが発生した読み出しアドレスの小数部第１および第２ビットに基づいて、フィルタ係数列格納部６に格納されている４個のフィルタ係数列のうちいずれかのフィルタ係数列を選択する。 - 特許庁

In the measurement of an error rate performed in the process to optimize the signal channel parameter of the disk device, the error rate is deteriorated by means of deteriorating the S/N ratio of an input signal, thereby the decision of the optimized parameter value is attained by the error rate test of less transfer bits.例文帳に追加

ディスク装置の信号チャンネルパラメータの最適化の過程で行われるエラーレートの測定において、入力信号のＳ／Ｎ比を劣化させることにより、エラーレートを劣化させ、より少ない転送ビットのエラーレート試験で最適化パラメータ値を決定することを可能にする。 - 特許庁

A hearing model calculation part 3 suppresses the number of bits allocated to frequency spectral data so that the number is decreased without dropping a masking level showing a hearing model even if the part 3 selects a second conversion length whose frequency resolution is low at the time of calculating the hearing model.例文帳に追加

聴覚モデル算出部３により、聴覚モデルの算出の際に周波数分解能が低い第２の変換長を選択した場合にも、聴覚モデルを示すマスキングレベルを低下させることなく、周波数スペクトルデータに割り当てるビット数を、その数が少なくなるように抑える。 - 特許庁

A database of the first to the fourth traces is constituted of a macro block obtained by converting a DC component of a luminance signal Y0 of a DCT block to 6 bits and a macro block obtained by converting DC components of color difference signals Cb and Cr of the DCT block to 5-bit data, respectively.例文帳に追加

第１乃至第４トレースのベースデータは、ＤＣＴブロックの輝度信号Ｙ０のＤＣ成分を６ビットに変換したマクロブロックと、ＤＣＴブロックの色差信号ＣｂおよびＣｒのＤＣ成分を、それぞれ５ビットのデータに変換したマクロブロックとで構成されている。 - 特許庁

A selector 25 selects an interpolation value among interpolation values E1-E4 received from averaging circuits 21-24 closest to the pixel value E (true value) received from the sample delay circuit 7 and outputs a direction bit (in 2 bits) denoting a selected interpolation value to an output terminal 31.例文帳に追加

セレクタ２５は、平均化回路２１乃至２４から入力された補間値Ｅ１乃至Ｅ４のうちの、サンプル遅延回路７から入力される画素値Ｅ（真値）に最も近いものを選択し、選択した補間値を示す方向ビット（２ビット）を出力端子３１に出力する。 - 特許庁

The encoder applies the OR arithmetic operation above to all data in a wavelet transform area being an encoding object and obtains a bit plane of a highest position among bit planes including effective bits by each block on the basis of the bit location data finally obtained.例文帳に追加

本装置は、以上の論理和演算を、符号化対象となるウェーブレット変換領域内の全データに対して行い、最終的に得られたビット位置データに基づき、各ブロック毎に値が有効とされたビットが含まれるビットプレーンのうちの最上位のビットプレーンを求める。 - 特許庁

In a performance constitution of scalar multiplication summation operation kP+lQ in elliptic curve cryptography, the scalar multiplication summation operation is carried out by applying a JRF expression scalar value wherein the combination of bits (k_i, l_i) at the bit position corresponding to the scalar values k and l is set as (k_i, l_i)=(0, ±1) or (±1, 0).例文帳に追加

楕円曲線暗号におけるスカラー倍加算演算ｋＰ＋ｌＱの実行構成において、スカラー値ｋ，ｌの対応ビット位置のビットの組み合わせ（ｋ_ｉ，ｌ_ｉ）を、（ｋ_ｉ，ｌ_ｉ）＝（０，±１）または（±１，０）としたＪＲＦ表現スカラー値を適用してスカラー倍加算の演算を実行する。 - 特許庁

Preferably the track field of the first type employing gray code encoding includes gray code bits sufficiently to identify the full track number, the N-th (N is ≥2) servo sector is the track field of the first type and all the servo sectors between them are track fields of the second type.例文帳に追加

好ましくは、グレーコード・エンコードが用いられて、第１のタイプのトラックフィールドは、フルトラック番号を識別するのに十分なグレーコード・ビットを含み、各Ｎ番目（Ｎは少なくとも２である）のサーボセクタは、第１のタイプのトラックフィールドであり、これらの間のすべてのサーボセクタは、第２のタイプのトラックフィールドである。 - 特許庁

As a result of the operation by the arithmetic unit 13, a first register and second register ov0, ov1, having a narrower bit width than the first bit width, retain overflowed digit data as overflow data, and supplies the retained overflow data to at least one input end of the arithmetic unit 13 as upper bits.例文帳に追加

第１のビット幅より狭いビット幅を有する第１、第２のレジスタｏｖ０、ｏｖ１は、演算器１３による演算の結果、あふれた桁のデータをオーバーフローデータとして保持し、演算器１３の少なくとも一方の入力端に、上位ビットとして保持したオーバーフローデータを供給する。 - 特許庁

Conversely, when the multi-path delay in the transmission path is small, the OFDM transmitter 2 generates a transmission signal one transmission frame of which includes N/2 samples and guard bits by k/2 samples and transmits the transmission signal to the OFDM receiver 5 so as to suppress a peak value of the amplitude of the transmission signal.例文帳に追加

反対に、伝送路におけるマルチパス遅延量が小さい小さい場合には、ＯＦＤＭ送信機２は、１伝送フレームにＮ／２個のサンプルとｋ／２サンプル分のガードビットとを含む伝送信号を生成して、ＯＦＤＭ受信機５に対して送信し、送信信号の振幅のピーク値を抑える。 - 特許庁

Even a variable length code can be encoded same as a block code, by outputting an encoded table element to be encoded next as a state information Sk+1, inputting it into the encoded table 111, and encoding next input bits with a table element corresponding to Sk+1.例文帳に追加

更に、次に符号化をする符号化テーブル要素を状態情報Ｓｋ＋１として出力して符号化テーブル１１１に入力し、Ｓｋ＋１に対応するテーブル要素で次の入力ビットを符号化していくことによって可変長符号であっても、ブロック符号と同様な符号化が可能である。 - 特許庁

When a variable is divided by a number (p), an operation where the number (p) where the value of the respective bits of one unit bit length (bit length (i)) from the lowest place is 1 as the number (p) is used and a part of the variable is used for at least a part of a quotient is performed.例文帳に追加

変数を数ｐで除算する場合、前記数ｐとして最下位桁から少なくとも1単位ビット長（ビット長ｉ）の各ビットの値が１である数ｐを用い、且つ前記変数の一部を前記商の少なくとも一部に利用した演算を行なうものである。 - 特許庁

To keep a code limit on an RLL (Run Length Limited) code sequence when performing ECC (Error Correcting Code) coding after performing RLL coding, to eliminate the insertion of additional bits which deteriorate a coding rate for an ECC parity sequence, and to easily perform both soft decision decoding and hard decision decoding at a decoding side.例文帳に追加

RLL符号化を行った後にECC化を行う場合に、RLL符号系列の符号制限を乱さず、ECCのパリティ系列に対して符号化率の劣化を招く付加ビットの挿入を行なわず、かつ、復号側において軟判定復号および硬判定復号のどちらも容易に行うことができるようにする。 - 特許庁

A data conversion apparatus is provided with a first data converter for reducing the number of bits of an input signal, a second data converter for converting a format of the first output signal, and a third data converter for converting into a code which corresponds to the history of an output of the second data converter.例文帳に追加

入力信号のビット数を低減する第1のデータ換器と，前記第１の出力信号のフォーマットを変換する第2のデータ変換器と，前記第2のデータ変換器出力の履歴に応じた符号に変換する第3のデータ変換器を有する，データ変換装置を提供する。 - 特許庁

To make the inclination of a voltage waveform to be generated larger than that of the prior arts by improving a resolution of the voltage waveform to be generated without increasing the numbers of resistors and switches in a resistor ladder type voltage generation circuit, and to prevent an analog/digital conversion period from being elongated even if the number of bits is increased.例文帳に追加

抵抗ラダー型電圧発生回路において、抵抗とスイッチの数を増やすことなく、発生する電圧波形の分解能を上げてその電圧波形の傾斜を従来よりも大きくすると共に、ビット数が増大しても、アナログデジタル変換期間の増大を招かないようにする。 - 特許庁

The transmitting part considers extended transmission codes by inserting K-1 zeros following each element of the transmission codes, performs the spread processing to each information bit of the transmitted data by the extended transmission codes, adds sequences corresponding to K information bits by shifting the sequences by one chip to be considered as a transmission sequence.例文帳に追加

送信部は、送信符号の各要素に続いてＫ−１個の０を挿入した拡大送信符号とし、送信データの各情報ビットに拡大送信符号による拡散処理を施し、Ｋ個の情報ビットに対応する系列を１チップずつシフトして加算し送信系列とする。 - 特許庁

When a DCI format is arranged in the area where a common search area overlaps a mobile station apparatus specific search area in step S101, a mobile station apparatus and a base station apparatus compare the numbers of bits of DCI formats computed in step S100 (S102).例文帳に追加

ステップＳ１０１において、共通探索領域と移動局装置固有探索領域が重複している領域にＤＣＩフォーマットが配置される場合、移動局装置と基地局装置は、ステップＳ１００で計算したＤＣＩフォーマットそれぞれのビット数を比較する（ステップＳ１０２）。 - 特許庁

A projected address on the target processor forms the sum of an offset (D) that is greater than or equal to a first offset (D_1) of a base register-relative instruction and less than a difference (max-min), and contents of a base register (R) and projects the sum onto a cyclical address space with addresses having a length of n bits.例文帳に追加

目標プロセッサ上の投影されたアドレスは、ベースレジスタ相対命令の第１のオフセット（Ｄ_１）以上であり、差（ｍａｘ−ｍｉｎ）未満のオフセット（Ｄ）及びベースレジスタ（Ｒ）の内容の和を形成し、ｎビットの長さを有するアドレスで巡回アドレス空間に和を投影する。 - 特許庁

A predicted signal of a bit depth N (N>8) and a reference signal are converted to a bit depth N-Δ of eight bits or less by a bit depth conversion section 171, and motion estimation is performed by a first motion estimation section 172 using the predicted signal and reference signal after reduction of the bit depth.例文帳に追加

ビット深度Ｎ（Ｎ＞８）の被予測信号および参照信号を，ビット深度変換部１７１で８ビット以下のビット深度Ｎ−Δに変換し，そのビット深度低減後の被予測信号および参照信号を用いて，第一動き推定部１７２により動き推定を行う。 - 特許庁

To provide a recording medium initializing device supporting assisted magnetic recording which employs a method of quickly initializing a recording medium having a large magnetic anisotropy, which supports energy-assisted magnetic recording and has a recording density of more than 1T bits per inch square, at a low cost with a small load on the recording medium.例文帳に追加

１平方インチあたり１Ｔビットを超える記録密度を有するエネルギーアシスト磁気記録対応の大きな磁気異方性を持つ記録媒体を、低コストで、時間が掛からず、記録媒体への負荷が小さな初期化方法のアシスト磁気記録対応記録媒体初期化装置を提供する。 - 特許庁

For program data in a machine language by a RISC (Reduced Instruction Set Computer), codes of the same meaning are stored in a predetermined region determined in a fixed format having a data length of 32 bits, and thereby a possibility, for a slide to be matched at intervals of four bytes when performing the coding by LZ77 codes, becomes high.例文帳に追加

ＲＩＳＣによるマシン語のプログラムデータは、データ長が３２ビットの固定フォーマットで決められた所定領域に対して、同じ意味のコードが格納されるため、ＬＺ７７符号による符号化を行う際のスライドが４バイト毎に一致する可能性が高くなる。 - 特許庁

The high-order three bits of the angle data S1 are used to control the order to the read of data from the waveform data storage parts 3a and 3b, select which of the sine wave and cosine wave the read waveform data is used for, control of the polarity given to the output waveform data, and so on.例文帳に追加

角度データＳ１の上位３ビットは、波形データ記憶部３ａおよび３ｂからデータを読み出す順序の制御や、読み出された波形データを正弦波または余弦波の何れに用いるかの選択、出力の波形データに与える極性の制御などに用いられる。 - 特許庁

To provide a moving picture encoding system of an optimum encoding mode selection type that can further enhance the efficiency of compression encoding by more tightly performing adaptive mode discrimination in the unit of macro blocks in moving picture encoding in compliance with the criterion of minimizing the number of encoding bits.例文帳に追加

動画像符号化におけるマクロブロック単位の適応モード判定を符号化ビット数最小化の規範でより厳密に行うことにより、圧縮符号化の効率をさらに向上させる最適符号化モード選択型動画像符号化方式を提供することにある - 特許庁

In the wireless receiver receiving packet data of fixed length including a synchronization pattern every fixed period while judging whether the synchronization pattern exists or not, the synchronization pattern is judged to be synchronous even if it is shifted several bits from the fixed period.例文帳に追加

同期パターンを含む固定長のパケットデータを一定周期毎にこの同期パターンが存在するかどうかを判断して受信するようにした無線受信機において、この同期パターンが一定周期から前後に数ビットずれていても同期していると判断するようにしたものである。 - 特許庁

The other control signals also corresponding to the bits of the digital input signals are impressed to the switch relating to the respective current sources and the switch is switched between the relating shunt load and the common current bus in a prescribed time period after the relating current sources are turned ON.例文帳に追加

これもデジタル入力信号のビットに対応する他の制御信号が、個々の電流源に関連するスイッチに印加され、関連電流源がオンになった後で所定の時間的期間をおいて関連分路負荷と共通電流バスとの間でスイッチを切り換える。 - 特許庁

A data steering circuit 310 connects with N sub-channels of a memory, and dynamically operates memory access type data including the tiled or untiled memory access according to the access control signal, the address bits having been adjusted, and sub-channel identifiers associated with N sub-channels.例文帳に追加

データステアリング回路３１０は、メモリにおけるＮ個のサブチャネルに接続し、アクセス制御信号、調整済みアドレスビット、および、Ｎ個のサブチャネルに関連付けられたサブチャネル識別子に従い、タイル状および非タイル状メモリアクセスを含むメモリアクセスタイプのデータを動的に操作する。 - 特許庁