「bits」に関連した英語例文の一覧と使い方(113ページ目) - Weblio英語例文検索

A digital signal outputted while being band divided to the first stage by windowing 8 and analysis band division filters 9, 10 and 11 is subjected to nonlinear amplitude compression by amplitude conversion 18, 19, 20 of the digital signal before orthogonal conversion in order to decrease the number of bits of the digital signal.例文帳に追加

窓掛け８、分析帯域分割フィルタ９、１０、１１によって一段階目に帯域分割されて出力されるディジタル信号を、直交変換の前のディジタル信号の振幅変換１８、１９、２０によって非線形振幅圧縮してディジタル信号のビット数を削減する。 - 特許庁

Moreover, the information on the maximum frame interval decided by the number of bits of the information on this frame interval and the information on the continuing remaining frame intervals are extracted from a receiving frame, and this receiving frame is separated with only a frame interval adding the information on these remaining frame intervals to the information on this maximum frame interval.例文帳に追加

そして、該フレーム間隔の情報のビット数で決まる最大のフレーム間隔の情報と、続く残りのフレーム間隔の情報とを受信フレームから抽出し、該最大のフレーム間隔の情報に該残りのフレーム間隔の情報を加えたフレーム間隔だけ該受信フレームを離す。 - 特許庁

The oscillator receives the clock signal of a first frequency, which clocks the operation of the oscillator and a binary word (Nb) of several bits at one input, and supplies to one output the binary word and output signal of a frequency which is determined as the function of the binary word and the clock signal.例文帳に追加

発振器は、１つの入力に、発振器の動作をクロックする第１周波数のクロック信号といくつかのビットの２進ワード（Ｎｂ）とを受信し、１出力に、２進ワードとクロック信号の関数として決定された周波数の出力信号を提供する。 - 特許庁

A bit error rate BER1 is calculated based on the different number of bits between the transmitted data and the received data, and when the calculated BER1 exceeds a prescribed value, a communication channel is changed, and when the BER1 is not more than the prescribed value, a display part 7 displays a message that the communication environment is satisfactory.例文帳に追加

送信したデータと受信したデータとの間で、異なっているビット数に基づいてビットエラーレートBER1を算出し、この算出したBER1が所定値を越えるときは、通信チャネルを変更する一方、BER1が所定値以下のときは、通信環境が良好である旨を表示部１０７に表示させる。 - 特許庁

During a reproducing, a header of coded data is discriminated by a header discrimination section 15, the bit rate and the number of bits are extracted in a data extracting section 6, the bit rate and the various parameters of an ADPCM decoder 11 are set and a recording and a reproducing of audio signals are properly conducted.例文帳に追加

再生時は符号化データのヘッダをヘッダ判定部１５で判定して、データ抽出部６でビットレートや入力ビット数を抽出し、ＡＤＰＣＭ復号器１１のビットレートや各種パラメータが設定できるため、音声の録音や再生を適正に行うことができる。 - 特許庁

To solve such a problem that read and write cycles of a memory cell takes double time when a memory cell in which two bits/cell is stored is used and to provide a peripheral control circuit having memory array constitution in which area can be reduced.例文帳に追加

１メモリセルに２ビットを蓄積するメモリアレイ構成においても、１回のアクセスで複数バイトを読出し又は書込みすることができ、また、さらなる高速読出し方式であるプリチャージしないセンスアンプを使用することで、読出しの高速化とともに、あらゆるシステム用途にこのメモリアレイを使用可能とする。 - 特許庁

The phase difference decision section 13 has a 1st adjustment section that shifts transmission timing in the unit of prescribed K-bits on the basis of the phase difference, a 2nd adjustment section that shifts the timing in the unit of one bit and a 3rd adjustment section that shifts the timing in the unit of 1/n bit.例文帳に追加

位相差判定部１３は、位相差に基づき、所定のＫビット単位で送信タイミングをシフトさせるための第１の調整部、１ビット単位でタイミングをシフトさせるための第２の調整部、および１／ｎビット単位でタイミングをシフトさせるための第３の調整部を有する。 - 特許庁

To provide a system for switching the number of bits to be communicated per symbol in accordance with propagation path fluctuations without having to notifying of information of a modulation system between a transmitting station and a receiving station and communicating with the optimum throughput in accordance with propagation path fluctuations.例文帳に追加

送信局と受信局との間で変調方式の情報を通知する必要なく、伝搬路の変動にあわせて1シンボルあたりに通信されるビット数を切り替えることを可能とし、また伝搬路の変動に応じて最適なスループットで通信できるシステムを提供することを目的とする。 - 特許庁

An orthogonal conversion coefficient is converted into the prescribed number of bits by each spatial frequency, and quantized data are rearranged so as to be integrated into a band by each spatial frequency so that bit serial data in which the quantized data integrated into the same spatial frequency band are continued between adjacent blocks can be generated, and the bit serial data are compressed.例文帳に追加

直交変換係数を空間周波数毎に所定のビット数に変換し、量子化データを空間周波数毎にバンド化した配置に並べ替えて隣接ブロック間で同一空間周波数バンドの量子化データが連続するビットシリアルデータを生成し、このビットシリアルデータを圧縮する。 - 特許庁

When the output signals of the plurality sensors each lie within the dynamic range, it is possible to reduce the number of bits which changes from 0 to 1, or 1 to 0 in each binary number data from a data bus, thus enabling reduction in power consumption and increase in communication speed.例文帳に追加

複数のセンサの出力信号がそれぞれダイナミックレンジの範囲内にある場合に、データバスからの各２進数データにおいて０から１に、又は１から０に変化するビットの数を少なくすることができ、消費電流を小さくすることができるとともに、通信速度も向上する。 - 特許庁

Linking to any node of the pair of nodes of the link destination is successively repeated until leading to the leaf node according to the bit value of the retrieval key of the discrimination bit position in the branch node, and a path leading to the leaf node is traced as necessary so that it is possible to perform retrieval by taking into consideration the don't care bits.例文帳に追加

ブランチノードにおいて弁別ビット位置の検索キーのビット値に応じてリンク先のノード対のいずれかのノードにリンクすることを順次リーフノードに至るまで繰り返し、必要に応じてリーフノードに至る経路を遡ることにより、ドントケアビットを考慮した検索が行われる。 - 特許庁

Then, higher-order n bits of an N-bit digital value obtained in the first A/D conversion processing are fixed without A/D conversion in second or the subsequent A/D conversion processing, and A/D conversion is started from a low-order bit equal to or lower than the (N-n) bit, or from an intermediate bit.例文帳に追加

そして、２回目以降のＡ／Ｄ変換処理では、１回目のＡ／Ｄ変換処理で得たＮビットのデジタル値の上位ｎビットについてはＡ／Ｄ変換処理を行わずにそのまま固定とし、（Ｎ−ｎ）ビット以下の下位ビットから、即ちビットの途中からＡ／Ｄ変換を開始する。 - 特許庁

A bit pattern of a preamble is set to make the number of bits which is different between a bit stream of an arbitrary continuous (n)-bit length extracted from a bit stream composed of the preamble and a frame starting code continued thereto and a bit stream of the frame starting code, equal to or greater than a humming distance (h).例文帳に追加

プリアンブルとこれに連続するフレーム開始符号とで構成されるビット列から抽出した任意の連続するｎビット長のビット列とフレーム開始符号のビット列との間で相違するビット数がハミング距離ｈ以上となるように、プリアンブルのビットパターンを設定する。 - 特許庁

To improve image quality by improving operation accuracy by efficiently utilizing the 12 bit data processing capability of an expanded JPEG decoder/encoder to make image deterioration due to JPEG compression, i.e. pseudo contour hardly occur, for even image data in which each component of one pixel is expressed by 8 bits.例文帳に追加

１画素の各成分が８ビットで表わされる画像データについても、拡張ＪＰＥＧ復号、符号装置が有する１２ビットのデータ処理能力を有効活用して演算精度を高め、ＪＰＥＧ圧縮による画像劣化、すなわち、擬似輪郭を生じにくくし、画質の向上を図る。 - 特許庁

Reference data is collated with inputted data, bit position information from a reference data generating part is fetched by every detection of the error bit every time, when an error bit is detected, the bit patterns of the reference data are displayed continuously on a pattern display part 33, bits with errors are marked and displayed by attaching diagonal lines in a figure.例文帳に追加

基準データと入力データとを照合し、誤りビットが検出されるごとに、その時の基準データ発生部からのビット位置情報を取込み、パターン表示部３３に基準データのビットパターンを連続的に表示し、その誤りのあったビットには、印し、図は斜線を付けて表示する。 - 特許庁

As a method for matching the phases of the cells of a 0 system and 1 system received by the device 2, the same kind of an effect can be obtained even through the cells are transmitted to the SEL 1 by collating the whole bits of the cells to decide whether or not to be the same cell.例文帳に追加

尚、受信側装置２で受信した０系、１系のセルの位相を整合させる方法として、セルの全ビットに対して照合をおこなって、同一セルかどうかの判定を行うことにより、ＳＥＬ１にセルを送出しても、同様の効果を得ることができる。 - 特許庁

Namely, other recording/reproducing devices 2, 3, 4 to n on the the LAN 5 return information combining bits such as 0x01: HDD, 0x02:DVD, 0x04:HDD2, 0x08: a storage device #4 to the recording/reproducing device 1 as information indicating the types of external storage devices.例文帳に追加

すなわち、ＬＡＮ５上の他の記録再生装置２、３、４…ｎは、０ｘ０１：ＨＤＤ、０ｘ０２：ＤＶＤ、０ｘ０４：ＨＤＤ２、０ｘ０８：記憶装置＃４といったビットを組み合わせた情報を外部記憶装置の種別を示す情報として、記録再生装置１に対して返信する。 - 特許庁

The optical digital transmitter is provided with: a multiplexer circuit 20 that multiplexes additional bits required for optical digital transmission with an output signal 9 outputted from a memory 1 that temporarily stores a low-order group signal 2; and a pattern generating circuit 18 that generates a non-fixed pattern 19 having no fixed value.例文帳に追加

低次群信号２を一時的に蓄積するメモリ１が出力する出力信号９に光デジタル伝送に必要である付加ビットを多重化する多重回路２０と、固定値を持たない非固定パタン１９を発生するパタン発生回路１８とが設けられている。 - 特許庁

When a CAD mode is OFF, if the picture element value of recording color component is 8 bits and the maximum value is 255, the value is made to be, for example, 90%, a halftoning is carried out after that and an image is formed with the relationship between the halftoning data and exposure light quantity according to a specification 751.例文帳に追加

ＣＡＤモードＯＦＦの場合、記録色成分の画素値が８ビットでの最大値２５５の場合には、その値を例えば９０％にし、その後ハーフトーニング処理を行ない、ハーフトーニング処理したデータと露光光量との関係を特定７５１に従って画像形成する。 - 特許庁

The dynamic lift off device 27 has frames connected and separated in half-divided shape; motors mounted to the frames; rotation bodies of half-divided shape rotationally driven by the motors; and cylinder bodies of half-divided shape mounted to the rotation bodies respectively and having excavating bits disposed at the lower ends.例文帳に追加

地切り装置２７は、半割り状をなして結合、分離されるフレームと、フレームに取付けられるモータと、モータにより回転駆動される半割り状の回転体と、各回転体にそれぞれ取付けられ、下端に掘削ビットを配設した半割り状の筒体とを有する。 - 特許庁

To decide a reader with probability 1 within a time which is proportional to nlogn for the number of hosts n without depending on the shape of a network, or sharing quantum bits preliminarily owned by a correlation relation between respective hosts when the respective hosts configuring a distributed system are let to know the number of hosts.例文帳に追加

分散システムを構成する各ホストにホスト数が知らされている場合に、ネットワークの形状によらず、また、予め相関関係を持つ量子ビットを各ホスト間で共有することなく、ホスト数ｎに対し、高々ｎlogｎに比例する時間内に確率１でリーダを決定する。 - 特許庁

While being exclusively ORed with a flip-flop(FF) 25 and being exclusively ANDed with an output permit signal 30, an output state change detecting signal 34 is inputted from another external input/output circuit 10 to a change detecting circuit 13 for more than (n) bits, together with an output state change detecting signal.例文帳に追加

フリップフロップ（FF）25の排他的論理和をとり、出力許可信号30との論理積をとって出力状態変化検出信号34は他の外部入出力回路10から出力状態変化検出信号と共に、ｎビット以上変化検出回路13に入力される。 - 特許庁

In the circuit, a digital attenuator 5 to perform a digital attenuating process with increasing a data length (16 bits) of a digital signal from a digital signal processing circuit 1 or an A/D conversion circuit 2 selected by an operation of a switching circuit 3 to multiply a predetermined factor to the digital signal is equipped.例文帳に追加

スイッチ回路３を作動させることによって選択されたデジタル信号処理回路１またはＡ／Ｄ変換回路２からのデジタル信号のデータ長（１６ビット）を３２ビットに増大し、これに所定係数を掛け合わせることによってデジタル減衰処理を施すデジタルアッテネータ５を設ける。 - 特許庁

In the driving method, by making the pixel selected by a combination of a plurality of intensity levels and a plurality of light emitting periods emit light, the number of bits demanded to be converted from the digital data to analog data is reduced, and the required layout area and power consumption are remarkably reduced.例文帳に追加

本駆動方法によれば、複数強度レベル及び複数発光時間の組合せによって選択されたピクセルを発光させることで、デジタルデータからアナログデータに変換要求されるビット数が減少し、要求されるレイアウト面積と消耗電力が格段に減少する。 - 特許庁

A data arrangement section 801 calculates a cycle of inserting data of TrCH2 to data of TrCH1 from the number of bits in the data of TrCH2 inputted from a rate matching processing section 103, inserts the data of the TrCH2 to the data of TrCH1 in the determined cycle and multiplexes both the data.例文帳に追加

データ配列部８０１は、レートマッチング処理部１０３より入力するＴｒＣＨ２のデータのビット数より、ＴｒＣＨ２のデータをＴｒＣＨ１のデータに挿入する周期を算出し、求めた周期にてＴｒＣＨ２のデータをＴｒＣＨ１のデータに挿入して多重化する。 - 特許庁

The Huffman encoding/decoding device defines M as a maximum Huffman code length, defines N as natural numbers from '1' to M, makes all respective individual circuits corresponding to the Huffman codes of the Huffman code length equal to or greater than N bits into N-bit configuration and performs decoding processing just with the required N-bit part as an object.例文帳に追加

ハフマン符号復号化装置は、Ｍを最大ハフマン符号長、Ｎを１からＭの自然数として、ハフマン符号長がＮビット以上のハフマン符号に対応する各個別回路を全てＮビット構成にして、必要とするＮビット部分だけを対象にして復号化処理する。 - 特許庁

The HDTV signal and the SDTV signal are multiplexed with each other by substituting the SDTV signal obtained by converting the lower two bits of 10-bit data corresponding to one pixel of the HDTV signal into the data string of the 2-bit series for the HDTV signal through a delay part 4, a 2-bit frame generation part 7 and a mixing part 7.例文帳に追加

遅延部４、２ビットフレーム生成部７及びミックス部７により、ＨＤＴＶ信号の１画素に対応する１０ビットのデータの下位２ビットを、２ビット系列のデータ列に変換したＳＤＴＶ信号に置き換えることのより、ＨＤＴＶ信号と、ＳＤＴＶ信号とを多重化する。 - 特許庁

The scraper 46 is rotated along the inner peripheral surface of the filter 41 while making contact with the inner peripheral surface of the filter 41, thereby to generate a rotating flow and also to allow the bits of deep-fried food, attached to the filter 41, to be separated from the inner peripheral surface of the filter 41 and to be settled down with the rotating flow.例文帳に追加

スクレーパ４６は、フィルター４１の内周面に接触しながらフィルター４１の内周面に沿って回転することにより、旋回流を発生させると共に、フィルター４１に付着した揚げ滓をフィルター４１内周面から離れさせて旋回流に乗せて沈降させる。 - 特許庁

The variable-length coding apparatus converts quantized data obtained by quantizing image data into variable-length code data, generates a code data string having a predetermined data structure, and inserts padding bits and identifier into the variable-length code data base on an externally-input instruction.例文帳に追加

画像データを量子化した量子化データを可変長符号化データに変換し、所定のデータ構造を有する符号化データ列を生成する可変長符号化装置は、外部からの指示に基づいてパディング・ビットおよび識別子を可変長符号化データに挿入することを特徴とする。 - 特許庁

AN oversampling processing part 21 oversamples a PCM signal of 44.1 kHz in quantization frequency and 16 bits in quantization word length inputted from an input terminal 11 at a sampling frequency of 2×44.1 kHz and supplies the oversampling processing output to an adder 22.例文帳に追加

オーバーサンプリング処理部２１は、入力端子１１から入力された量子化周波数４４．１ｋＨｚ、量子化語長１６ｂｉｔのＰＣＭ信号を、２×４４．１ｋＨｚのサンプリング周波数でオーバーサンプリングし、オーバーサンプリング処理出力を加算器２２に供給する。 - 特許庁

There are provided the Takoyaki comprising wheat flour as a main raw material and ingredients obtained by mixing bits of octopus, Nemacystus, vegetable, fish and shellfish, etc., the method for producing the Takoyaki, and the sauce for Takoyaki obtained by mixing Ponzu sauce with Nemacystus ground into a gel-like state and finely cut Nemacystus.例文帳に追加

小麦粉を主原料とし、たこ、もずく、野菜、魚介類等を混合させた具を入れることにより構成したことを特徴とするたこ焼き及びその製造方法および、ポン酢に破砕してゲル状としたもずくと細かくカットしたもずくを加えたことを特徴とするたこ焼き用のタレ。 - 特許庁

The waveform display device displays the waveforms of logic signals of a plurality of bits arranged in parallel on a common display, and includes a trend display processing means for trend display of a digital value on a position of the logic signal waveforms designated by a cursor in a history direction.例文帳に追加

複数ビットのロジック信号波形を共通の画面上に並列表示するように構成された波形表示装置において、前記ロジック信号波形のカーソルで指定される位置におけるデジタル値をヒストリ方向にトレンド表示するトレンド表示処理手段を設けたことを特徴とするもの。 - 特許庁

Furthermore, a code error correction means rearranges each hamming code block in the unit of bits, preferably a plurality of syndrome registers calculate the error syndrome of the hamming code block and a code error for each hamming code block is corrected by selection of memory planes, based on the arithmetic result.例文帳に追加

また、符号誤り訂正手段を各ハミング符号ブロックに渡ってビット単位で並び換えを行い、好ましくは、複数面のシンドロームレジスタをハミング符号ブロックの誤りシンドロームを演算し、その演算結果に基づき各ハミング符号ブロックの符号誤り訂正を面切換により行う。 - 特許庁

Preferably, the step of inserting the test points includes controlling directly scan flip-flops of the circuit in the second time-frame requiring a number of scan flip-flops to be specified in the first time-frame for reducing the number of specified bits to detect transition faults.例文帳に追加

好ましくは、試験点を挿入するステップは、遷移故障を検出するために指定されるビットの個数を減らすために、複数のスキャンフリップフロップが第１時間フレームで指定されることを必要とする回路のスキャンフリップフロップを第２時間フレームに直接に制御することを含む。 - 特許庁

A turbo decoder 50 of the read/ write channel 5 has a end bit processing function of adding a necessary irreducible end bit array for ending decoding processing using a trellis to an RSC series and deleting the end bits from an APP decoded series.例文帳に追加

リード／ライトチャネル５のターボコーデック５０は、データ記録再生時に、ＲＳＣ系列に対してトレリスを利用した復号化処理を終了させるための必要最小限の終端ビット列を付加し、またＡＰＰ復号化系列から当該終端ビットを削除する終端ビット処理機能を有する。 - 特許庁

The data transfer control device includes an interface circuit 92 for performing interface processing with a host device 5 connected through a system bus, and a link controller 90 for analyzing a packet received through a serial bus, and outputting data having data unit of K bits to the interface circuit 92.例文帳に追加

データ転送制御装置は、システムバスを介して接続されるホストデバイス５との間でのインターフェース処理を行うインターフェース回路９２と、シリアルバスを介して受信したパケットの解析を行い、１つのデータ単位がＫビットとなるデータをインターフェース回路９２に出力するリンクコントローラ９０とを含む。 - 特許庁

On the other hand, the receiver side device applies error correction decoding processing to each PID inserted to each header of each TS packet in the received transport stream based on the error correction code added to the excess bits to reproduce the PID.例文帳に追加

一方受信側の装置においては、受信トランスポート・ストリームの各ＴＳパケットごとに、ヘッダに挿入されているＰＩＤに対し、その余剰ビットに付加されている誤り訂正符号を基に誤り訂正復号処理を行って、ＰＩＤを再生するようにしたものである。 - 特許庁

The system and a design structure using read/write bits are provided for deciding accessibility of cache in and for restricting update of the memory directory during block replacement to an area determined to be readable/writable by a multiprocessor.例文帳に追加

キャッシュ・ラインのアクセシビリティを決定するために、そして多重プロセッサにより読み出し可能かつ書き込み可能となるように決定された領域へのブロック置換中の、メモリ・ディレクトリの更新を制限するために、読み書き（Ｒ／Ｗ）ビットを使用するシステムおよび設計構造が実現される。 - 特許庁

The channel detector comprises a plurality, D, of map detectors operating in parallel, wherein each of the map detectors generates N/D log-likelihood ratio values per 1/N-rate clock cycle and wherein at least one of the plurality of MAP detectors constrains each of the bits.例文帳に追加

チャネル検出器は、並列に動作する複数Ｄ個のＭＡＰ検出器を含み、ＭＡＰ検出器のそれぞれは、１／Ｎレート・クロック・サイクルあたりＮ／Ｄ個の対数尤度比値を生成し、複数のＭＡＰ検出器のうちの少なくとも１つは、ビットのそれぞれを制約する。 - 特許庁

To provide an image processor capable of carrying out color expression with high accuracy without increasing the number of bits for expressing each primary color in an output image in the case that the number of primary colors output for color expression is increased more than the number of primary colors represented by an input image.例文帳に追加

色を表現する為に出力する原色の数を、入力画像を表現する原色の数よりも増加させた場合の出力画像において、各原色を表現するビット数を増大させずに色表現を精度よく行なうことができる画像処理装置提供する。 - 特許庁

The computing section 6 outputs each of the compressed gradation data A and the compressed gradation data B for every upper-order bit and expanded gradation data 4A based on the lower-order bits and expanded gradation data quarters a section between the expanded gradation data 4A and the expanded gradation data 4B.例文帳に追加

演算部６は、上位ビット毎に、圧縮階調データＡ、圧縮階調データＢ及び下位ビットに基づいて伸張階調データ４Ａと、伸張階調データ４Ａと伸張階調データ４Ｂとの間を４等分する伸張階調データの各々とを出力する。 - 特許庁

A sound source analytic part 4 analyzes the component of given audio information and in accordance with the component included in the selected audio information, a compression control part 5 sets a compressing condition such as a sampling frequency, the number of quantization bits, a recording level at the time of recording.例文帳に追加

音源解析部４は、与えられるオーディオ情報の成分を解析し、選択されたオーディオ情報に含まれる成分に応じて、圧縮制御部５により、記録に際しての圧縮条件、つまりサンプリング周波数、量子化ビット数および記録レベルを設定する。 - 特許庁

Power may be removed from one or more components in the floating-point processor used otherwise to store or process the one or more excess bits, and the floating-point operation is performed with power removed from the one or more components.例文帳に追加

さもなければ１つ以上の過剰ビットを記憶または処理するために使用される、浮動小数点プロセッサ中の１つ以上のコンポーネントから、電力を取り除くことができ、浮動小数点演算は、１つ以上のコンポーネントから電力を取り除いた状態で実行される。 - 特許庁

With respect to the semiconductor integrated circuit incorporating a data cache and the at-speed test method thereof, decoding is executed without considering fixed bits to map a plurality of addresses of the data cache to one address of a on-chip memory per prescribed address unit when address decoding of the data cache is performed.例文帳に追加

ここに開示されたデータキャッシュが内蔵した半導体集積回路およびそれの実速度テスト方法は、データキャッシュのアドレスデコーディング時、一定ビットを考慮しなくデコーディングを実行して、データキャッシュの複数個のアドレスを所定のアドレス単位ごとにオンチップメモリの一つのアドレスにマッピングさせる。 - 特許庁

A computer 4 divides test data of (N+M) bits into A bit data for a step and B bit data for an offset and sends them to an input buffer 5, receives an output from an output buffer 6 to search all change points of digital outputs with respect to analog inputs, thereby measuring the nonlinearity.例文帳に追加

計算機４は、N＋Mビットのテストデータをステップ用のＡビットとオフセット用のＢビットに分割して入力バッファ５に送るとともに、出力バッファ６の出力を取り込んで、アナログ入力に対するデジタル出力の変化点を全点サーチすることで非直線性を測定する。 - 特許庁